CN101000518A - 控制硬盘依序启动的系统 - Google Patents
控制硬盘依序启动的系统 Download PDFInfo
- Publication number
- CN101000518A CN101000518A CN 200610001181 CN200610001181A CN101000518A CN 101000518 A CN101000518 A CN 101000518A CN 200610001181 CN200610001181 CN 200610001181 CN 200610001181 A CN200610001181 A CN 200610001181A CN 101000518 A CN101000518 A CN 101000518A
- Authority
- CN
- China
- Prior art keywords
- power supply
- signal
- hard disk
- module
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Power Sources (AREA)
Abstract
本发明公开一种控制硬盘依序启动的系统,应用在至少具有第一组硬盘及第二组硬盘的电子系统中,该系统主要是包括电源供应模块、至少一处理模块以及至少一控制模块。本发明的控制硬盘依序启动的系统控制启动硬盘产生的总电源信号值(电流信号值)不会超过电源模块的过电流保护值,可确保系统正常开机,避免现有系统硬盘同时启动总电流值超过电源供应装置的过电流保护值使系统无法正常开机、电源装置烧毁、更换专用电源装置引起的成本增加等诸多缺失;当上述第二组硬盘处于禁止状态时,不向第二组硬盘提供电源信号,可节省电源;本发明也可依据实际电性设计需要增加处理模块的个数以满足系统硬盘增加的需求,进而可提升设计弹性。
Description
技术领域
本发明是关于一种控制硬盘依序启动的系统,特别是关于一种应用在具有多个硬盘的电子系统且采用延时技术控制硬盘依序启动的系统。
背景技术
一般系统(计算机系统或服务系统)具有中央处理模块(centralprocessing unit;CPU)、硬盘(hard disk)及内存(memory)三大部件,其中,硬盘、CPU及内存占有绝对重要的地位。硬盘作为系统最重要的外部储存设备(其它辅助储存设备包括软盘、光盘、闪存、磁带等),形成了整个系统的数据储存中心,系统运行时使用的程序和数据绝大部分都储存在硬盘上。硬盘按其接口类型可分传统的PATA(Parallel AdvancedTechnology Attachment)硬盘及SATA(Serial Advanced TechnologyAttachment)硬盘。PATA硬盘由于采用并列式传输,因此其接脚(pin)数较多,缆线宽度较大,而且为实现传输同步使缆线的长度受限。SATA硬盘是采用序列式传输,因此接脚数较少,缆线也可以较长,使得安装较为容易。而且,SATA硬盘的速度更快,可以达到150MB/S,且可以使用多联机(Multi-link)的方式,更加提升传输速度。未来,SATA硬盘有可能逐渐取代PATA硬盘成为市场主流。
在系统启动过程中,电源打开的同时,硬盘便立即驱动运行。每一个硬盘均有其启动电流,比如单一硬盘的启动电流可达到2A(安培),系统在仅连接单个硬盘的情形下,系统的电源供应装置的瞬时峰值电流即为硬盘的启动电流2A,当硬盘运行趋于平稳后,硬盘消耗的电流降至一较低的平均值。如系统相连的硬盘数量较少,其启动时峰值电流对电源供应装置的影响尚不明显,在较大存取容量的需求下,系统则附加较多的硬盘,此时,数量众多的硬盘同时启动时的加总峰值电流对电源供应装置的影响甚大。例如,现今服务系统连接的硬盘可达12个,当12个硬盘同时启动时,加总的瞬时峰值电流可高达24A,此时加总的瞬时峰值电流值超过电源供应装置过电流保护的设定值,造成系统关机(shutdown)无法完成开机动作。又如上所述,当12个硬盘同时启动时,加总的瞬时峰值电流可高达24A,普通电源供应装置根本无法承受如此大的瞬时峰值电流,极易烧毁,故需要换用专用且价格昂贵的电源供应装置,成本将随之增加。
有鉴于此,提出一种控制硬盘依序启动的技术,避免多个硬盘同时启动功率消耗过大造成系统无法开机、电源供应装置烧毁等缺失,实已成为目前业界亟待克服的难题。
发明内容
为克服上述现有技术的种种缺点,本发明的主要目的在于提供一种控制硬盘依序启动的系统,应用在一电子系统中,确保该电子系统顺利开机。
本发明的又一目的在于提供一种控制硬盘依序启动的系统,应用在一电子系统中,避免现有多个硬盘同时启动引起的电源供应装置烧毁、换用专用电源供应装置引起的成本增加等缺失。
本发明的再一目的在于提供一种控制硬盘依序启动的系统,提升设计人员设计的弹性。
为达上述及其它目的,本发明提出一种控制硬盘依序启动系统,应用在一至少具第一组硬盘及第二组硬盘的电子系统中,该控制硬盘依序启动的系统至少包括:电源供应模块,提供第一电源信号给该第一组硬盘,由该第一电源信号启动该第一组硬盘;至少一处理模块,接收该电源供应模块提供的第一电源信号,并对该第一电源信号进行延时处理产生一延时电源信号,且对该延时电源信号进行调整处理,产生第二电源信号输出到该第二组硬盘,由该第二电源信号启动该第二组硬盘;以及至少一控制模块,与该处理模块连接,在该第二组硬盘禁止时令该处理模块停止延时、调整处理作业,不再向该第二组硬盘提供该第二电源信号。
在本发明中,该控制硬盘依序启动的系统还包括一设定模块,用以设定该电子系统开机时其BIOS(basic input/output system)开始对该第一、第二组硬盘进行扫描的时间信息。
在本发明中,上述处理模块包括:延时模块,接收该电源供应模块提供的电源信号,并对该电源信号进行延时处理,产生延时电源信号输出;信号调整模块,接收该延时电源信号,并对该延时电源信号进行调整处理,形成符合该第二组硬盘使用的第二电源信号,并输出到该第二组硬盘。上述延时模块是由电阻元件及电容元件组成的RC延时电路。
上述信号调整模块包括:信号波形调整模块,将该延时电源信号的波形进行调整,将该延时电源信号调整为振幅瞬间变化的电源信号;以及信号振幅调整模块,将该信号波形调整模块输出信号的振幅进行调整,形成符合该第二组硬盘启动时使用的第二电源信号,且将该第二电源信号经由一开关模块输出到该第二组硬盘。
上述信号波形调整模块是晶体管-晶体管逻辑器件及其周边元件与线路组成的电路。该信号振幅调整模块是信号缓冲器件(Opencollector)B及其周边元件与线路组成的电路,例如电子零件编号为7404的缓冲器。该开关模块是由场效应晶体管(field effect transistor,FET)E及其周边元件与线路所组成。
此外,在本发明的控制硬盘依序启动的系统中,还可依据该电子系统的硬盘组数相应增加该处理模块的个数,由下一处理模块接收上一组处理模块输出的提供给对应硬盘组的电压信号,且对该电压信号进行延时、调整处理后输出到对应硬盘组,进而实现该电子系统的多硬盘组依序启动。
综上所述,本发明的控制硬盘依序启动的系统通过处理模块将提供给第一组硬盘的第一电源信号进行延时调整处理,产生第二电源信号,由第一电源信号、第二电源信号依序启动上述第一组硬盘、第二组硬盘,如此设计,系统启动过程中,启动硬盘产生的总电源信号值(电流信号值)不会超过电源模块的过电流保护值,进而可确保系统正常开机,避免现有系统硬盘同时启动总电流值超过电源供应装置的过电流保护值使系统无法正常开机、电源装置烧毁、更换专用电源装置引起的成本增加等诸多缺失。
本发明,当上述第二组硬盘处于禁止状态时,可通过控制模块令对应的处理模块停止运行,不再向第二组硬盘提供电源信号,进而可节省电源。
再者,本发明也可依据实际电性设计需要增加处理模块的个数以满足系统硬盘增加的需求,进而可提升设计弹性。
附图说明
图1是本发明的控制硬盘依序启动的系统的基本架构方块示意图;
图2是上述图1所示的处理模块的基本架构图;
图3是图1所示的处理模块及控制模块的具体电路架构;
图4A是图1所示的电源供应模块提供的第一电源信号;
图4B至图4D是第一电源信号经图3所示的延时模块、信号波形调整模块及信号振幅调整模块处理后依序输出的信号S1、S2及S3。
具体实施方式
实施例
图1是本发明的控制硬盘依序启动的系统1的基本架构方块示意图。如图所示,本发明的控制硬盘依序启动的系统1应用在具有多组硬盘的电子系统中,通过本发明的系统1依序启动该电子系统的多组硬盘,避免该电子系统的硬盘同时启动导致该电子系统无法完成开机作业,因此可确保该电子系统正常稳定的运行。上述电子系统是计算机系统或服务系统,为简化附图及说明,以下即以该电子系统为服务系统2,且该服务系统2具有第一、第二、第三及第四组硬盘20、21、22、23,且每一组硬盘数为3,但并非以此限制本发明。该硬盘是SATA(Serial Advanced Technology Attachment;SATA)硬盘。
如图1所示,控制硬盘依序启动的系统1包括电源供应模块10、处理模块12a、12b及12c、控制模块14a、14b及14c以及设定模块16。以下即对各模块进行详细说明。
电源供电模块10用于给第一组硬盘20提供一第一电源信号,该第一组硬盘20中的所有硬盘可借由该第一电源信号同时启动。在本实施例中,该电源供电模块10是上述服务系统2的电源供应电路,在该服务系统2开启过程中,电源供电模块10打开的同时,上述第一组硬盘20中的各硬盘即可借由该电源供电模块10提供的第一电源信号,驱动第一组硬盘20运行。上述第一电源信号是电压信号(例如为12V电压信号),此外,在其它实施方式中,该电源信号也可以是电流信号)。在本发明中上述电源供电模块10也可以是独立于该服务系统2之外的电源供应装置。
处理模块12a接收该电源供电模块10提供的电源信号,并对该电源信号进行延时、调整处理,产生符合第二组硬盘21启动时使用的第二电源信号,该第二组硬盘21中的各硬盘可借由该第二电源信号启动,在本实施例中,该第一电源信号经由处理模块12a处理延时一时间因子ΔT1后输出到该第二组硬盘。
处理模块12b是接收处理模块12a输出的第二电源信号,并对该第二电源信号进行如上述处理模块12a所示的处理,即对该第二电源信号进行延时、调整处理,产生符合第三组硬盘22启动时使用的第三电源信号,该第三组硬盘中的各硬盘可借由该第三电源信号启动,在本实施例中,该第二电源信号经由处理模块12b处理延时一时间因子ΔT2后产生该第三电源信号输出到该第三组硬盘。
处理模块12c是接收处理模块12b输出的第三电源信号,并对该第三电源信号进行如上述处理模块12a、12b所示的处理,即对该第三电源信号进行延时、调整处理,产生符合第四组硬盘23启动时使用的第四电源信号,该第四组硬盘23中的各硬盘可借由该第四电源信号启动,在本实施例中,该第三电源信号经由处理模块12c处理延时一时间因子ΔT3后产生该第四电源信号输出到该第四组硬盘。
在本实施例中,上述时间因子ΔT1、ΔT2、ΔT3是相同的,例如均为4秒,相应地,上述第二组硬盘21相对于第一组硬盘20延时4秒启动,第三组硬盘22相对于第二组硬盘21延时4秒启动(即相对于第一组硬盘20延时8秒启动),第四组硬盘23相对于第三组硬盘22延时4秒启动(即相对于第一组硬盘20延时12秒启动),进而可确保每一组硬盘启动过程中产生的总电流信号的峰值不会超过电源供应模块的过电流保护(over current protection)默认值,因此可确保服务系统2正常开机,可避免现有系统中硬盘同时启动产生的总电流信号的峰值超过电源供应装置的过电流保护默认值,使系统无法执行开机作业。视实际电性设计信号,上述该时间因子ΔT1、ΔT2、ΔT3也可以是不同的。
控制模块14a是控制处理模块12a的动作。在本实施例中,当服务系统2的第二组硬盘21处于禁止(disable)状态时,可借由该控制模块14a令处理模块12a不再进行上述延时、调整处理作业,进而不再给该第二组硬盘21提供上述第二电源信号。
相应地,控制模块14b是控制处理模块12b的动作。在本实施例中,当服务系统2的第三组硬盘22处于禁止(disable)状态时,可借由该控制模块14b令处理模块12b不再进行上述延时、调整处理作业,进而不再给第三组硬盘22提供上述第三电源信号。以及控制模块14c是控制处理模块12c的动作。在本实施例中,当服务系统2的第四组硬盘23处于禁止(disable)状态时,可借由该控制模块14c令处理模块12c不再进行上述延时、调整处理作业,进而不再给第四组硬盘23提供上述第四电源信号。
因此,在本实施例中,当服务系统2连接的第二组硬盘21、第三组硬盘22及第四组硬盘23其中的一个或全部处于禁止状态时,可通过上述控制模块(14a、14b、14c)令对应的处理模块(12a、12b、12c)不再执行处理作业。因此,通过本发明不仅可避免服务系统2多组硬盘同时启动引起的系统功率消耗过大造成系统无法开机,且可提升电力资源的利用率,避免能源浪费。
设定模块16是设定服务系统2开机过程,服务系统2的BIOS(basicinput/output system)开始扫描其硬盘的时间信息,在本实施例中,设定模块16是服务系统2的BIOS设定接口,使用者可在服务系统开机过程中,通过该设定模块16设定BIOS进入OPTION ROM(即外加卡的BIOS码),开始对服务系统2的硬盘进行扫描的时间信息,例如可通过该设定模块16设定BIOS进入OPTION ROM并在12秒后再对硬盘进行扫描,对硬盘进行读、写、初始化等操作,可避免外加卡由于对应的硬盘尚未供电启动而找不到该硬盘。
图2是本发明的处理模块(12a、12b、12c)的基本架构示意图,如图所示,处理模块(12a、12b、12c)包括延时模块120、信号调整模块122、开关模块124。以下即对处理模块12a包括的各模块进行说明。
延时模块120是接收电源供应模块10提供的第一电源信号,并对所接收到的第一电源进行延时处理产生一延时电源信号输出。请一并参阅图3,延时模块10是由电阻元件R3及电容元件C1(C1的一端接地G)及其周边元件(例如图3所示的电阻元件R1及R2所示)及线路所组成的RC延时电路,且延时电源信号的延时因子(即上述延时因子ΔT1)是由电阻元件R及电容元件C的值予以设定。在本发明中是通过选取适当的电阻元件R的阻值及电容元件C的电容值设定相较于第一电源信号而延时4秒,但并非以此为限。如图所示,电源供应模块10提供的电压源12V(如图4A所示,其中,X轴坐标为时间T,Y轴坐标为信号幅值A)电源信号经电阻R1、R2(R2的一端接地G)分压后产生5V电源信号输出,且经电阻元件R3及电容元件C1延时处理后在电容元件C1的另一端产生如图4B所示的信号S1,该信号S1的值是由5V经由延时因子ΔT1(即4秒)后变成0V。如图所示,该信号S1的下降缘缓慢变化。
信号调整模块122是接收该延时电源信号,并对该延时电源信号进行调整,产生一符合第二组硬盘21启动时使用的第二电源信号,且经由开关模块124输出到第二组硬盘21,以便第二组硬盘21中的每一硬盘可借由该第二电源信号启动。
在本实施例中,该信号调整模块112是对该延时电源信号进行信号波形及振幅(amplitude)调整,相应地,该信号调整模块122包括信号波形调整模块122a及信号振幅调整模块122b,其中,信号波形调整模块122a是对该延时电源信号的波形进行调整,将该延时电源信号调整为振幅瞬间变化的电源信号,信号振幅调整模块122b对信号波形调整模块122a输出的电源信号的振幅值进行调整,将该电源信号的振幅值调整为第二组硬盘21启动时所需的振幅值。
请一并参阅图3,信号波形调整模块122a是由晶体管-晶体管逻辑器件(transistor-transistor logic,以下简称TTL)器件A即其周边元件(例如电容组件C2)及线路所组成的电路,如图所示,该TTL器件A还与电压源5V连接,由该电压源5V提供工作电压予该TTL器件A。该TTL器件A是将图4B所示的信号进行下降缘变化加速处理,且将加速处理后的信号予以反相形成图4C所属的信号S2(其中,X轴坐标为时间T,Y轴坐标为信号振幅值A),并将该信号S2输出到信号振幅调整模块122b。如图4C所示,信号S2相较于电压源12V延时ΔT1。
请一并参阅图3,信号振幅调整模块122b是由信号缓冲器件(Opencollector,例如电子零件编号为7404的缓冲器)B及其周边元件(例如为电容元件C3)与线路组成的电路,该信号缓冲器件B与电压源5V电压源及接地G连接。在本实施例中,该信号缓冲器件B是将上述信号S2的振幅调整为12V,即产生振幅为12V的第二电源信号S3(如图4D所示,其中,X轴坐标为时间T,Y轴坐标为信号幅值A),信号S3相较于电压源12V延时ΔT1。
请一并参阅图3,开关模块124是由场效应晶体管(field effecttransistor)E及其周边元件(例如二极管D、电阻R4)与线路所组成,该场效应晶体管E与电压源12V连接。在本实施例中,上述第二电源信号S3是经由开关模块124输出到第二组硬盘21。
在本实施例中,上述控制模块14a、14b、14c均是由并联的电阻元件组成,请一并参阅图3,控制模块14a是由并联的电阻R5、R6组成,其中,该电阻R5、R6均是0欧姆的电阻,当上述第二组硬盘处于激活(enable)状态时,该并联的电阻R5、R6处于浮接(float)状态,因而可确保处理模块的正常运行,当服务系统2的第二组硬盘处于禁止状态(硬盘拆除或未拆除)时,该并联的电阻R5、R6是于该场效应晶体管E的汲极(drain)及源极(source)相连,使线路短接,进而可通过此机制禁止处理模块的运行。
此外,本发明中,上述处理模块12b、12c的基本架构、电路组成及工作原理与处理模块12a相似,故在此不再为文赘述。且电路架构中的各组成元件可由功能相似的电子器件或电子电路代替,并非以上述图3所示为限。
在本发明中,电路设计人员可依据设计电性设计需要增加上述处理模块的个数以满足服务系统2硬盘数量增加的需求,因此,通过本发明,不仅可避免上述系统无法开机、能源浪费等问题,且可提升设计人员设计的弹性。
综上所述,本发明的控制硬盘依序启动的系统是通过第一、第二、第三处理模块将提供给第一组硬盘、第二组硬盘、第三组硬盘及第四组硬盘的电源信号依序进行延时调整处理,并依序产生第二、第三及第四电源信号,由第一电源信号、第二、第三及第四电源信号依序启动上述第一组硬盘、第二组硬盘、第三组硬盘及第四组硬盘,如此设计,在系统启动过程中,启动硬盘产生的总电源信号值(电流信号值)不会超过电源模块的过电流保护值,进而可确保系统正常开机,避免现有系统硬盘同时启动总电流值超过电源供应装置的过电流保护值导致系统无法正常开机、电源装置烧毁,更换专用电源装置引起的成本增加等诸多缺失。
在本发明中当上述第二、第三及第四组硬盘其中至少一者处于禁止状态时,可通过控制模块令对应的处理模块停止运行,不再向第二、第三及或第四组硬盘提供电源信号,进而可节省电源。
本发明中也可依据实际电性设计需要增加处理模块的个数以满足系统硬盘增加的需求,进而可提升设计弹性。
Claims (10)
1.一种控制硬盘依序启动的系统,应用在一至少具第一组硬盘及第二组硬盘的电子系统中,其特征在于,该控制硬盘依序启动的系统至少包括:
电源供应模块,提供第一电源信号给该第一组硬盘,由该第一电源信号启动该第一组硬盘;
至少一处理模块,接收该电源供应模块提供的第一电源信号,并对该第一电源信号进行延时处理产生一延时电源信号,且对该延时电源信号进行调整处理,产生第二电源信号输出到该第二组硬盘,由该第二电源信号启动该第二组硬盘;以及
至少一控制模块,与该处理模块连接,在该第二组硬盘禁止时令该处理模块停止延时、调整处理作业,不再向该第二组硬盘提供该第二电源信号。
2.如权利要求1所述的控制硬盘依序启动的系统,其特征在于,该系统还包括一设定模块,设定该电子系统开机时其BIOS开始对该第一、第二组硬盘进行扫描的时间信息。
3.如权利要求1所述的控制硬盘依序启动的系统,其特征在于,该处理模块包括:
延时模块,接收该电源供应模块提供的电源信号,并对该电源信号进行延时处理,产生延时电源信号输出;
信号调整模块,接收该延时电源信号,并对该延时电源信号进行调整处理,形成符合该第二组硬盘使用的第二电源信号,并输出到该第二组硬盘。
4.如权利要求3所述的控制硬盘依序启动的系统,其特征在于,该延时模块是由电阻元件及电容元件组成的延时电路。
5.如权利要求4所述的控制硬盘依序启动的系统,其特征在于,该信号调整模块包括:
信号波形调整模块,将该延时电源信号的波形进行调整,将该延时电源信号调整为振幅瞬间变化的电源信号;以及
信号振幅调整模块,将该信号波形调整模块输出信号的振幅进行调整,形成符合该第二组硬盘启动时使用的第二电源信号,且将该第二电源信号经由一开关模块输出到该第二组硬盘。
6.如权利要求5所述的控制硬盘依序启动系统,其特征在于,该信号波形调整模块是晶体管-晶体管逻辑器件及其周边元件与线路组成的电路。
7.如权利要求5所述的控制硬盘依序启动的系统,其特征在于,该信号振幅调整模块是信号缓冲器件及其周边元件与线路组成的电路。
8.如权利要求5所述的控制硬盘依序启动的系统,其特征在于,该开关模块是由场效应晶体管及其周边元件与线路组成。
9.如权利要求1所述的控制硬盘依序启动的系统,其特征在于,该系统还可依据该电子系统的硬盘组数相应增加该处理模块的个数,以由下一组处理模块接收上一组处理模块输出而提供给对应硬盘组的电压信号,且对该电压信号进行延时、调整处理后输出到对应硬盘组,进而实现该电子系统的多硬盘组依序启动。
10.如权利要求1所述的控制硬盘依序启动的系统,其特征在于,该硬盘是SATA硬盘。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100011815A CN100541395C (zh) | 2006-01-13 | 2006-01-13 | 控制硬盘依序启动的系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100011815A CN100541395C (zh) | 2006-01-13 | 2006-01-13 | 控制硬盘依序启动的系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101000518A true CN101000518A (zh) | 2007-07-18 |
CN100541395C CN100541395C (zh) | 2009-09-16 |
Family
ID=38692512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006100011815A Expired - Fee Related CN100541395C (zh) | 2006-01-13 | 2006-01-13 | 控制硬盘依序启动的系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100541395C (zh) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101751109A (zh) * | 2008-12-02 | 2010-06-23 | 智微科技股份有限公司 | 用以控制多个电子装置的启动的管理方法 |
CN102314380A (zh) * | 2010-07-02 | 2012-01-11 | 鸿富锦精密工业(深圳)有限公司 | 多硬盘启动控制系统及方法 |
CN102749981A (zh) * | 2012-05-31 | 2012-10-24 | 华为技术有限公司 | 控制硬盘阵列中硬盘上电的方法和系统 |
CN103645792A (zh) * | 2013-11-30 | 2014-03-19 | 无锡中星微电子有限公司 | 电源管理单元 |
CN104239075A (zh) * | 2013-06-07 | 2014-12-24 | 鸿富锦精密电子(天津)有限公司 | 硬盘启动控制电路 |
CN105959607A (zh) * | 2015-12-30 | 2016-09-21 | 天津天地伟业数码科技有限公司 | 一种硬盘录像设备的电源低功率电路及其设计方法 |
WO2017054692A1 (zh) * | 2015-09-30 | 2017-04-06 | 中兴通讯股份有限公司 | 硬盘阵列中的硬盘上电控制方法及装置 |
CN109343688A (zh) * | 2018-09-13 | 2019-02-15 | 郑州云海信息技术有限公司 | 一种ocp电流范围调节方法、装置、终端及存储介质 |
WO2019119353A1 (zh) * | 2017-12-21 | 2019-06-27 | 李庆远 | 顺序启动硬盘的电源 |
CN109976493A (zh) * | 2019-03-14 | 2019-07-05 | 苏州浪潮智能科技有限公司 | 一种多模式的子模块开关机控制方法及装置 |
CN110018729A (zh) * | 2019-04-16 | 2019-07-16 | 苏州浪潮智能科技有限公司 | 一种实现硬盘背板的硬盘错峰上电的系统 |
CN110147157A (zh) * | 2019-05-23 | 2019-08-20 | 苏州浪潮智能科技有限公司 | 一种存储服务器的启动方法、系统及相关组件 |
CN113625853A (zh) * | 2020-05-07 | 2021-11-09 | 技嘉科技股份有限公司 | 电源切换装置 |
-
2006
- 2006-01-13 CN CNB2006100011815A patent/CN100541395C/zh not_active Expired - Fee Related
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101751109A (zh) * | 2008-12-02 | 2010-06-23 | 智微科技股份有限公司 | 用以控制多个电子装置的启动的管理方法 |
CN102314380A (zh) * | 2010-07-02 | 2012-01-11 | 鸿富锦精密工业(深圳)有限公司 | 多硬盘启动控制系统及方法 |
CN102749981A (zh) * | 2012-05-31 | 2012-10-24 | 华为技术有限公司 | 控制硬盘阵列中硬盘上电的方法和系统 |
CN102749981B (zh) * | 2012-05-31 | 2015-06-17 | 华为技术有限公司 | 控制硬盘阵列中硬盘上电的方法和系统 |
CN104239075A (zh) * | 2013-06-07 | 2014-12-24 | 鸿富锦精密电子(天津)有限公司 | 硬盘启动控制电路 |
CN103645792A (zh) * | 2013-11-30 | 2014-03-19 | 无锡中星微电子有限公司 | 电源管理单元 |
CN103645792B (zh) * | 2013-11-30 | 2017-01-04 | 无锡中感微电子股份有限公司 | 电源管理单元 |
WO2017054692A1 (zh) * | 2015-09-30 | 2017-04-06 | 中兴通讯股份有限公司 | 硬盘阵列中的硬盘上电控制方法及装置 |
CN105959607A (zh) * | 2015-12-30 | 2016-09-21 | 天津天地伟业数码科技有限公司 | 一种硬盘录像设备的电源低功率电路及其设计方法 |
WO2019119353A1 (zh) * | 2017-12-21 | 2019-06-27 | 李庆远 | 顺序启动硬盘的电源 |
CN109343688A (zh) * | 2018-09-13 | 2019-02-15 | 郑州云海信息技术有限公司 | 一种ocp电流范围调节方法、装置、终端及存储介质 |
CN109976493A (zh) * | 2019-03-14 | 2019-07-05 | 苏州浪潮智能科技有限公司 | 一种多模式的子模块开关机控制方法及装置 |
CN110018729A (zh) * | 2019-04-16 | 2019-07-16 | 苏州浪潮智能科技有限公司 | 一种实现硬盘背板的硬盘错峰上电的系统 |
CN110147157A (zh) * | 2019-05-23 | 2019-08-20 | 苏州浪潮智能科技有限公司 | 一种存储服务器的启动方法、系统及相关组件 |
CN113625853A (zh) * | 2020-05-07 | 2021-11-09 | 技嘉科技股份有限公司 | 电源切换装置 |
Also Published As
Publication number | Publication date |
---|---|
CN100541395C (zh) | 2009-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100541395C (zh) | 控制硬盘依序启动的系统 | |
US7552351B2 (en) | System for controlling sequential startup of hard disks | |
US6639455B2 (en) | Semiconductor integrated circuit device | |
US8063664B2 (en) | Distributed supply current switch circuits for enabling individual power domains | |
US7994820B2 (en) | Level shifter with embedded logic and low minimum voltage | |
US9627039B2 (en) | Apparatus for reducing write minimum supply voltage for memory | |
US8462541B2 (en) | Circuits and methods for reducing minimum supply for register file cells | |
KR20020043441A (ko) | 메모리 모듈, 메모리 어셈블리, 메모리 서브시스템 및메모리 시스템 | |
US20050188233A1 (en) | Integrated circuit devices that support dynamic voltage scaling of power supply voltages | |
US6839778B1 (en) | Speed power efficient USB method | |
EP1882306B1 (en) | Integrated circuit, electronic device and integrated circuit control method | |
JP2000235796A (ja) | 半導体装置 | |
EP2715728B1 (en) | Devices and systems including enabling circuits | |
JP2010536115A (ja) | 高電圧メモリ擾乱を防止する方法及び回路 | |
CN101645016A (zh) | Bios设定值切换系统 | |
KR19990008440A (ko) | 모듈러 캐시 메모리 배터리 백업 시스템 | |
CN113296688A (zh) | 非易失性存储器裸片接口的数据传送速度的动态调整 | |
US8762753B2 (en) | Power management circuit using two configuration signals to control the power modes of two circuit modules using two crosslinked multiplexers and a level shifter | |
US7975158B2 (en) | Noise reduction method by implementing certain port-to-port delay | |
CN210246387U (zh) | 电源切换电路及电子设备 | |
CN113646841A (zh) | 具有非目标odt功能的输出缓冲电路 | |
US6977833B2 (en) | CMOS isolation cell for embedded memory in power failure environments | |
US7362621B2 (en) | Register file with a selectable keeper circuit | |
JP2010026950A (ja) | 記憶装置 | |
JPH1195877A (ja) | コントローラ用パワーシーケンス回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090916 Termination date: 20180113 |