CN100590848C - 电容器、随机存储器单元的形成方法 - Google Patents

电容器、随机存储器单元的形成方法 Download PDF

Info

Publication number
CN100590848C
CN100590848C CN200710044633A CN200710044633A CN100590848C CN 100590848 C CN100590848 C CN 100590848C CN 200710044633 A CN200710044633 A CN 200710044633A CN 200710044633 A CN200710044633 A CN 200710044633A CN 100590848 C CN100590848 C CN 100590848C
Authority
CN
China
Prior art keywords
dusts
layer
dielectric layer
interlayer dielectric
formation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200710044633A
Other languages
English (en)
Other versions
CN101359624A (zh
Inventor
季华
季明华
三重野文健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN200710044633A priority Critical patent/CN100590848C/zh
Publication of CN101359624A publication Critical patent/CN101359624A/zh
Application granted granted Critical
Publication of CN100590848C publication Critical patent/CN100590848C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

一种电容器的形成方法,包括下列步骤:在依次带有层间介电层和多晶硅层的半导体衬底上形成均匀的离散的原子岛;进行退火工艺,使原子岛与多晶硅层反应,形成离散的球形颗粒;以离散的球形颗粒为掩膜,蚀刻多晶硅层和层间介电层,在层间介电层内形成凹槽;在凹槽内外的层间介电层上依次形成第一导电层、绝缘介质层和第二导电层。本发明还提供随机存储器单元的形成方法。由于原子颗粒的大小及密集度可控,经过退火后形成的导电颗粒大小及密度也可控,因此随着半导体器件的减小,也不会造成导电颗粒间产生连接,增大电容器表面积,提高电容量。

Description

电容器、随机存储器单元的形成方法
技术领域
本发明涉及半导体技术领域,特别涉及一种电容器、随机存储器单元的形成方法。
背景技术
随机存储器是一种广泛应用的集成电路器件。目前常见的随机存储器单元大多由晶体管和电容器构成。电容器是用来储存电荷以提供电子信息的,应具有足够大的电容量,方可避免数据的流失并减低充电更新的频率。
随着集成电路制作工艺中半导体器件的集成度不断增加,随机存储器存储单元的密度也越来越高,电容器在随机存储器存储单元所能利用的面积就越小。为了在电容器的面积减小的同时,仍能维持可靠的性能,因此在电容器所占的面积缩小的同时,仍能维持每个电容器的电容量是很重要的。为了提高电容器的电容量,理论上可从以下几个方向着手:(1)增加储存电极的表面积,(2)提高介电层的介电常数,(3)减小介电层的厚度。近来,还发展出三维空间的电容器结构用以增加存储单元电容量,例如:双叠式结构,鳍状结构,分散堆叠式结构或皇冠型结构等。此外,在使用多晶硅存储节点时,借助于在此多晶硅层之上形成半球形颗粒的多晶硅层(HSG),也可以增加电容量。
现有在随机存储器单元中形成电容器的制作工艺,如图1所示,在半导体衬底21上依次形成隔离沟槽22、栅介质层23、栅极结构24、位于半导体衬底21中的栅极结构24两侧的源极26a和漏极26b构成的MOS晶体管;在整个半导体衬底21上及MOS晶体管上形成第一层间介电层27,用于半导体器件的纵向隔离。
如图2所示,在第一层间介电层27和栅介质层23中对着MOS晶体管的源极26a或者漏极26b位置形成通孔27a;在第一层间介电层27上形成导电层28,且导电层28填充满通孔27a;对导电层28进行平坦化至露出第一层间介电层27。
如图3所示,在第一层间介电层27上形成第二层间介电层29,在对着第一层间介电层27中的通孔27a位置形成第一开口29a,所述第一开口29a暴露出第一层间介电层27的通孔27a及通孔27a中填充的导电层28。
参照图4,在第一开口29a内侧形成半球形颗粒多晶硅层30b和多晶硅层30a,作为电容器的第一电极。所述多晶硅层30a通过通孔27a中填充的导电层28与MOS晶体管的源极26a相电连接。形成所述半球形颗粒多晶硅层30b的目的为增大电容器的第一电极与后续形成的介质层之间的接触面积,增大电容器的电容。
参照图5,用化学气相沉积法在第二层间介电层29和半球形颗粒多晶硅层30b上沉积绝缘介质层31,用于电容器电极间的隔离;用化学气相沉积法或原子层沉积法在绝缘介质层31上沉积第二金属层32,作为电容器的第二电极。
在如下中国专利申请02160883还可以发现更多与上述技术方案相关的信息,在此多晶硅层之上形成半球形颗粒的多晶硅层,也可以增加电容量。
如图6所示,用电子扫描显示镜观察到现有技术形成半球形颗粒的多晶硅层时,由于半球形颗粒的大小及密度不好控制,随着半导体器件尺寸的减小,很容易导致半球形颗粒间产生连接,电容器表面积减小,电容量降低。
发明内容
本发明解决的问题是提供电容器、随机存储器单元的形成方法,用以提高电容器表面积,提高电容量。
为解决上述问题,本发明提供一种电容器的形成方法,包括下列步骤:在依次带有层间介电层和多晶硅层的半导体衬底上形成均匀的离散的原子岛;进行退火工艺,使原子岛与多晶硅层反应,形成离散的球形颗粒;以离散的球形颗粒为掩膜,蚀刻多晶硅层和层间介电层,在层间介电层内形成凹槽;在凹槽内外的层间介电层上依次形成第一导电层、绝缘介质层和第二导电层。
可选的,形成凹槽的方法为湿法蚀刻法。所述凹槽的深度为200埃~400埃。
可选的,形成原子岛的方法为原子层沉积法。所述原子层沉积法包括:先将前体气体流向原子层沉积室内的半导体衬底,在半导体衬底上形成均匀的离散的原子岛;然后,惰性吹扫气体流向在原子层沉积室内的半导体衬底,去除没有形成原子岛的前体气体。所述前体气体为SiH4时,前体气体流向原子层沉积室内的半导体衬底上的流量为50sccm~100sccm,流入时间3秒~10秒,压力10帕~100帕,温度为450℃~550℃。所述惰性吹扫气体为He、Ne或Ar。
可选的,所述原子岛的材料为硅。所述球形颗粒的直径为200埃~400埃。所述相邻球形颗粒间的中心距离为300埃~500埃。
可选的,形成第一导电层的方法为化学气相沉积法或物理气相沉积法。所述第一导电层的材料为多晶硅、氮化钛或钌。
可选的,形成绝缘介质层的方法为化学气相沉积法或物理气相沉积法。所述绝缘介质层的材料为氧化硅、氧化铝、氧化钽、氧化镐或氧化铪。
可选的,形成第二导电层的方法为化学气相沉积法或物理气相沉积法。所述第二导电层的材料为多晶硅、氮化钛或钌。
本发明提供一种随机存储器单元的形成方法,包括下列步骤:在半导体衬底上依次形成栅介质层、栅极结构、半导体衬底中的栅极结构两侧的源极和漏极,构成MOS晶体管;在整个半导体衬底上及MOS晶体管上形成第一层间介电层;在第一层间介电层和栅介质层中对着MOS晶体管的源极或者漏极位置形成通孔,其中通孔中填充有与第一层间介电层相平的导电层;在第一层间介电层上形成第二层间介电层,在对着第一层间介电层中的通孔位置形成第一开口,所述第一开口暴露出第一层间介电层的通孔;在第一开口内侧及第二层间介电层上依次形成多晶硅层和均匀的离散的原子岛;进行退火工艺,使原子岛与多晶硅层反应,形成离散的球形颗粒;以离散的球形颗粒为掩膜,蚀刻层间介电层,在层间介电层内形成凹槽;在凹槽内外的第二层间介电层上形成第一导电层;平坦化第一开口外的第一导电层至露出第二层间介电层;在第一导电层及第二层间介电层上依次形成绝缘介质层和第二导电层。
可选的,形成凹槽的方法为湿法蚀刻法。所述凹槽的深度为200埃~400埃。
可选的,形成原子岛的方法为原子层沉积法。所述原子层沉积法包括:先将前体气体流向原子层沉积室内的半导体衬底,在半导体衬底上形成均匀的离散的原子岛;然后,惰性吹扫气体流向在原子层沉积室内的半导体衬底,去除没有形成原子岛的前体气体。所述前体气体为SiH4时,前体气体流向原子层沉积室内的半导体衬底上的流量为50sccm~100sccm,流入时间3秒~10秒,压力10帕~100帕,温度为450℃~550℃。所述惰性吹扫气体为He、Ne或Ar。
可选的,所述原子岛的材料为硅。所述球形颗粒的直径为200埃~400埃。所述相邻球形颗粒间的中心距离为300埃~500埃。
与现有技术相比,以上方案具有以下优点:(1)以离散的球形颗粒为掩膜,蚀刻多晶硅层和层间介电层,在层间介电层内形成凹槽,用以增大电容器的表面积。
进一步形成均匀的离散的原子岛,对原子岛进行退火后形成的离散的球形颗粒也是均匀的,使后续形成的凹槽也是均匀的,因此随着半导体器件的减小,使凹槽间不产生连接,进而增大电容器表面积,提高电容量。
(2)用原子层沉积法形成离散原子岛,形成的离散分布的原子岛大小为准确的原子尺寸大小,并且原子尺寸大小均匀一致。
进一步所述原子层沉积方法通过控制前体气体流向原子层沉积室内的工艺,在半导体衬底上形成离散原子岛,并且通过控制前体气体流向原子层沉积室内的流量和时间,控制形成的离散原子岛在半导体衬底上的分布密度,使离散原子岛分布均匀。
附图说明
图1至图5是现有在随机存储器单元中形成电容器的结构示意图;
图6为现有制作随机存储器单元工艺中形成的半球形颗粒多晶硅层的电镜图;
图7是本发明形成电容器的实施例流程图;
图8至图12是本发明形成电容器的实施例结构示意图;
图13是本发明形成随机存储器单元的实施例流程图;
图14至图21是本发明形成随机存储器单元的实施例结构示意图。
具体实施方式
本发明(1)以离散的球形颗粒为掩膜,蚀刻多晶硅层和层间介电层,在层间介电层内形成凹槽,用以增大电容器的表面积。
进一步形成均匀的离散的原子岛,对原子岛进行退火后形成的离散的球形颗粒也是均匀的,使后续形成的凹槽也是均匀的,因此随着半导体器件的减小,使凹槽间不产生连接,进而增大电容器表面积,提高电容量。
(2)用原子层沉积法形成离散原子岛,形成的离散分布的原子岛大小为准确的原子尺寸大小,并且原子尺寸大小均匀一致。
进一步所述原子层沉积方法通过控制前体气体流向原子层沉积室内的工艺,在半导体衬底上形成离散原子岛,并且通过控制前体气体流向原子层沉积室内的流量和时间,控制形成的离散原子岛在半导体衬底上的分布密度,使离散原子岛分布均匀。
下面结合附图对本发明的具体实施方式做详细的说明。
实施例
本实施例提供一种形成电容器的方法,参考附图7所示的工艺流程图,包括下列步骤:执行步骤S301,在依次带有层间介电层和多晶硅层的半导体衬底上形成均匀的离散的原子岛;执行步骤S302,进行退火工艺,使原子岛与多晶硅层反应,形成离散的球形颗粒;执行步骤S303,以离散的球形颗粒为掩膜,蚀刻多晶硅层和层间介电层,在层间介电层内形成凹槽;执行步骤S304,在凹槽内外的层间介电层上依次形成第一导电层、绝缘介质层和第二导电层。
图8至图12是本发明形成电容器的实施例结构示意图。如图8所示,提供半导体衬底300,所述半导体衬底300为依次带有层间介电层301和多晶硅层302的衬底;用原子层沉积法在多晶硅层302上形成均匀的离散的原子岛303。
本实施例中,所述离散的原子岛303的材料为硅;半径为10埃~50埃,具体半径例如10埃、20埃、30埃、40埃或50埃等;相邻原子岛303间的中心距离为300埃~500埃,具体中心距离例如300埃、320埃、340埃、360埃、380埃、400埃、420埃、440埃、420埃、440埃、460埃、480埃或500埃等。
本实施例中,所述层间介电层301的厚度为1000埃~30000埃,具体厚度例如1000埃、2000埃、3000埃、4000埃、5000埃、6000埃、7000埃、8000埃、9000埃、10000埃、11000埃、12000埃、13000埃、14000埃、15000埃、16000埃、17000埃、18000埃、19000埃、20000埃、21000埃、22000埃、23000埃、24000埃、25000埃、26000埃、27000埃、28000埃、29000埃或30000埃等;层间介电层301的材料为氧化硅、氮化硅、氮氧化硅、加氟的硅酸盐玻璃层(FSG)、氢化硅倍半氧化物(HSQ)、以及掺碳的氧化硅(CoralTM,Black Diamond)等无机材料或者象聚芳香烯醚(Flare)、芳香族碳氢化合物(SILK)以及二甲苯塑料等有机材料或者它们的组合。
本实施例中,形成多晶硅层302的方法为化学气相沉积法;所述多晶硅层302厚度为20埃~50埃,具体厚度例如20埃、25埃、30埃、35埃、40埃、45埃或50埃等。
所述原子层沉积法为,前体气体流向原子层沉积室内的带有多晶硅层302的半导体衬底300,前体气体与多晶硅层302之间发生物理或者化学吸附,在多晶硅层302上形成离散的原子岛303,由于前体气体原子之间的互相吸附作用,在与多晶硅层302直接接触的离散的原子岛303上还吸附有前体气体的原子。
本实施例中,通过控制前体气体在原子层沉积室内的流量以及流入时间,可以控制形成离散的原子岛303的前体气体在多晶硅层302上的分布密度,使离散的原子岛303分布均匀。其中,本实施例中采用SiH4作为前体气体,流量为50sccm~100sccm、通入时间3秒~10秒、压力10帕~100帕、温度为420℃~480℃。其中,流量具体为50sccm、60sccm、70sccm、80sccm、90sccm或100sccm等;通入时间具体为3秒、4秒、5秒、6秒、7秒、8秒、9秒或10秒等;压力具体为10帕、20帕、30帕、40帕、50帕、60帕、70帕、80怕、90帕或100帕等;温度具体例如420℃、430℃、440℃、450℃、460℃、470℃或480℃等。
通入前体气体为带有硅原子成核体物质的反应气体,因此除采用SiH4作为前体气体外,还可以用Si(OC2H5)4、SiH2[NH(C4H9)]2、SiH(OC2H5)3、Si2C16或SiHN[(CH3)2]3等作为前体气体。
接着,惰性吹扫气流向在原子层沉积室内的多晶硅层302,去除没有在多晶硅层302上形成离散的原子岛303的前体气体。本步骤中,不仅可以去除原子层沉积室内没有吸附在多晶硅层302上的前体气体,还可以去除与多晶硅层302直接接触的前体气体上吸附的前体气体,只留下与多晶硅层302直接接触的前体气体,在多晶硅层302上形成离散的原子岛303的前体原子。所述的惰性气体例如He,Ne,Ar等气体。
惰性气体吹扫之后,所述的多晶硅层302上形成呈单原子状态离散分布的、均匀分布的离散的原子岛303。
所述惰性气流吹扫的工艺条件为现有技术的任何常规工艺,为了本领域技术人员更好的实施本发明,本实施例给出一种具体的实施方式,在10帕~40帕的压力下,将流量为5slm的N2吹扫原子层沉积室。
参考图9,将带有层间介电层301、多晶硅层302和离散的原子岛303的半导体衬底301放入退火炉中,使离散的原子岛303中的硅原子与多晶硅层302中的硅原子结合,使离散的原子岛303体积增大,形成离散的球形颗粒303a。
本实施例中,所述退火在N2气氛中进行,退火温度为500℃~550℃,具体例如500℃、510℃、520℃、530℃、540℃或550℃等;所述退火时间为1mins~3mins,具体例如1mins、2mins或3mins等。
退火后形成离散的球形颗粒303a的直径为200埃~400埃,具体例如200埃、250埃、300埃、350埃或400埃等;相邻的球形颗粒303a间中心距离为300埃~500埃,具体例如300埃、320埃、340埃、360埃、380埃、400埃、420埃、440埃、460埃、480埃或500埃。
如图10所示,以离散的球形颗粒303a为掩膜,蚀刻多晶硅层302和层间介电层301,形成凹槽304,其中,在蚀刻过程中,离散的球形颗粒303a被蚀刻掉或仅留下一部分。
本实施例中,蚀刻多晶硅层302和层间介电层301的方法为湿法蚀刻法,所用的蚀刻液体为氧化物蚀刻缓冲液或氟化氢溶液。
所述凹槽304的深度为200埃~400埃,具体深度例如200埃、220埃、240埃、260埃、280埃、300埃、320埃、340埃、360埃、380埃或400埃等,其作用为增大电容器电极的接触表面积。
如图11所示,用化学气相沉积法或物理气相沉积法在凹槽304内外侧的层间介电层301上形成第一导电层305,作为电容器的第一电极,所述第一导电层305厚度为200埃~500埃,材料为多晶硅、氮化钛或钌等。
本实施例中,第一导电层305的厚度具体例如200埃、220埃、240埃、260埃、280埃、300埃、320埃、340埃、360埃、380埃、400埃、420埃、440埃、460埃、480埃或500埃等。
如图12所示,用化学气相沉积法或物理气相沉积法在第一导电层305上沉积厚度为40埃~60埃的绝缘介质层306,作为电容器电极间的介电层,所述绝缘介质层306的材料可以是氧化硅、氧化铝、氧化钽、氧化镐或氧化铪等;在绝缘介质层306上形成厚度为200埃~500埃的第二导电层307,作为电容器的第二电极,所述第二导电层307的材料为多晶硅、氮化钛或钌等,形成第二导电层307的方法为化学气相沉积法或物理气相沉积法。
本实施例中,绝缘介质层306的厚度具体例如40埃、50埃或60埃等;第二导电层307的厚度具体例如200埃、220埃、240埃、260埃、280埃、300埃、320埃、340埃、360埃、380埃、400埃、420埃、440埃、460埃、480埃或500埃等。
图13是本发明形成随机存储器单元的实施例流程图。如图13所示,执行步骤S401,在半导体衬底上依次形成栅介质层、栅极结构、半导体衬底中的栅极结构两侧的源极和漏极,构成MOS晶体管;执行步骤S402,在整个半导体衬底上及MOS晶体管上形成第一层间介电层;执行步骤S403,在第一层间介电层和栅介质层中对着MOS晶体管的源极或者漏极位置形成通孔,其中通孔中填充有与第一层间介电层相平的导电层;执行步骤S404,在第一层间介电层上形成第二层间介电层,在对着第一层间介电层中的通孔位置形成第一开口,所述第一开口暴露出第一层间介电层的通孔;执行步骤S405,在第一开口内侧及第二层间介电层上依次形成多晶硅层和均匀的离散的原子岛;执行步骤S406,进行退火工艺,使原子岛与多晶硅层反应,形成离散的球形颗粒;执行步骤S407,以离散的球形颗粒为掩膜,蚀刻层间介电层,在层间介电层内形成凹槽;执行步骤S408,在凹槽内外的第二层间介电层上形成第一导电层;执行步骤S409,平坦化第一开口外的第一导电层至露出第二层间介电层;执行步骤S410,在第一导电层及第二层间介电层上依次形成绝缘介质层和第二导电层。
图14至图21是本发明形成随机存储器单元的第二实施例结构示意图。如图14所示,提供半导体衬底400,在半导体衬底400上依次形成隔离沟槽402、栅介质层403、栅极结构404、位于半导体衬底400中的栅极结构404两侧的源极406a和漏极406b构成的MOS晶体管。所述栅介质层403为由氧化硅、氮氧化硅、氮化硅或者它们的组合构成,作为本发明一个实施方式,所述栅介质层403为氧化硅。所述栅极结构404包括多晶硅层、硅化物层和难熔金属层,所述硅化钨层和难熔金属层为降低栅极和引出电极之间的接触电阻。所述MOS晶体管还包括位于栅极结构404两侧的侧墙405。形成所述MOS晶体管为本技术领域人员公知技术。
在整个半导体衬底400上及MOS晶体管上形成第一层间介电层407,所述第一层间介电层407用于半导体器件的纵向隔离。所述第一层间介电层407可以为氧化硅、氮化硅、氮氧化硅、加氟的硅酸盐玻璃层(FSG)、氢化硅倍半氧化物(HSQ)、以及掺碳的氧化硅(CoralTM,Black Diamond)等无机材料或者象聚芳香烯醚(Flare)、芳香族碳氢化合物(SILK)以及二甲苯塑料等有机材料或者它们的组合。作为本发明的一个实施方式,采用氧化硅作为第一层间介电层407。所述形成第一层间介电层407为本技术领域人员公知技术,即化学气相沉积法等。
参照图15,在第一层间介电层407和栅介质层403中对着MOS晶体管的源极406a或者漏极406b位置形成通孔407a,作为本发明的一个实施方式,在对着MOS晶体管的源极406a位置形成通孔407a,所述通孔407a暴露出源极406a。
参照图16,在通孔407a中填入导电层408至与第一层间介电层407相平,所述导电层408可以为金属铝、钨、铝铜合金或者掺杂多晶硅等,所述本发明的一个实施方式,所述导电层408为金属钨。所述导电层408与MOS晶体管的源极406a相电连接。
参照图17,在第一层间介电层407上形成厚度为1000埃~30000埃的第二层间介电层409,在对着第一层间介电层407中的通孔407a位置形成第一开口409a,所述第一开口409a暴露出第一层间介电层407的通孔407a及通孔407a中填充的导电层408。所述第二层间介电层409可以为氧化硅、氮化硅、氮氧化硅、加氟的硅酸盐玻璃层(FSG)、氢化硅倍半氧化物(HSQ)、以及掺碳的氧化硅(CoralTM,Black Diamond)等无机材料或者象聚芳香烯醚(Flare)、芳香族碳氢化合物(SILK)以及二甲苯塑料等有机材料或者它们的组合。作为本发明的一个实施方式,采用氧化硅作为第二层间介电层409。所述形成第一开口409a为本领域技术人员公知技术。
然后,用化学气相沉积法在第一开口409a内侧及第二层间介电层409上沉积多晶硅层410;然后在多晶硅层410上沉积离散的原子岛412,所述沉积方法为原子层沉积法。
本实施例中,第二层间介电层409具体厚度例如1000埃、2000埃、3000埃、4000埃、5000埃、6000埃、7000埃、8000埃、9000埃、10000埃、11000埃、12000埃、13000埃、14000埃、15000埃、16000埃、17000埃、18000埃、19000埃、20000埃、21000埃、22000埃、23000埃、24000埃、25000埃、26000埃、27000埃、28000埃、29000埃或30000埃等。
本实施例中,所述原子岛412的材料为硅;半径为10埃~50埃,具体半径例如10埃、20埃、30埃、40埃或50埃等;相邻原子岛412间的中心距离为300埃~500埃,具体中心距离例如300埃、320埃、340埃、360埃、380埃、400埃、420埃、440埃、420埃、440埃、460埃、480埃或500埃等。
所述原子层沉积法为,前体气体流向原子层沉积室内的带有多晶硅层410的半导体衬底400,前体气体与多晶硅层410之间发生物理或者化学吸附,在多晶硅层410上形成离散的原子岛412,由于前体气体原子之间的互相吸附作用,在与多晶硅层410直接接触的离散的原子岛412上还吸附有前体气体的原子。
本实施例中,通过控制前体气体在原子层沉积室内的流量以及流入时间,可以控制形成离散的原子岛412的前体气体在多晶硅层410上的分布密度,使离散的原子岛412分布均匀。其中,本实施例中采用SiH4作为前体气体,流量为50sccm~100sccm、通入时间3秒~10秒、压力10帕~100帕、温度为420℃~480℃。其中,流量具体为50sccm、60sccm、70sccm、80sccm、90sccm或100sccm等;通入时间具体为3秒、4秒、5秒、6秒、7秒、8秒、9秒或10秒等;压力具体为10帕、20帕、30帕、40帕、50帕、60帕、70帕、80帕、90帕或100帕等;温度具体例如420℃、430℃、440℃、450℃、460℃、470℃或480℃等。
通入前体气体为带有硅原子成核体物质的反应气体,因此除采用SiH4作为前体气体外,还可以用Si(OC2H5)4、SiH2[NH(C4H9)]2、SiH(OC2H5)3、Si2Cl6或SiHN[(CH3)2]3等作为前体气体。
接着,惰性吹扫气流向在原子层沉积室内的多晶硅层410,去除没有在多晶硅层410上形成离散的原子岛412的前体气体。本步骤中,不仅可以去除原子层沉积室内没有吸附在多晶硅层410上的前体气体,还可以去除与多晶硅层410直接接触的前体气体上吸附的前体气体,只留下与多晶硅层410直接接触的前体气体,在多晶硅层410上形成离散的原子岛412的前体原子。所述的惰性气体例如He,Ne,Ar等气体。
惰性气体吹扫之后,所述的多晶硅层410上形成呈单原子状态离散分布的、均匀分布的离散的原子岛412。
所述惰性气流吹扫的工艺条件为现有技术的任何常规工艺,为了本领域技术人员更好的实施本发明,本实施例给出一种具体的实施方式,在10帕~40帕的压力下,将流量为5slm的N2吹扫原子层沉积室。
参照图18,将带有各膜层的半导体衬底400放入退火炉中,使离散的原子岛412中的硅原子与多晶硅层410中的硅结合,使离散的原子岛412体积增大,形成离散的球形颗粒412a。
本实施例中,所述退火在N2气氛中进行,退火温度为500℃~550℃,具体例如500℃、510℃、520℃、530℃、540℃或550℃等;所述退火时间为1mins~3mins,具体例如1mins、2mins或3mins等。
退火后,形成的离散的球形颗粒412a的直径为200埃~400埃,具体例如200埃、250埃、300埃、350埃或400埃等;相邻球形颗粒412a间中心距离为300埃~500埃,具体例如300埃、320埃、340埃、360埃、380埃、400埃、420埃、440埃、460埃、480埃或500埃等。
如图19所示,以离散的球形颗粒412a为掩膜,蚀刻多晶硅层410和第二层间介电层409,形成凹槽411,其中,在蚀刻过程中,离散的球形颗粒412a被蚀刻掉或仅留下一部分。
本实施例中,蚀刻多晶硅层410和第二层间介电层409的方法为湿法蚀刻法,所用的蚀刻液体为氧化物蚀刻缓冲液或氟化氢溶液。
所述凹槽411的深度为200埃~400埃,具体深度例如200埃、220埃、240埃、260埃、280埃、300埃、320埃、340埃、360埃、380埃或400埃等;凹槽411的作用为增大电容器电极的接触表面积。
如图20所示,用化学气相沉积法或物理气相沉积法在凹槽411内外的第二层间介电层409上形成第一导电层413,作为电容器的第一电极,所述第一导电层413厚度为200埃~500埃,材料为多晶硅、氮化钛或钌等。
本实施例中,所述第一导电层413的厚度具体例如200埃、220埃、240埃、260埃、280埃、300埃、320埃、340埃、360埃、380埃、400埃、420埃、440埃、460埃、480埃或500埃等。
如图21所示,用化学机械抛光法对第一开口409a以外区域的第一导电层413进行研磨至露出第二层间介电层409,使第二层间介电层409平坦化;用化学气相沉积法或物理气相沉积法在第一开口409a内的第一导电层413上及第二层间介电层409上沉积厚度为40埃~60埃的绝缘介质层414,用于电容器电极间的隔离,所述绝缘介质层414的材料可以是氧化硅、氧化铝、氧化钽、氧化镐或氧化铪;在绝缘介质层414上形成厚度为200埃~500埃的第二导电层415,作为电容器的第二电极,所述第二导电层415的材料为多晶硅、氮化钛或钌等,形成第二导电层415的方法为化学气相沉积法或物理气相沉积法。
本实施例中,绝缘介质层414的厚度具体例如40埃、45埃、50埃、55埃或60埃等;第二导电层415的厚度具体例如200埃、220埃、240埃、260埃、280埃、300埃、320埃、340埃、360埃、380埃、400埃、420埃、440埃、460埃、480埃或500埃等。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (24)

1.一种电容器的形成方法,其特征在于,包括下列步骤:
在依次带有层间介电层和多晶硅层的半导体衬底上形成均匀的离散的原子岛,所述原子岛的材料为硅;
进行退火工艺,使原子岛与多晶硅层反应,形成离散的球形颗粒;
以离散的球形颗粒为掩膜,蚀刻多晶硅层和层间介电层,在层间介电层内形成凹槽;
在凹槽内外的层间介电层上依次形成第一导电层、绝缘介质层和第二导电层。
2.根据权利要求1所述电容器的形成方法,其特征在于:形成凹槽的方法为湿法蚀刻法。
3.根据权利要求2所述电容器的形成方法,其特征在于:所述凹槽的深度为200埃~400埃。
4.根据权利要求1所述电容器的形成方法,其特征在于:形成原子岛的方法为原子层沉积法。
5.根据权利要求4所述电容器的制作方法,其特征在于:所述原子层沉积法包括:先将前体气体流向原子层沉积室内的半导体衬底,在半导体衬底上形成均匀的离散的原子岛;
然后,惰性吹扫气体流向在原子层沉积室内的半导体衬底,去除没有形成原子岛的前体气体。
6.根据权利要求5所述电容器的制作方法,其特征在于:所述前体气体为SiH4时,前体气体流向原子层沉积室内的半导体衬底上的流量为50sccm~100sccm,流入时间3秒~10秒,压力10帕~100帕,温度为450℃~550℃。
7.根据权利要求5所述电容器的制作方法,其特征在于:所述惰性吹扫气体为He、Ne或Ar。
8.根据权利要求1所述电容器的形成方法,其特征在于:所述球形颗粒的直径为200埃~400埃。
9.根据权利要求8所述电容器的形成方法,其特征在于:所述相邻球形颗粒间的中心距离为300埃~500埃。
10.根据权利要求1所述电容器的形成方法,其特征在于:形成第一导电层的方法为化学气相沉积法或物理气相沉积法。
11.根据权利要求10所述电容器的形成方法,其特征在于:所述第一导电层的材料为多晶硅、氮化钛或钌。
12.根据权利要求1所述电容器的形成方法,其特征在于:形成绝缘介质层的方法为化学气相沉积法或物理气相沉积法。
13.根据权利要求12所述电容器的形成方法,其特征在于:所述绝缘介质层的材料为氧化硅、氧化铝、氧化钽、氧化镐或氧化铪。
14.根据权利要求1所述电容器的形成方法,其特征在于:形成第二导电层的方法为化学气相沉积法或物理气相沉积法。
15.根据权利要求14所述电容器的形成方法,其特征在于:所述第二导电层的材料为多晶硅、氮化钛或钌。
16.一种随机存储器单元的形成方法,其特征在于,包括下列步骤:
在半导体衬底上依次形成栅介质层、栅极结构、半导体衬底中的栅极结构两侧的源极和漏极,构成MOS晶体管;
在整个半导体衬底上及MOS晶体管上形成第一层间介电层;
在第一层间介电层和栅介质层中对着MOS晶体管的源极或者漏极位置形成通孔,其中通孔中填充有与第一层间介电层相平的导电层;
在第一层间介电层上形成第二层间介电层,在对着第一层间介电层中的通孔位置形成第一开口,所述第一开口暴露出第一层间介电层的通孔;
在第一开口内侧及第二层间介电层上依次形成多晶硅层和均匀的离散的原子岛,所述原子岛的材料为硅;
进行退火工艺,使原子岛与多晶硅层反应,形成离散的球形颗粒;
以离散的球形颗粒为掩膜,蚀刻层间介电层,在层间介电层内形成凹槽;
在凹槽内外的第二层间介电层上形成第一导电层;
平坦化第一开口外的第一导电层至露出第二层间介电层;
在第一导电层及第二层间介电层上依次形成绝缘介质层和第二导电层。
17.根据权利要求16所述随机存储器单元的形成方法,其特征在于:形成凹槽的方法为湿法蚀刻法。
18.根据权利要求17所述随机存储器单元的形成方法,其特征在于:所述凹槽的深度为200埃~400埃。
19.根据权利要求16所述随机存储器单元的形成方法,其特征在于:形成原子岛的方法为原子层沉积法。
20.根据权利要求19所述随机存储器单元的形成方法,其特征在于:所述原子层沉积法包括:先将前体气体流向原子层沉积室内的半导体衬底,在半导体衬底上形成均匀的离散的原子岛;
然后,惰性吹扫气体流向在原子层沉积室内的半导体衬底,去除没有形成原子岛的前体气体。
21.根据权利要求20所述随机存储器单元的形成方法,其特征在于:所述前体气体为SiH4时,前体气体流向原子层沉积室内的半导体衬底上的流量为50sccm~100sccm,流入时间3秒~10秒,压力10帕~100帕,温度为450℃~550℃。
22.根据权利要求20所述随机存储器单元的形成方法,其特征在于:所述惰性吹扫气体为He、Ne或Ar。
23.根据权利要求16所述随机存储器单元的形成方法,其特征在于:所述球形颗粒的直径为200埃~400埃。
24.根据权利要求23所述随机存储器单元的形成方法,其特征在于:所述相邻球形颗粒间的中心距离为300埃~500埃。
CN200710044633A 2007-08-05 2007-08-05 电容器、随机存储器单元的形成方法 Expired - Fee Related CN100590848C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200710044633A CN100590848C (zh) 2007-08-05 2007-08-05 电容器、随机存储器单元的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200710044633A CN100590848C (zh) 2007-08-05 2007-08-05 电容器、随机存储器单元的形成方法

Publications (2)

Publication Number Publication Date
CN101359624A CN101359624A (zh) 2009-02-04
CN100590848C true CN100590848C (zh) 2010-02-17

Family

ID=40332023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710044633A Expired - Fee Related CN100590848C (zh) 2007-08-05 2007-08-05 电容器、随机存储器单元的形成方法

Country Status (1)

Country Link
CN (1) CN100590848C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107204288A (zh) * 2017-05-26 2017-09-26 武汉纺织大学 一种三维微结构的刻蚀方法及其应用
CN111863778B (zh) * 2019-04-30 2022-03-01 芯恩(青岛)集成电路有限公司 量子点阵列电容器及其制备方法

Also Published As

Publication number Publication date
CN101359624A (zh) 2009-02-04

Similar Documents

Publication Publication Date Title
CN107968044B (zh) 电容器阵列结构、半导体存储器及制备方法
US9312270B2 (en) Methods of manufacturing three-dimensional semiconductor memory devices
KR100677771B1 (ko) 무촉매층으로 성장시킨 나노튜브를 갖는 캐패시터 및 그의제조 방법
WO2019005221A1 (en) THREE DIMENSIONAL MEMORY DEVICE HAVING DIRECT SOURCE CONTACT AND METAL OXIDE BLOCK DIELECTRIC AND METHOD OF MANUFACTURING SAME
US20110159680A1 (en) Method of forming a dielectric layer and method of manufacturing a semiconductor device using the same
KR101652879B1 (ko) 비휘발성 메모리 소자 및 이의 제조방법
KR20150120306A (ko) 실리콘 전구체, 이를 이용한 박막 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
KR20160017793A (ko) 반도체 소자의 커패시터 제조 방법
CN100590848C (zh) 电容器、随机存储器单元的形成方法
US7851324B2 (en) Method of forming metal-insulator-metal structure
KR20040057623A (ko) 캐패시터 형성 방법
JP2002134715A (ja) 半導体集積回路装置およびその製造方法
WO2023134308A1 (zh) 一种半导体器件及其制备方法
CN100483680C (zh) 在半导体装置中制造电容器的方法
CN101359593B (zh) 金属-绝缘-金属型电容器、存储器单元及其形成方法
US6964900B2 (en) Capacitor in semiconductor device having dual dielectric film structure and method for fabricating the same
CN100576442C (zh) 电容器及随机存储器单元的制作方法
US11309315B2 (en) Digit line formation for horizontally oriented access devices
TW202121668A (zh) 半導體裝置
CN102299135A (zh) 半导体结构
KR20100050788A (ko) 반도체 장치의 형성 방법
US20090152677A1 (en) Semiconductor device and method for manufacturing semiconductor device
KR100935727B1 (ko) 캐패시터의 하부 전극 형성방법
WO2022134155A1 (zh) 一种三维铁电存储器件的制造方法
KR100522420B1 (ko) 도핑효율을 증대시킨 엠피에스 구조의 캐패시터 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20111124

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111124

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100217

Termination date: 20180805

CF01 Termination of patent right due to non-payment of annual fee