CN100586023C - 开关电容器电路补偿装置和方法 - Google Patents
开关电容器电路补偿装置和方法 Download PDFInfo
- Publication number
- CN100586023C CN100586023C CN200480038830A CN200480038830A CN100586023C CN 100586023 C CN100586023 C CN 100586023C CN 200480038830 A CN200480038830 A CN 200480038830A CN 200480038830 A CN200480038830 A CN 200480038830A CN 100586023 C CN100586023 C CN 100586023C
- Authority
- CN
- China
- Prior art keywords
- circuit
- switched
- input
- clock
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/331—Sigma delta modulation being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/372—Noise reduction and elimination in amplifier
Abstract
补偿开关电容器电路包括开关电容器电路和补偿电路。该补偿电路产生在闭环控制下改变的参考电流以便维持由输入时钟频率确定的、用于充电参考电容器的目标转换速率。该开关电容器电路的输出放大器配置成其输出电流与参考电流成比例改变。因此,通过将参考电容器配置成跟踪开关电容器电路的有效电容,可以使开关电容器电路的稳定时间在时钟频率范围上,对有效电容的值和变化相对不敏感。补偿电路可以包括以所需占空比计时开关电容器电路的时钟重调节电路。
Description
技术领域
本发明通常涉及开关电容器电路,更具体而言,本发明涉及涉及关于某一工艺、温度和电源变化对这种电路进行补偿。
背景技术
开关电容器电路形成用于各种电路,诸如Δ∑(Delta-Sigma)模数转换器(Δ∑ ADC)和离散时间模拟滤波器的基本构件块。然而,尽管它们的用法广泛地变化,但所有这些电路通常包括基于那些配置为积分放大器的运算跨导放大器(OTA)的核心开关电容器体系结构。该电路的采样输入端通过第一开关耦合到采样电容器,以及采样电容器通过第二开关耦合到放大器输入端。同一输入端通常耦合到形成放大器的反馈环路的积分放大器。
在采样阶段,闭合第一开关以便采样输入电压,以及断开第二开关以便隔离采样电容器和放大器。因此,在积分阶段,断开第一开关以便隔离采样电容器和采样输入端,以及闭合第二开关以便将采样电容器连接到放大器输入端。那一闭合导致放大器在对由第二开关的闭合导致的输入电压的阶跃变化反应时,生成输出电流。基本上,该阶段涉及到电荷从采样电容器到积分电容器的转移。
如果采样阶段在采样电容器完全充电(或放电)到被采样信号电平前结束,或如果积分阶段在电荷转移到积分电容器完成前结束,就会产生稳定误差(settling errors)。这些稳定误差表示开关电容器电路中的非线性失真的潜在有效源。实际上,因为开关电容器电路不同于它们的额定或设计参数,稳定误差几乎不可避免地产生。
由于各种原因,包括但不限于电路制作工艺的变化或使用电路的环境条件的变化,产生这些变化。由于电路制作工艺变化,开关电容器能比所预期的更大或更小,和/或OTA的峰值输出电流可以大于或小于设计所指定的。环境变化可以包括电路行为中的温度和电源引起的变化,以及由使用不同于设计频率或使用不处于或约50%的采样-积分阶段占空比引起的变化行为。
发明内容
本发明包括补偿诸如在滤波和模数转换功能中所使用的开关电容器电路的方法和装置。在示例性实施例中,根据需要,向上和向下自动调整开关电容器放大器的输出电流,确保电路的稳定时间保持在由开关电容器电路的时钟频率设置的极限内。因此,控制开关电容器电路的稳定时间的示例性方法包括控制参考电流根据需要增加和减小,以便以由开关电容器电路的时钟频率设置的目标转换速率(slew rate)充电参考电容器;以及生成控制开关电容器电路的稳定转换速率与参考电流成比例的充电电流,以便充电电流的大小由参考电容器的电容和时钟频率而定。该方法可以进一步包括将参考电容器配置成其电容中的工艺相关变化跟踪由充电电流驱动的一个或多个开关电容器的有效电容的工艺相关变化。类似地,可以将参考电容器配置成其电容的环境相关变化跟踪开关电容器电路的有效电容中的相应变化。
按照本发明的一种控制开关电容器电路的稳定时间的方法,所述方法包括:
将参考电容配置成与所述开关电容器电路的放大器输出电流所见的有效电容成比例;
将欲提供给所述开关电容器电路的输入时钟信号或从所述输入时钟信号导出的已调节时钟信号施加到相位检测器的第一输入端和可变延迟单元;
将从所述可变延迟单元输出的延迟时钟信号施加到所述相位检测器的第二输入端;
从所述相位检测器产生反映所述延迟时钟信号和所述输入时钟信号间的差的偏置信号;
根据所述偏置信号调整参考电流,以便在对应于输入时钟信号的频率的一个周期时间中,使所述参考电容充电到定义的参考电压;以及
将所述放大器输出电流配置成与所述参考电流成比例地生成。
按照本发明的一种电路,包括:
开关电容器电路,包括一个或多个开关电容器,和包括配置成生成与参考电流成比例的输出电流的放大器,其中,所述开关电容器电路的稳定时间取决于所述放大器输出电流所见的、一个或多个开关电容器的有效电容;以及
延迟锁定环,包括:
一个或多个可变延迟单元,具有由参考电流将参考电容充电到参考电压所需的时间定义的可变延迟;
相位检测器,它生成一偏置信号,作为输入时钟信号和由所述可变延迟单元输出的延迟时钟信号中的时钟沿之间的相位误差的函数,和
参考电流生成器,用于根据所述偏置信号,生成参考电流;以及
所述参考电容配置成与所述有效电容成比例。
按照本发明的一种用于无线通信网络中的移动终端,包括:
发射机,向所述网络发射信号;
接收机,从所述网络接收信号;以及
其中,所述接收机包括模数转换器,该模数转换器配置成从所接收的信号生成接收信号采样,以及其中所述模数转换器包括:
按照本发明各实施例所述的电路。
按照本发明的一种用于无线通信网络中的无线电基站,包括:
发射机电路,向多个移动终端发射信号;
接收机电路,从多个移动终端接收信号;以及
其中,所述接收机电路包括一个或多个模数转换器,每个模数转换器配置成从所接收的信号生成接收信号采样,以及其中,每个模数转换器包括:
按照本发明各实施例所述的电路。
根据本发明的示例性电路包括开关电容器电路,开关电容器电路包括被配置成生成与参考电流成比例的输出电流的放大器和一个或多个开关电容器,其中,开关电容器电路的稳定时间取决于输出电流所见的、一个或多个开关电容器的有效电容;以及进一步包括补偿电路,配置成根据需要增加和减小参考电流,以便以由开关电容器电路的时钟频率确定的目标转换速率充电参考电容器。示例性补偿电路包括延迟锁定环电路,延迟锁定环电路配置成如果补偿电路的检测转换速率小于目标转换速率,增加参考电流,以及如果检测转换速率大于目标转换速率,则减小参考电流。示例性电路可以实现为集成电路(IC)器件,以及可以有利地用于无线通信设备,诸如例如用在无线电基站和移动终端中的滤波器和模数转换器中。
附图说明
图1是根据本发明的示例性实施例的开关电容器电路和相关补偿电路的图。
图2A和2B是图1的补偿电路的示例性延迟锁定环实现的图。
图3和4是示例说明作为开关电容器时钟频率和参考电容器的电容的函数控制补偿电路的参考电流的图。
图5是用在图2A和2B的延迟锁定环中的示例性可变延迟单元的图。
图6是包括时钟占空比再生的示例性延迟锁定环的图。
图7是根据本发明的一个或多个实施例的示例性移动终端的图。
图8是根据本发明的一个或多个实施例的示例性无线电基站的图。
具体实施方式
图1示例说明电路10,包括开关电容器电路12和相关补偿电路14。开关电容器电路12可以配置成用在例如信号滤波或模数转换中的集成电路(IC)的一部分。如本领域的技术人员所理解的,开关电容器电路12在采样阶段和积分阶段中操作。在采样阶段,开关S1闭合以及开关S2断开,从而采样电容器Cs采样输入信号,即,充电到输入信号的电压。然后,开关S1断开以及开关S2闭合,从而使开关电容器电路12处于其积分阶段,其中,来自放大器16的输出电流IOUT将电荷从采样电容器Cs转移到积分电容器CI。放大器16从而操作为响应施加到其(+)和(-)输入端的差分电压,生成输出电流的跨导放大器。
事实上,如果其输入电压差分大于通常为约几十毫伏数量级的小值VCLIP,放大器16驱动最大值IOUT。因此,当电路12开关到操作的积分阶段时,放大器16的反相(-)输入端被驱动到Cs上的采样电压,使放大器16将最大值IOUT驱动到由开关电容器Cs和CI形成的有效电容(CEFF=(CS×CI)/(CS+CI))。因此,在S2闭合后,放大器的输出电流充当保持在其最大值的充电电流,直到使反相(-)和非反相(+)输入端上的差分电压驱动回VCLIP为止,此时,当差分电压驱向零时,输出电流渐近地下降。因此,放大器的输出电流充当恒流源,以由IOUT的大小和电路的有效电容CEFF定义的转换速率,线性地充电有效电容。
在传统的开关电容器电路中,IOUT的大小是固定的。因为有效电容能在集成电路器件之间,特别是能在这些器件的制作批次之间大大地改变,因此,那种方法是不期望的。如果有效电容小于预期值,那么IOUT将花费更短时间来充电CEFF,从而允许该电路满足其稳定时间要求,即,在电路切换回下一采样阶段前,完成电荷转移。然而,如果CEFF大于预期值,通常在使用集成电路制作工艺制作电容器的情况下发生,那么IOUT的大小可能不足够大来在所需稳定时间和导致信号失真的非线性稳定误差结果内完成电荷转移。如果传统的开关电容器电路的时钟频率改变,类似的误差会产生。例如,如果时钟频率增加,则缩短采样和积分窗,从而为电路留下更少的时间来在积分阶段中完成电荷转移。即使没有频率增加,因为开关电容器电路的输入时钟的占空比不平衡,即长的采样间隔后紧跟短的积分间隔或反之亦然,也会缩短容许的稳定时间。
在任一情况下,过高设计放大器电流表示考虑太多电容、高于额定时钟频率和/或不适当占空比的“最差情况的”操作条件的通用方法。由于“过大”放大器输出电流,这种方法的不利方法是相对高的电流消耗。本发明通过提供考虑工艺、温度和电源(PTS)变化的IOUT的电路内调整,解决传统的开关电容器电路的那一和其他缺点。因此,补偿电路14向开关电容器电路12的放大器16提供偏置信号,增加或减小最大或峰值放大器输出电流的大小,以便开关电容器电路12的转换速率作为输入时钟频率的函数改变,以及对指定时钟频率,维持在大范围的有效电容上。
如图2A和2B所示,补偿电路14包括可变延迟单元20和包括输出电路24的相位检测器22,该输出电路24作为输入时钟信号和由可变延迟单元20提供的时钟信号的延迟版本中的相应边沿间的相位差的函数,生成偏置信号。在操作中,将输入时钟信号,即用于开关电容器电路12的时钟信号,输入到可变延迟单元20和相位检测器22。可变延迟单元20输出时钟信号的延迟版本,其将作为另一输入而输入到相位检测器22。因此,从相位检测器22输出的偏置信号作为输入时钟信号和延迟时钟信号中的相应边沿(上升或下降)间的相位误差的函数改变。
该偏置信号用来设置充电参考电容器CREF的参考电流IREF的大小,以及配置补偿电路14以便在闭合环路控制下,偏置信号增加或减少,从而使IREF的大小驱动到在输入时钟信号的一个时钟时间内使CREF充电到目标电压VREF所需的值。即,使可变延迟单元20的延迟驱动到输入时钟信号的一个周期延迟,以及IREF的相应大小为在那个延迟周期中,使参考电容器CREF充电到目标电压VREF所需的值。同样地,使IREF的值驱动到实现取决于CREF的电容和输入时钟频率的目标转换速率所需的值。因此,根据下述等式生成IREF,
其中,T是输入时钟周期或其一部分。通过该关系,因此,IOUT的值确定为
IOUT=f(IREF)=k·IREF (2)
当然,可以将电路10配置成IREF和IOUT采用对应于额定操作频率、额定电容值和额定电源电压和温度的额定值。因此,根据下述等式,可以将VREF设置成IREF和IOUT具有用于指定额定频率和额定参考值以及有效电容的期望额定大小,
或将VREF设置成良好控制的值,诸如带隙电压。
图3和4图示描述IREF和输入时钟频率以及IREF和CREF的电容的关系。例如,在图3中,可以看出IREF的大小随增加时钟周期而减少,即,当开关电容器电路的输入时钟的频率减小时,降低所需转换速率以及IREF的大小相应地减小。相反地,在图4中,可以看出IREF的大小随增加的参考电容而增加。即,对指定时钟频率,如果CREF的电容增加,IREF的大小增加以便维持目标转换速率,以及如果CREF的电容减小,IREF的大小则减小。
在半导体制作工艺中,电容的这些变化很普遍。如本领域的技术人员所理解的,控制在半导体器件内制作的电容器的绝对值相当困难。因此,CREF、CI和CS的绝对值均可以逐个晶片,或甚至逐个器件显著地改变。然而,能良好地控制在指定器件内一个电容器与另一电容器的比率。因此,设计者能确保CREF与积分和采样电容器CI和CS维持接近固定的关系。换句话说,如果CS和CI大于它们的额定值,例如120pF而不是100pF,那么CREF将大于其额定值同样的倍数(1.2)。同样地,如果CI和CS的电容小于额定值,那么CREF的电容将小于其额定值相同的倍数。
通过维持电容器间已知的几何比例和通过在相同的器件层(即半导体器件的同一金属和氧化层)中实现CREF,来实现CREF和CI/CS间的这种跟踪。通过使用同样的芯片层,使CREF经受与开关电容器CI和CS相同的氧化厚度变化等等。这种匹配将导致CREF和开关电容器CI和CS间良好的环境跟踪。即,通过操作温度和电压的变化,CREF的电容变化跟踪CI和CS的电容的变化。
图5示例说明可变延迟单元20的示例性结构,以及进一步示例说明用于放大器16的示例性差分对排列。延迟单元20包括比较器30、D触发器(DFF)32、异或非(XNOR)门34、晶体管Q1,Q2以及Q3a/Q3b以及带隙电压参考D1。注意也可以使用其他电压参考型,以及可以省略D1并提供输入端口,以便从外部源接收VREF。示例性放大器16包括晶体管的差分对Q5a/Q5b和Q6a/Q6b。
无论如何,在操作中,将输入时钟信号施加到XNOR门34的一个输入端,以及其另一输入端连接到DFF 32的“Q”输出。来自XNOR门34的输出直接或间接驱动晶体管Q2和Q3a的门。如果XNOR门34的输出为高(“1”),就截止Q2和接通Q3a。在那种状态下,使CREF接地,以及无电流流入它。因此,比较器30的非反相输入端(+)仍然低于处于VREF的其反相输入端(-)。因此,当XNOR门34的输出切换到低(“0”),Q2接通,Q3a截止,以及CREF开始按由流过Q1的、由相位检测器电路22提供的偏置信号的值设置的IREF的大小确定的速率充电。注意,可以将Q3b用作用于放电CREF的使能或选通器件,其可以被包括或可以不被包括。
当CREF充电达约VREF时,比较器30的输出改变状态,其给DFF 32计时,其进而改变DFF 32的输出状态。DFF 32的输出用作时钟信号的延迟版本,从而驱动回到XNOR门34和相位检测器22的相位输入的其中一个。通过该配置,如果DFF 32早计时(小于输入和延迟时钟信号间的一个时钟周期),那么偏置信号增加,其降低Q1的栅-源电压,从而减小IREF的大小,因此,降低CREF上的电压的转换速率。相反地,如果DFF 32晚计时,偏置信号减小,其增加Q1上的栅-源电压,从而增加IREF的大小,因此,增加CREF上电压的转换速率。
通过该配置,因为采用更大的IREF的大小来维持具有增加的CREF的目标转换速率,如果CREF的值增加,则IREF增加。类似地,如果输入时钟频率增加,时钟周期减小以及采用更大的IREF的大小来在缩短时间周期内使CREF充电到VREF。当然,如果频率减小和/或CREF减小,那么IREF减小了成比例的量。因此,补偿电路14根据需要改变IREF以便维持由输入时钟频率设置的目标转换速率,其中,将目标转换速率定义为在分配时间内,即在一个周期延迟时间内,使CREF充电到VREF所需的速率。
通过将放大器16的偏置输入端连接到与控制IREF相同的偏置信号,可以使放大器16的输出电流IOUT作为IREF的函数改变。因此,通过按与本身可以包括复合晶体管电路的Q1的已知的关系,缩放放大器16的偏置晶体管Q4,按考虑CREF和CREF间的关系的因子,IOUT的值相对于IREF增加或减少。如果CREF等于CREF,那么可以期望IOUT与IREF的一对一缩放比例,但本领域的技术人员将意识到实际上,基于设置相对器件大小,可以配置任何期望预期比例。
该示例性方法使放大器16的转换速率成立为
其中,N等于可变延迟单元20中的单位延迟单元的数量,以及其中,fs等于输入时钟信号的频率。
根据上述示例性详情,补偿电路14根据需要调整IREF以便维持由开关电容器电路的时钟频率确定的目标转换速率。对指定时钟频率,IREF根据需要增加和减小以便以目标转换速率充电CREF,从而使转换速率维持在CREF电容的范围上。使放大器16的输出电流IOUT与IREF成比例改变,因此,如果CREF的电容跟踪由IOUT驱动的有效电容,那么不管CI和CS是大于还是小于它们的设计大小以及它们的电容是否随时间和温度改变,将维持开关电容器12的稳定时间。
当然,图5的延迟单元20假定输入时钟信号具有接近百分之五十的占空比。如果实际输入时钟信号偏离百分之五十占空比太远,那么可以使开关电容器电路12的实际可容许稳定时间显著地短于由延迟单元20设置目标转换速率所使用的时间。因此,本发明的替换示例性实施例包括输入时钟重调节(recondition)来确保开关电容器电路12根据具有所需占空比,例如百分之五十占空比的时钟信号操作。
图6示出了补偿电路14的替换实施例,其中,时钟重调节电路50驱动相位检测器22。电路50包括先前所述的可变延迟单元20,以及可以用短的固定或可变延迟实现的另一延迟单元52。电路50进一步包括DFF54和56。在操作中,电路50生成具有与输入时钟信号相同频率但基本上具有与输入时钟信号的占空比无关的任何期望占空比的重调节输出时钟信号。
输入时钟信号,即具有预定用于开关电容器电路12的即将被重调节的占空比的时钟信号,给DFF 54计时。DFF 54的输出用作延迟单元52的输入,其为接收的每一输入沿提供延迟输出沿。该延迟的边沿用作DFF54的复位输入端,从而DFF 54响应输入时钟脉冲的输入系列,生成相对窄的输出脉冲-其输出脉冲的宽度由延迟单元52的延迟和各种传播延迟确定。DFF 54的输出也驱动相位检测器22的一个相位输入端,以及驱动DFF 56的复位输入端。DFF 56的输出进而又驱动可变延迟单元的时钟输入端(见图2A或图5)。可变延迟单元20的时钟输出驱动相位检测器22的另一相位输入端,反馈为DFF56的时钟输入,以及用作重调节时钟信号输出。通过该方法,如果可变延迟单元20延迟其输入信号的上升和下降沿相同量,那么时钟输出信号的占空比将为50%。通过延迟上升和下降沿不等量,能实现时钟输出信号的任一其他占空比。开关电容器电路中的开关S1和S2将受时钟输出(CLOCK OUT)信号控制。
不管是否使用时钟重调节,开关电容器电路12与补偿电路14的组合用在大量电路器件中,包括先前所述的滤波和模数转换应用。图7示例说明用在无线通信网络中的移动终端100和描述应用于移动终端100的接收信号处理链的本发明的示例性实施例。示例性移动终端100包括天线组件102、接收机电路104、发射机电路106、基带处理器108、系统控制器110和用户接口112(例如键盘、显示器、扬声器等等)。如在此所使用的,应理解到术语“移动终端”被赋予广泛的结构并表示无线通信手持装置,例如蜂窝无线电话、便携式数字助理(PDA)、膝上型/掌上型计算机等等。广泛地说,如在此所使用的术语移动终端是指任何类型的所谓“普通通信设备”。
在操作中,经天线组件102接收的无线电信号输入到低噪声放大器120,以及基于由频率合成器126提供的本机振荡器频率,经正交混频器122-1和122-2,将最终得到的信号分离成同相(I)和正交(Q)信号流。然后,下混频I和Q信号分别通过滤波器128-1和128-2,用于输入到采样ADC 130-1和130-2。在示例性实施例中,ADC130每一个都包括根据本发明的一个或多个补偿开关电容器电路10。ADC130生成数字化的I和Q信号采样,提供给基带处理器108以便进行接收信号处理,例如解调/解码操作。
在该实施例中,ADC130可以制作为包括一个或多个IC的无线电接收机电路的一部分。同样地,补偿开关电容器电路10可以制作为用来实现接收机电路104的混频信号ASIC或其他IC的一部分。用那种方式,补偿开关电容器电路10通过根据需要,调整它们的充电电流,降低模数转换过程中的误差,以确保使适当的稳定时间保持在操作条件范围上,而不管有效电路电容大于还是小于它们的额定值。
通过作为有效电容和输入时钟频率的函数,向上或向下调整它们的充电电流来满足目标稳定时间,补偿开关电容器电路10排除维持不必要的高充电电流的需要,否则需要高充电电流来确保在最糟条件下的适当的稳定时间性能。同样地,将补偿开关电容器电路10用在移动终端100中降低其整体功耗,从而除降低所接收的信号处理误差外,还提高电池寿命。
当然,本发明可以包含在移动终端100中的另一地方,诸如所使用开关电容器滤波器或其他开关电容器电路的任何地方。事实上,本发明可以包含在它们的滤波和/或模数转换电路中的网络无线电基站中。在图8中,无线电基站150包括发射/接收天线152、接收机电路154、发射机电路156、反向链路信号处理电路158、前向链路信号处理电路160和基站控制器接口电路162。接收机电路154包括多个接收信号处理变化,其可以用来从多个移动站接收单个信号,其中,每个接收信号处理链包括放大器164、混频器电路166、滤波器电路168和包括根据本发明的一个或多个实施例的一个或多个补偿开关电容器电路10的一个或多个ADC170。
更广泛地说,本发明能包含在使用一些形式的开关电容器电路的基本上任何类型的设备中。同样地,本发明不受上述论述限制,而是由下述权利要求及其合理等价物来限制。
Claims (7)
1.一种控制开关电容器电路的稳定时间的方法,所述方法包括:
将参考电容配置成与所述开关电容器电路的放大器输出电流所见的有效电容成比例;
将欲提供给所述开关电容器电路的输入时钟信号或从所述输入时钟信号导出的已调节时钟信号施加到相位检测器的第一输入端和可变延迟单元;
将从所述可变延迟单元输出的延迟时钟信号施加到所述相位检测器的第二输入端;
从所述相位检测器产生反映所述延迟时钟信号和所述输入时钟信号间的差的偏置信号;
根据所述偏置信号调整参考电流,以便在对应于输入时钟信号的频率的一个周期时间中,使所述参考电容充电到定义的参考电压;以及
将所述放大器输出电流配置成与所述参考电流成比例地生成。
2.如权利要求1所述的方法,进一步包括:
在所述输入时钟频率下但利用受控占空比,从所述输入时钟信号生成已调节时钟信号;以及
利用所述已调节时钟信号,给所述开关电容器电路计时。
3.一种电路,包括:
开关电容器电路,包括一个或多个开关电容器,和包括配置成生成与参考电流成比例的输出电流的放大器,其中,所述开关电容器电路的稳定时间取决于所述放大器输出电流所见的、一个或多个开关电容器的有效电容;以及
延迟锁定环,包括:
一个或多个可变延迟单元,具有由参考电流将参考电容充电到参考电压所需的时间定义的可变延迟;
相位检测器,它生成一偏置信号,作为输入时钟信号和由所述可变延迟单元输出的延迟时钟信号中的时钟沿之间的相位误差的函数,和
参考电流生成器,用于根据所述偏置信号,生成参考电流;以及
所述参考电容配置成与所述有效电容成比例。
4.如权利要求3所述的电路,其中,所述开关电容器电路中的放大器包括第一晶体管放大器,以及其中,延迟锁定环中的参考电流生成器包括第二晶体管放大器,所述第二晶体管放大器具有相对于所述第一晶体管放大器的已知缩放比例,以及其中,所述偏置信号偏置所述第一和第二晶体管放大器。
5.如权利要求3所述的电路,其中一个或多个可变延迟单元(20)被包括在时钟再生电路(50)中,该时钟再生电路(50)还包括第二延迟单元(52)以及第一D触发器和第二D触发器(54、56),其中输入时钟信号对所述第一D触发器(54)进行计时且所述第一D触发器(54)的输出对相位检测器的一个输入端、所述第二D触发器(56)的复位输入端和所述第二延迟单元(52)进行驱动,所述第二D触发器(56)的输出对所述可变延迟单元(20)的时钟输入端进行驱动,以生成具有期望占空比的已调节时钟信号,该可变延迟单元(20)的时钟输出还对所述相位检测器的其它输入端和所述第二D触发器(56)的时钟输入端进行驱动,且其中所述时钟再生电路进一步包括耦合到所述开关电容器电路的时钟输出端,以便所述已调节时钟信号给所述开关电容器电路计时。
6.一种用于无线通信网络中的移动终端,包括:
发射机,向所述网络发射信号;
接收机,从所述网络接收信号;以及
其中,所述接收机包括模数转换器,该模数转换器配置成从所接收的信号生成接收信号采样,以及其中所述模数转换器包括:
按照权利要求3-5中任何一项所述的电路。
7.一种用于无线通信网络中的无线电基站,包括:
发射机电路,向多个移动终端发射信号;
接收机电路,从多个移动终端接收信号;以及
其中,所述接收机电路包括一个或多个模数转换器,每个模数转换器配置成从所接收的信号生成接收信号采样,以及其中,每个模数转换器包括:
按照权利要求3-5中任何一项所述的电路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/746,397 US7081789B2 (en) | 2003-12-24 | 2003-12-24 | Switched capacitor circuit compensation apparatus and method |
US10/746,397 | 2003-12-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1898872A CN1898872A (zh) | 2007-01-17 |
CN100586023C true CN100586023C (zh) | 2010-01-27 |
Family
ID=34700638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200480038830A Active CN100586023C (zh) | 2003-12-24 | 2004-11-16 | 开关电容器电路补偿装置和方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7081789B2 (zh) |
EP (1) | EP1700378B1 (zh) |
KR (1) | KR20060121148A (zh) |
CN (1) | CN100586023C (zh) |
WO (1) | WO2005067149A1 (zh) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101305519A (zh) * | 2005-11-11 | 2008-11-12 | Nxp股份有限公司 | 积分模数转换器 |
US8547114B2 (en) * | 2006-11-14 | 2013-10-01 | Cypress Semiconductor Corporation | Capacitance to code converter with sigma-delta modulator |
US7889751B2 (en) * | 2007-03-06 | 2011-02-15 | Sudhir Aggarwal | Low power wireless communication system |
US8044654B2 (en) | 2007-05-18 | 2011-10-25 | Analog Devices, Inc. | Adaptive bias current generator methods and apparatus |
WO2009038589A1 (en) * | 2007-09-21 | 2009-03-26 | Qualcomm Incorporated | Signal generator with signal tracking |
US8446976B2 (en) * | 2007-09-21 | 2013-05-21 | Qualcomm Incorporated | Signal generator with adjustable phase |
US8385474B2 (en) * | 2007-09-21 | 2013-02-26 | Qualcomm Incorporated | Signal generator with adjustable frequency |
US7965805B2 (en) | 2007-09-21 | 2011-06-21 | Qualcomm Incorporated | Signal generator with signal tracking |
JP4852021B2 (ja) * | 2007-11-15 | 2012-01-11 | 株式会社東芝 | 増幅装置 |
JP5440831B2 (ja) * | 2007-11-29 | 2014-03-12 | Nltテクノロジー株式会社 | 電圧制御発振器並びにそれを備えた表示装置及びシステム |
KR101502033B1 (ko) * | 2008-04-11 | 2015-03-12 | 삼성전자주식회사 | Adc의 전류 제어 회로 및 방법 |
US7750837B2 (en) * | 2008-08-01 | 2010-07-06 | Qualcomm Incorporated | Adaptive bias current generation for switched-capacitor circuits |
US7982526B2 (en) * | 2008-09-17 | 2011-07-19 | Qualcomm, Incorporated | Active-time dependent bias current generation for switched-capacitor circuits |
US8390297B2 (en) * | 2009-10-02 | 2013-03-05 | Semiconductor Components Industries, Llc | Ground fault circuit interrupter and method |
CN101882924B (zh) * | 2010-06-08 | 2012-05-30 | 北京思比科微电子技术股份有限公司 | 时钟信号检测装置 |
CN102315832B (zh) * | 2010-07-01 | 2014-04-23 | 财团法人工业技术研究院 | 电荷域滤波装置及其频宽补偿电路 |
CN105048975B (zh) * | 2010-12-30 | 2018-09-18 | 联咏科技股份有限公司 | 运算放大器的偏压电流控制方法及驱动电路 |
US8947126B2 (en) * | 2011-10-10 | 2015-02-03 | Infineon Technologies Austria Ag | System, drivers for switches and methods for synchronizing measurements of analog-to-digital converters |
CN102506903A (zh) * | 2011-10-18 | 2012-06-20 | 山东华翼微电子技术有限责任公司 | 一种光电检测电路 |
EP2894786B1 (en) * | 2014-01-14 | 2019-02-27 | Synopsys, Inc. | Delay-locked loop circuit and method for controlling a phase difference in a delay-locked loop circuit |
US9520906B2 (en) | 2014-06-25 | 2016-12-13 | Qualcomm Incorporated | Switched capacitor transmitter circuits and methods |
GB2529309B (en) * | 2014-07-14 | 2021-03-17 | Skyworks Solutions Inc | Circuits and devices related to fast turn-on of radio-frequency amplifiers |
US9621138B1 (en) * | 2015-11-05 | 2017-04-11 | Nxp B.V. | Slew control using a switched capacitor circuit |
EP3229357B1 (en) * | 2016-04-08 | 2020-08-19 | Nxp B.V. | Charge pump with reference voltage modification for avoiding specific frequencies |
CN106452387A (zh) * | 2016-08-31 | 2017-02-22 | 安徽赛福电子有限公司 | 一种基于开关电容的可配置多模滤波器 |
US10496116B2 (en) * | 2017-05-03 | 2019-12-03 | Shenzhen Winsemi Microelectronics Co., Ltd. | Small capacitance compensation network circuit |
US10460791B2 (en) * | 2018-02-17 | 2019-10-29 | Micron Technology, Inc. | Systems and methods for generating stagger delays in memory devices |
US10715035B2 (en) * | 2018-02-23 | 2020-07-14 | Lion Semiconductor Inc. | Circuits and methods for slew rate control of switched capacitor regulators |
CN109861691B (zh) * | 2019-01-02 | 2020-08-28 | 西安电子科技大学 | 基于延迟锁相环的两步式混合结构sar tdc的模数转换器电路 |
CN109818604A (zh) * | 2019-04-03 | 2019-05-28 | 江苏集萃微纳自动化系统与装备技术研究所有限公司 | 一种高精度差分电容mems接口电路及mems器件 |
DE102019207959A1 (de) * | 2019-05-29 | 2020-12-03 | Dialog Semiconductor (Uk) Limited | Schaltung und verfahren zur erzeugung einer linearen verzögerung |
TWI736009B (zh) * | 2019-11-07 | 2021-08-11 | 連恩微電子有限公司 | 頻率偵測電路與方法 |
CN111189563B (zh) * | 2020-01-07 | 2021-08-10 | 西安电子科技大学 | 一种压力检测装置及系统 |
KR20210140875A (ko) * | 2020-05-14 | 2021-11-23 | 삼성전자주식회사 | 멀티 위상 클록 생성기, 그것을 포함하는 메모리 장치, 및 그것의 멀티 위상클록 생성 방법 |
TWI760023B (zh) * | 2020-12-22 | 2022-04-01 | 新唐科技股份有限公司 | 參考電壓電路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5166630A (en) * | 1989-05-24 | 1992-11-24 | Motorola, Inc. | Low current switched capacitor circuit |
US5909193A (en) * | 1995-08-31 | 1999-06-01 | Northrop Grumman Corporation | Digitally programmable radio modules for navigation systems |
US5691720A (en) * | 1996-03-08 | 1997-11-25 | Burr- Brown Corporation | Delta sigma analog-to-digital converter having programmable resolution/bias current circuitry and method |
US6073259A (en) | 1997-08-05 | 2000-06-06 | Teradyne, Inc. | Low cost CMOS tester with high channel density |
US6191637B1 (en) | 1999-03-05 | 2001-02-20 | National Semiconductor Corporation | Switched capacitor bias circuit for generating a reference signal proportional to absolute temperature, capacitance and clock frequency |
US6337601B1 (en) | 1999-12-08 | 2002-01-08 | Ericsson Inc. | Ring oscillator with jitter reset |
EP1168603A1 (en) * | 2000-06-26 | 2002-01-02 | STMicroelectronics S.r.l. | Switched-capacitor, fully-differential operational amplifier with high switching frequency |
DE10251308B4 (de) * | 2002-11-04 | 2007-01-18 | Advanced Micro Devices, Inc., Sunnyvale | Integrierte geschaltete Kondensatorschaltung und Verfahren |
-
2003
- 2003-12-24 US US10/746,397 patent/US7081789B2/en active Active
-
2004
- 2004-11-16 WO PCT/US2004/038532 patent/WO2005067149A1/en active Application Filing
- 2004-11-16 KR KR1020067011268A patent/KR20060121148A/ko active IP Right Grant
- 2004-11-16 EP EP04811294.0A patent/EP1700378B1/en active Active
- 2004-11-16 CN CN200480038830A patent/CN100586023C/zh active Active
Non-Patent Citations (2)
Title |
---|
The Design of High-Performance Analog Circuits on DigitalCMOS Chips. Vittoz, E.A.Solid-State Circuits, IEEE Journal of,Vol.20 No.3. 1985 |
The Design of High-Performance Analog Circuits on DigitalCMOS Chips. Vittoz, E.A.Solid-State Circuits, IEEE Journal of,Vol.20 No.3. 1985 * |
Also Published As
Publication number | Publication date |
---|---|
US20050140422A1 (en) | 2005-06-30 |
EP1700378B1 (en) | 2018-08-29 |
WO2005067149A1 (en) | 2005-07-21 |
US7081789B2 (en) | 2006-07-25 |
CN1898872A (zh) | 2007-01-17 |
KR20060121148A (ko) | 2006-11-28 |
EP1700378A1 (en) | 2006-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100586023C (zh) | 开关电容器电路补偿装置和方法 | |
US9831847B2 (en) | Transformer based impedance matching network and related power amplifier, ADPLL and transmitter based thereon | |
JP5864507B2 (ja) | 非重複クロック生成のための技術 | |
US9853615B2 (en) | Linearized dynamic amplifier | |
CN101393466B (zh) | 射频接收器芯片内全集成低噪声电源系统 | |
JP5048847B2 (ja) | ゲート時間/デジタル変換器を有するデジタル位相ロックドループ | |
CN103248319B (zh) | 一种低功耗振荡电路 | |
US8289074B2 (en) | Discrete time operational transconductance amplifier for switched capacitor circuits | |
US6313685B1 (en) | Offset cancelled integrator | |
CN104270147A (zh) | 一种环形振荡器 | |
CN101458540A (zh) | 一种带隙基准电压电路 | |
CN101154930B (zh) | 自动增益控制电路 | |
US10044365B1 (en) | Time-to-digital converter (TDC)-based quantizer | |
US20050057317A1 (en) | High speed voltage controlled oscillator and method thereof | |
US9490696B2 (en) | Charge pump with switching gate bias | |
CN109314489A (zh) | 振荡电路及用户设备 | |
US10161974B1 (en) | Frequency to current circuit | |
KR100426548B1 (ko) | 이상 회로 및 fm 검파 회로 | |
D'Addato et al. | A 54.8-nW, 256-bit Codeword Temperature-Robust Wake-Up Receiver minimizing False Wake-Ups for Ultra-Low-Power IoT Systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |