CN100581054C - 数字频率转换方法及电路 - Google Patents

Abstract

本发明涉及一种数字频率转换方法及电路，该数字频率转换方法包括以下步骤：计算阈值，该阈值等于输入数据的最大幅值乘以工作时钟频率除以输出脉冲信号的最大频率；将输入数据进行累加；用累加值减去阈值，当差值为正数或零时，将所述差值作为下一次累加的一初始值，当差值为负数时，将累加值sum作为下一次累加的一初始值；将所述差值进行译码产生脉冲输出。该数字频率转换电路，包括由加法器及寄存器组成的累加器、用于存取阈值的阈值寄存器、用于将所述加法器输出与所述阈值相减的减法器、选择所述加法器或减法器其中一运算结果输入所述寄存器的选择器及将所述差值进行译码产生脉冲信号的译码器。本发明具有适用范围广、实现成本低等特点。

Description

数字频率转换方法及电路

【技术领域】

本发明设计涉及数据转换技术领域，尤其涉及一种数字频率转换方法及电路。

【背景技术】

随着电子技术的发展，电能计量用芯片实现成为电能表发展的方向。使用芯片实现时如果全部用模拟电路实现精度不会很高，为克服模拟电路这一缺点，现在典型的电能计量芯片使用ADC(模数转换器)将模拟信号量化为数字信号，在数字电路中实现滤波和功率计算等操作，可以得到较高的精度。

电能计量的结果一般需要将功率转换成脉冲信号输出，来推动外接的机械式转子，输入信号(功率)越大，输出的脉冲信号的频率越高，这就需要一个数字频率转换单元。

传统的数字频率转换单元对输入信号进行累加，累加的进位信号作为频率输出，美国专利US5760617中已披露，其原理方框图如图1所示，该技术方案属于一种特定设计，如果输出脉冲的最大频率、输入数据的最大幅度、累加器的时钟频率发生变化，原来设计的进位信号就不能再作为频率信号输出，所以灵活性很差。

数字频率转换单元中输出脉冲信号的最大频率在一些情况下是要求可配置的，在这种情况下，即使不用进位信号而改变电路结构，使用新的方法产生出频率信号，仍然不能解决同一个芯片输出脉冲信号的最大频率可配置的问题；同时，输入数据的最大幅度和工作时钟频率同样可能是变化的，如果能将数字频率转换单元做成可编程即可解决以上问题。

中国专利授权公告号CN1169291C，授权公告日2004年9月29日，揭露了一种用于乘积到脉冲转换的方法及电路，其电路原理框图如图2所示，该技术方案不再使用进位信号作为频率输出，而是于电路中引入一个常数，可以适应不同的输出频率，其中寄存器1输入端之前的电路是电表中的功率计算单元，寄存器1输出端之后的电路为数字频率转换单元。寄存器1将功率计算部分输出的数据速率升采样到数据脉冲转换单元工作的数据速率上，显然该技术方案中数字频率转换单元有如下缺点：其一，数字频率转换单元的工作过程需要借助于其他电路，仅用于电能计量；其二，用寄存器1进行零阶保持直接将数据速率变换到数字频率转换单元的输入速率上，镜像频率不可避免的影响到系统的转换精度；其三，在要求输出频率变化时，通过改变常数值实现，但存有一个问题，数字频率转换单元本来就是将幅度大小不同的输入信号变换成不同的频率输出，如果常数值也变化，就使得情况变得复杂，很有可能影响到算法的正确性，即使保证算法正确控制也变得复杂，而该技术方案并没有给出配置常数值的方法。另外，该技术方案要求数字频率转换单元的工作时钟频率大于输入数据速率，要求输入数据位宽与累加器的位宽、以及常数位宽相同，这些限制都制约了该方法的应用范围。

【发明内容】

本发明所要解决的技术问题是：提供一种数字频率转换方法及电路，适用于不同的输入数据的最大幅度、输出脉冲信号的最大频率或工作时钟频率，可增加应用的灵活性并降低实现成本。

为解决上述技术问题，本发明所采用的技术方案是：一种数字频率转换方法，包括以下步骤：

①计算阈值，该阈值等于输入数据的最大幅值乘以工作时钟频率除以输出脉冲信号的最大频率；

②将输入数据与寄存器内容进行累加，输出累加值sum；

③用累加值sum减去阈值，当差值为正数或零时，将所述差值作为下一次累加的一初始值与输入数据进行累加；

④将累加值sum与阈值的差值进行译码产生脉冲输出。

本发明的另一技术方案是：一种数字频率转换电路，包括：

累加器，其包括加法器及寄存器，该加法器将输入数据与寄存器内容相加，其特征在于：该数字频率转换电路还包括：

阈值寄存器，用于存取阈值；

减法器，所述加法器输出经过该减法器减去所述阈值，输出差值；

选择器，选择所述加法器或减法器其中一运算结果输入所述寄存器；

译码器，用于将所述差值进行译码产生脉冲信号；所述加法器的位数与所述输入数据的位数、阈值寄存器的位数不同，且当所述加法器的位数与所述输入数据的位数不同时，将所述寄存器的输出与所述输入数据在相加时左对齐。

本发明的有益效果是：由于本发明对传统的数据频率转换方法及电路进行了改进，引入阈值参数，通过将所述累加结果与阈值相减产生脉冲信号，由于阈值为输入数据的最大幅值在一个输出脉冲周期内的累加值，不同的输入数据的最大幅度、工作时钟频率、输出脉冲信号的最大频率可对应不同的阈值，从而本发明适用于不同的输入数据的最大幅度、输出脉冲信号的最大频率或工作时钟频率，有效地解决了上述参数可配置的问题，进而增加了应用的灵活性，并降低了实现的成本。

【附图说明】

图1是现有电压频率转换电路的原理方框图。

图2是现有乘积/脉冲转换电路的原理方框图。

图3是本发明数字频率转换方法及电路的原理方框图。

图4是本发明数字频率转换方法及电路一实施例的工作时序图。

【具体实施方式】

下面结合附图对本发明作进一步的描述。

本发明数字频率转换方法，包括以下步骤：

①计算阈值，该阈值等于输入数据的最大幅值乘以工作时钟频率除以输出脉冲信号的最大频率；

②将输入数据与寄存器内容进行进行累加，输出累加值sum；

③用累加值sum减去阈值，当差值为正数或零时，将所述差值作为下一次累加的一初始值与输入数据进行累加；当差值为负数时，将累加值sum作为下一次累加的一初始值与输入数据进行累加；

④将累加值sum与阈值的差值进行译码产生脉冲输出。

该输入数据的最大幅值、工作时钟频率和输出脉冲信号的最大频率可以是变化值。

如图3所示，本发明数字频率转换电路，包括：

累加器，其包括加法器及寄存器，该加法器将输入数据与寄存器内容相加，其特征在于，该数字频率转换电路还包括：

阈值寄存器，用于存取阈值；

减法器，所述加法器输出经过该减法器减去所述阈值，输出差值；

选择器，选择所述加法器或减法器其中一运算结果输入所述寄存器；

译码器，用于将所述差值进行译码产生脉冲信号。

该选择器与所述减法器之间还连接有译码器，该译码器通过对减法器输出的符号位的判断，向所述选择器提供一控制信号。

该寄存器的工作时钟频率与输入数据的数据速率相同。

该加法器的位数与所述输入数据的位数、阈值寄存器的位数不同时，只要相加时左对齐即可，该加法器的位数与寄存器的位数相同。

工作时，用户可以根据输入数据的最大幅度、工作时钟频率、输出脉冲信号的最大频率计算出阈值，写入到阈值寄存器中，本发明就可以输出满足需求的频率信号。

阈值计算方法如下：假定T_s为时钟周期，P为输入数据的幅值，P_max为输入数据的最大幅值，n为一个输出脉冲周期包含的时钟周期数，n_max为输出脉中频率最大时一个脉冲周期包含的时钟周期数，f_elk为时钟频率，f_max为输出脉冲信号的最大频率。根据输出脉冲的频率与输入数据的幅值之间的正比关系可知，输入数据的幅值越大，进行累加达到阈值的时钟周期数越少，从而得到的输出脉冲的周期越短，因此输出脉冲的频率越高，因此有如下的数量关系：

$\underset{n}{\mathrm{\Σ}}P=\underset{n_{\max }}{\mathrm{\Σ}}{P}_{\max }=\mathrm{threshold}$

从而

$\mathrm{threshold}=P_{\max }*n_{\max }=P_{\max }*\frac{f_{\mathrm{clk}}}{f_{\max }}$

其中的n_max不需要是整数。

加法器将输入数据与寄存器内容进行相加输出累加值sum，该累加值sum经过一减法器减去阈值，如果两者差值大于或等于0，则译码器输出信号1，选择器选择累加值sum与阈值间的差值作为寄存器的输入；否则，译码器输出信号0，采用累加值sum作为寄存器的输入，该寄存器的输出将作为下一轮累加的一初始值。

图4是本发明数字频率转换方法及电路一实施例的工作时序图，图中输入数据为2，阈值为11，于第一时钟周期，寄存器寄存值为6，累加值sum为8，显然累加值sum与阈值11的差值小于0，译码器输出信号0，寄存器的输入值为累加值sum(＝8)，该累加值sum(＝8)将作为下一轮累加的一初始值；于第二个时钟周期，寄存器寄存值与输入数据相加，输出累加值sum为10，与阈值的差小于0，译码器输出仍为信号0，寄存器输入值为累加值sum(＝10)；于第三个时钟周期，寄存器寄存值与输入数据相加输出的累加值sum为12，与阈值的差大于0，译码器输出信号1，选择器选择累加值sum与阈值的差值1作为寄存器的输入，寄存器的寄存器值将在下一个时钟周期作为加法器的一个初始值进行下一轮累加，以此类推。

译码器在累加值sum与阈值的差大于或等于0时都输出1，并且在此情况下，累加值sum与阈值的差值将作为下一轮累加的一个初始值。最理想的情况下，累加值sum刚好等于阈值，这时差值为0，寄存器的寄存值为0，这种情况下，输出的频率信号没有相位抖动。同时，应用中将累加值sum与阈值间的差值作为下一次累加的初始值，实际上构成一个一阶sigma-delta调制，输出虽然有相位抖动，平均来看，输出频率的均值是准确的。

加法器与寄存器的位宽相同，但不要求与输入数据的位宽相同，并且很多情况下两者的位宽不同，只要将寄存器的输出与数据输入在相加时左对齐即可。加法器的位宽也不需与阈值寄存器的位宽相同。

本发明可实现如下应用：

同一芯片中输入数据的幅度最大值有不同。例如芯片有两路输入，一路是电流、一路是电压，但两者的输入最大值不同，都要以脉冲形式输出两者的有效值，就可以使用本发明，只要改变阈值即可，实现中还可以将这两个数字频率转换单元进行时分复用，不同时刻输入不同阈值即可，这种实现方法大大降低了成本。

同一芯片用户可配置不同的输出脉冲的最大频率以适应不同的应用。此时，用户在使用芯片时，应根据公式(1)算出阈值，然后用户通过芯片接口将阈值转换成定点数写入阈值寄存器，本发明就可以输出期望的频率信号。这种实现方法大大提高了芯片的灵活性。

在不同的项目中，还有可能使用不同的系统时钟。例如项目A中的使用的时钟为系统工作时钟2MHz，而项目B中的输入系统时钟为3.4MHz，显然为了使B项目中的数字频率转换单元仍工作在2MHz以实现模块的重用，那么就要对系统时钟进行分频使数字频率转换单元的输入时钟为2MHz，显然这是很麻烦的，但如果使数字频率转换单元就工作在系统时钟3.4MHz上，根据公式(1)重新配置阈值即可，极大地降低了时钟生成模块的设计难度。

由于本发明对传统的数据频率转换方法及电路进行了改进，引入阈值参数，通过将所述累加结果与阈值相减产生脉冲信号，由于阈值为输入数据的最大幅值在一个输出脉冲周期内的累加值，不同的输入数据的最大幅度、工作时钟频率、输出脉冲信号的最大频率可对应不同的阈值，从而本发明适用于不同的输入数据的最大幅度、输出脉冲信号的最大频率或工作时钟频率，有效地解决了上述参数可配置的问题，进而增加了应用的灵活性，并降低了实现的成本。

Claims (6)

1、一种数字频率转换方法，包括以下步骤：

①计算阈值，该阈值等于输入数据的最大幅值乘以工作时钟频率除以输出脉冲信号的最大频率；

②将输入数据与寄存器内容进行累加，输出累加值sum；

③用累加值sum减去阈值，当差值为正数或零时，将所述差值作为下一次累加的一初始值与输入数据进行累加，当差值为负数时，将累加值sum作为下一次累加的一初始值与输入数据进行累加；

④将累加值sum与阈值的差值进行译码产生脉冲输出。

2、如权利要求1所述的数字频率转换方法，其特征在于：该输入数据的最大幅值、工作时钟频率和输出脉冲信号的最大频率是变化值。

3、如权利要求1所述的数字频率转换方法，其特征在于：当所述累加值sum与阈值间的差值为正数或零时，所述译码输出信号为1；当所述累加值sum与阈值间的差值为负数时，所述译码输出信号为0。

4、一种数字频率转换电路，包括：

累加器，其包括加法器及寄存器，该加法器将输入数据与寄存器内容相加，其特征在于：该数字频率转换电路还包括：

阈值寄存器，用于存取阈值；

减法器，所述加法器输出经过该减法器减去所述阈值，输出差值；

选择器，选择所述加法器或减法器其中一运算结果输入所述寄存器；

译码器，用于将所述差值进行译码产生脉冲信号；

所述加法器的位数与所述输入数据的位数、阈值寄存器的位数不同，且当所述加法器的位数与所述输入数据的位数不同时，将所述寄存器的输出与所述输入数据在相加时左对齐。

5、如权利要求4所述的数字频率转换电路，其特征在于：该寄存器的工作时钟频率与输入数据的数据速率相同。

6、如权利要求4所述的数字频率转换电路，其特征在于：该加法器的位数与寄存器的位数相同。

Images