CN100576337C - 用于数据的永久存储的方法和存储设备 - Google Patents

Abstract

提出将位线反相编码数据整体地存储在存储设备的列多路复用器(10)的结构中。为此目的，对于各个位线(BL0-BL7)，根据连接到位线(BL0-BL7)的存储单元的第一状态和第二状态对二进制值“0”和二进制值“1”的赋值是否是反相的，在连接点(18)处有选择地提供与预定电位的连接，其分别指定给与列多路复用器(10)连接的位线(BL0-BL7)之一。连接点(18)通过开关装置(16)连接到公共节点(20)。开关装置(16)通过列多路复用器(10)的控制信号(Y0-Y7)触发。根据公共节点(20)处的信号电平生成用来触发反相器装置(40)的选择信号(ENB，EN)。公共节点(20)的预充电优选地在所有情况下的两次读出操作之间进行，为此提供了预充电开关装置(25)。

Description

用于数据的永久存储的方法和存储设备

技术领域

本发明涉及一种用于数据的永久存储的方法和设备，其中，特别是将利用位线反相编码(bitline inversion coding)的优点。

背景技术

在当前电子系统中使用的永久存储设备，即所谓的ROM(只读存储器)存储设备是基于以下事实，即在存储器的生产过程中，存储器的存储单元被分别赋予两个可能状态之一，从而分别存储第一值和第二值。在这种情况下，举例来说，存储单元的第一状态编码二进制值“0”，同时第二状态编码二进制值“1”。通过字线和位线可对存储单元寻址，从而可以通过对应的位线来估计(evaluate)各个存储单元的状态。

图5示例性地显示如根据现有技术的典型ROM存储器中所使用的那样的存储单元布置(arrangement)的一部分。存储单元100被布置成阵列的形式，并可通过字线WL和位线BL0、BL1、BL2、BL3进行寻址。每个存储单元100包括一个采用NMOS晶体管形式的开关装置110。可选地，可以使用PMOS晶体管或其它形式的开关装置。开关装置110的一个输入端在所有情况下都连接到一个固定电位，这里是存储器的负电源电压。开关装置110的另一输入端有选择地连接到位线BL0、BL1、BL2、BL3之一，这取决于存储单元100已被赋予哪一个状态。更准确地说，这意味着对于存储单元100的第一状态，在为连接目的而提供的连接点处提供了与位线BL0、BL1、BL2、BL3的连接，同时，对于存储单元100的第二状态，没有提供与位线BL0、BL1、BL2、BL3的连接。本质上，存储器的读出是在位线BL0、BL1、BL2、BL3被连接到另一固定电位一定时期来实现的，这里是连接到存储器的正电源电压，以便实现位线BL0、BL1、BL2、BL3的预充电。对于实际的读出过程，然后一个信号被施加到与开关装置110的控制输入端连接的一个字线WL上，这样，通过该字线WL触发的开关装置110使它们的两个输入端以导电方式连接。对于通过字线WL触发并且已被赋予第一状态的每一存储单元100，因此建立了位线BL0、BL1、BL2、BL3与负电源电压的连接，从而使位线BL0、BL1、BL2、BL3放电。因此，存储单元100的状态可以通过测量位线BL0、BL1、BL2、BL3的电荷状态(chargestate)来估计。

在大的存储设备的情况下，通常以行和列的形式来组织存储单元。这时，多个位线如8、16、32或64个位线组合构成一列，并使用一个公共的输出结构，通过该输出结构来实现对位线的估计，为了简单起见，以下关于8个位线对本发明进行示例性描述。为了使得这点成为可能，使用了列多路复用器，其根据控制信号分别将提供给它们的位线之一进一步连接到输出结构。

然而，依照上述现有技术的ROM存储设备的问题在于，赋予一个位线的存储单元状态的不利分布会给该位线带来高的附加负载。参考图5，这个问题可以做如下解释：对于已经被赋予第一状态的存储单元100，通过开关装置110提供了与负电源电压的连接。举例来说，这些连接带来附加的电容性负载和附加的漏电流。已经赋予属于该位线的存储单元100的第一状态越多，这种负载就越高。

考虑到上述问题，从US 6,424,556B1中可知一种进行所谓位线反相编码的实践，其中存储单元的第一状态和第二状态被相反地赋予第一和第二二进制值，以便在位线或一定的存储区域上实现较小的电容性负载。举例来说，这将意味着，所提供使得存储单元的大多数存储二进制值“0”的位线将以反相赋值(inverted assignment)的方式被用作其存储单元的大多数存储二进制值“1”的位线。以此方式，有可能在这两种情况下实现一种情形，即大多数存储为“0”或大多数存储为“1”，其中各个位线的存储单元的大多数采用使该位线的附加负载最小的状态。

因此，在对存储单元的读出中，需要考虑瞬时估计的位线是否基于存储单元的状态反相或非反相地被赋予二进制值“0”和“1”。这通常是通过在存储器中附加存储的位线反相编码数据来实现的，该数据定义了位线分别是基于非反相赋值(non-inverted assignment)还是基于反相赋值。

图6表示根据现有技术对带有位线反相编码的存储器进行读出的电路布置的实例。存储单元(未示出)的布置的位线BL0-BL7被提供给一个列多路复用器210。列多路复用器210根据具有子信号Y0-Y7的控制信号将位线BL0-BL7的相应之一的信号转发到数据线DL。为此目的，列多路复用器210包括采用NMOS晶体管形式的开关装置214。开关装置214的一个输入端被分别连接到相应的位线BL0-BL7，并且它们的另一输入端连接到数据线DL。开关装置214通过列多路复用器210的控制信号的子信号Y0-Y7之一的相应反相器212进行触发。

在另一输入处，一个参考位线BLref被提供给列多路复用器210。一个同样由NMOS晶体管构成的开关装置214将参考位线BLref的信号转发到参考数据线DLREF。像位线BL0-BL7的开关装置214一样，参考位线BLref的开关装置214通过参考位线控制信号Yref经由反相器212进行触发。

数据线DL和参考数据线DLREF被提供给反相测量放大器230，它属于差分设计，并测量相对于参考位线BLref的电荷状态的连接到数据线DL的位线BL0-BL7的电荷状态。

测量放大器230的输出信号被提供给反相装置240。反相装置240包括两个信号通路，其第一信号通路包括两个串联的反相器242、244，以及第二信号通路包括一个反相器246。第一信号通路的反相器242、244之一通过控制信号ENB进行触发，从而使第一信号通路可以根据选择信号ENB来中断。第二信号通路的反相器246通过选择信号EN进行触发，从而使第二信号通路可以根据控制信号EN来中断。第一信号通路和第二信号通路的输出被集合在一起构成反相装置240的一个信号输出。反相装置240的信号输出被连接到同样属于反相设计的输出寄存器250。

通过选择信号ENB和EN对反相装置240的适当触发实现了下述情形，即其中或者接通从信号测量放大器230到输出寄存器250的第一信号通路，或者接通从信号测量放大器230到输出寄存器250的第二信号通路。由于第一信号通路提供对其输入信号的两次反相，而第二信号通路提供对其输入信号的一次反相，所以经由位线BL0-BL7之一读出的值因此可以有选择地通过反相装置240进行反相。

用于反相装置240的选择信号ENB和EN是通过控制逻辑220来生成的，其根据输入信号S0-S7以彼此互补的方式生成选择信号ENB和EN。输入信号S0-S7被分别分配给位线BL0-BL7之一。对于具有反相赋值的位线BL0-BL7，输入信号S0-S7由列多路复用器210的相应子信号Y0-Y7来提供。对于具有非反相赋值的位线BL0-BL7，输入信号S0-S7来自一个固定电位，它不同于子信号Y0-Y7在触发开关装置214时的信号电平。因此输入信号S0-S7对应于位线反相编码数据。

输入信号S0-S7被提供给逻辑门222，其根据输入信号S0-S7之一是否具有不同于固定电位的值来首先产生作为输出信号的控制信号ENB。然后控制信号ENB进一步被提供给反相器224，其输出信号然后形成控制信号EN。在这里，逻辑门222为NOR门。

因此，上述用于解码利用位线反相编码所存储的数据的已知解决方案需要复杂的逻辑电路，这意味着大量的控制资源并增大了在半导体芯片上实现所需的面积。此外，也增大了存储器的功耗，并损害了存储器读出操作的速度和读出操作的时间控制。这尤其是由于列多路复用器210的控制信号的子信号所经受的相当大的附加负载。因此，位线反相编码的优点不能得到完全的利用。

发明内容

本发明的目的在于提供一种用于数据永久存储的方法和存储设备，它避免了现有技术的上述问题，并且特别是它使得有效解码利用位线反相编码所存储的数据成为可能。

本发明提供了一种用于数据的永久存储的方法，包括以下步骤：-提供具有大量通过字线(WL)和位线(BL0-BL7)可寻址的存储单元的存储设备，其中为了存储单元的读出，多个位线(BL0-BL7)通过多路复用器装置(10)连接到输出结构，以及在所有情况下对存储单元赋予第一状态或第二状态，以便在其中永久存储第一值或第二值，其中在所有情况下，要么对位线(BL0-BL7)使用非反相赋值将所述存储单元的第一状态赋值为所述第一值并将所述存储单元的第二状态赋值为所述第二值，要么对位线(BL0-BL7)使用反相赋值将所述存储单元的第一状态赋值为所述第二值并将所述存储单元的第二状态赋值为所述第一值，并且其中存储设备被设计成对那些已被反相赋值的位线(BL0-BL7)有选择地将从存储设备读出的值进行反相，以便以此方式获得与第一状态和第二状态对第一值和第二值的非反相赋值相一致的结果值，其中多路复用器装置(10)包括用于连接到多路复用器装置(10)的位线(BL0-BL7)的各个连接点(18)，连接点(18)通过开关装置(16；16’)连接到多路复用器装置(10)的公共节点(20)，开关装置(16；16’)通过多路复用器装置(10)的控制信号进行触发，并且根据在公共节点(20)处的信号电平来生成用于选择性反相的控制信号(EN，ENB)，以及其中该方法还包括：-根据相应的位线(BL0-BL7)已经采用了反相赋值还是非反相赋值，在连接点(18)处提供与预定电位(VDD；VSS)的连接。

本发明提供了一种用于数据的永久存储的存储设备，包括大量存储单元，其中为了存储单元的读出，多个位线(BL0-BL7)通过多路复用器装置(10)连接到输出结构，存储单元被设计成在所有情况下采用第一状态或第二状态，以便永久存储第一值或第二值，在所有情况下对于位线(BL0-BL7)，存储单元的第一状态和第二状态对第一值和第二值采用非反相赋值或反相赋值，以及存储设备包括反相器装置(40)，该反相器装置(40)被设计成对那些提供了反相赋值的位线(BL0-BL7)有选择地将从存储设备读出的值进行反相，以便以此方式获得与第一状态和第二状态对第一值和第二值的非反相赋值相一致的结果值，其中多路复用器装置(10)包括：用于连接到多路复用器装置(10)的位线(BL0-BL7)的每一个的相应连接点(18)，在该连接点(18)处根据相应的位线(BL0-BL7)是否被反相赋值来提供与预定电位(VDD；VSS)的连接，以及开关装置(16；16′)，其被设计成根据多路复用器装置(10)的控制信号来将连接点(18)连接到多路复用器装置的公共节点(20)，以便根据在公共节点处的信号电平生成用于反相器装置(40)的控制信号(EN，ENB)。上述本发明的目的是通过上述方法和上述存储设备实现的。

根据本发明，数据的永久存储是在具有多个可经位线读出的存储单元的存储设备中实现的。为了读出存储单元的目的，多个位线通过多路复用器装置连接到输出结构。特别地，多路复用器装置可以是列多路复用器，其使得组合成一列的多个位线能够通过单个输出结构进行估计。为了使第一值(例如二进制“0”)永久存储在一个存储单元中，将第一状态赋予该存储单元。为了使第二值(例如二进制“1”)永久存储在一个存储单元中，将第二状态赋予该存储单元。在存储设备的生产过程中，这优选地通过在存储单元中(例如在开关装置和一个位线之间)提供一个附加的导电连接来实现。

为了最小化在位线上的负载，根据本发明采取了措施，从而利用位线反相编码。这意味着在所有情况下，对位线或者利用第一状态和第二状态非反相赋值于第一值和第二值，或者利用第一状态和第二状态反相赋值于第一值和第二值，以便在存储单元中存储数据即这些值。优选地选择这样一种赋值方式，即对每一位线使得该位线的附加负载最小的状态被赋值给相关存储单元的至少一半。因此通过使用位线反相编码来使位线上的附加负载最小化。

在存储单元的读出中，对利用位线反相编码所存储的数据进行解码。为此目的，对于那些被反相赋值的位线，有选择地反相从存储单元中读出的值，以便获得与第一状态和第二状态对第一值和第二值的非反相赋值相符的结果值。这是根据同样存储在存储设备中的位线反相编码数据来实现的。

根据本发明采取了措施，从而位线反相编码数据被存储在多路复用器装置的结构中。具体而言，这意味着位线所连接的多路复用器装置包括可以有选择地提供连接的相应连接点。根据多路复用器装置的控制信号，连接点通过开关装置连接到多路复用器装置的一个公共节点。因此连接点可以以同样的方式连接到公共节点，其中多路复用器装置分别将位线之一连接到在多路复用器装置的输出处的一个数据线。为了存储位线反相编码数据，根据赋值对于相应的位线是否是反相的，在连接点处提供一个与预定电位的连接。

这样，实现了一种情形，其中当多路复用器装置将其输入端的一个位线连接到其输出端的数据线时，属于该位线的连接点同时被连接到公共节点。因此公共节点的信号电平依赖于在连接点是否已经对此位线提供了与预定电位的连接，从而公共节点适于读出位线反相编码数据。因此，依照本发明，根据公共节点处的信号电平生成对从存储单元读出的值有选择反相的控制信号。这优选地通过由第一和第二反相器构成的串联连接被连接到公共节点来实现，在第一反相器的输出端能够引出(tap)第一选择信号，以及在第二反相器的输出端能够引出第二选择信号。因此第一和第二选择信号是彼此互补的，并且适于有选择地为从存储单元读出的值打开第一信号通路或第二信号通路。在这种情况下，第一和第二信号通路不同之处在于，在信号通路之一中实现了相对于另一信号通路的附加的反相。

优选地，实现位线反相编码数据的读出是通过在实际的读出操作之前将公共节点临时连接到另一预定电位，以便实现对公共节点的预充电。此时，该另一预定电位不同于在存储位线反相编码数据时在连接点处提供的用于连接的预定电位。这意味着，如果对于瞬时读出位线存在这样一种连接，则公共节点在实际的读出操作过程中被放电，而在另一种情况下，公共节点的电荷将继续存在。以此方式，可以高速读出位线反相编码数据。

在连接点处的连接优选地被连接到该预定电位或另一预定电位，这取决于对相应位线的赋值是否已经被反相。这样，就阻碍了公共节点的不希望的放电。公共节点的预充电优选地通过预充电开关装置来实现，它被设计成互补于多路复用器装置的开关装置，其中后者的开关装置分别将多路复用器装置输入端的一个位线连接到多路复用器装置输出端的数据线，从而确保当控制信号的极性相同时，在所有情况下的两次读出操作之间实现预充电。

根据优选的示例性实施例，提供一个参考位线，它同样被提供给多路复用器装置，并从后者根据参考位线控制信号而被连接到构成多路复用器装置的一个输出的参考数据线。在这种情况下，输出结构的测量放大器优选地属于差分设计，测量放大器的第一输入通过多路复用器装置被有选择地连接到一个位线，以及测量放大器的第二输入通过多路复用器装置被连接到参考位线。预充电开关装置因而优选地通过参考位线控制信号触发。可选地，并且特别是如果没有提供参考位线时，预充电开关装置可以根据输出结构的测量放大器的控制信号来触发。这样一种控制信号在存储器的两次读出操作之间将测量放大器的信号输出从位线中分离出来，从而维持位线上的电荷，直到进行实际的读出操作。因此预充电开关装置可以通过该控制信号利用少量的资源来触发，以此方式在所有情况下的两次读出操作之间实现对公共节点的预充电。

根据本发明用于数据永久存储的存储设备包括可以经由位线读出的大量存储单元，多个位线通过多路复用器装置被连接到用于存储单元读出的输出结构。存储单元被设计为在所有情况下采用第一状态或第二状态，以便永久存储第一值或第二值。如已经提到的，利用位线反相编码，即或者存储单元的第一状态和第二状态非反相赋值于第一值和第二值，或者第一状态和第二状态反相赋值于第一值和第二值。

为了对利用位线反相编码所存储的数据进行解码，存储设备还包括反相器装置，其被设计成针对那些使用反相赋值的位线来有选择地对从存储单元中读出的值进行反相，以便以此方式获得与第一状态和第二状态对第一值和第二值的非反相赋值相符的结果值。

根据本发明，用于位线所连接的多路复用器装置包括一个相应的连接点，在该点处根据位线是否是反相赋值而提供与预定电位的连接。该多路复用器装置还包括开关装置，其被设计成根据多路复用器装置的控制信号来将连接点连接到多路复用器装置的公共节点上，以便根据公共节点处的信号电平生成反相器装置的控制信号。存储设备优选地被设计成执行上述根据本发明的方法。

本发明使利用位线反相编码所存储的数据能够以极少量的资源来读出和解码。因此，根据本发明的解决方案将少量资源和低成本与存储设备的高性能相结合。根据本发明，需要的位线反相编码数据的存储是在多路复用器装置中实现的，例如在列多路复用器中。解码不需要单独的控制。此外，与不用位线反相编码的解决方案相比，根据本发明的解决方案不需要任何附加的信号或任何明显的额外的存储设备功耗。控制信号上由解码带来的附加负载是最小的。此外，与不用位线反相编码的解决方案相比，不需要再定用于数据通路的信号缓冲器的大小。另外，根据本发明的解决方案对于不同大小的列多路复用器是可缩放的(scalable)。

因此本发明使得对位线反相编码的概念的特别有利的使用成为可能，其中从功耗和速度方面所获得的优点不会为复杂解码所抵销。本发明特别适于ROM存储设备，但是它也可以用于其它类型的非易失性存储设备，例如MRAM(磁随机存取存储器)或闪速存储器。

附图说明

下面参考优选的示例性实施例和附图来详细地描述本发明。

图1显示在根据本发明的存储设备中用于对利用位线反相编码所存储的数据进行解码的电路布置的一个示例性实施例；

图2显示在根据本发明的存储设备中用于对利用位线反相编码所存储的数据进行解码的电路布置的另一个示例性实施例；

图3显示在根据本发明的存储设备中用于对利用位线反相编码所存储的数据进行解码的电路布置的另一个示例性实施例；

图4显示在根据本发明的存储设备中用于对利用位线反相编码所存储的数据进行解码的电路布置的另一个示例性实施例；

图5显示ROM存储单元的布置的一个实例；以及

图6显示根据现有技术用于对利用位线反相编码所存储的数据进行解码的布置。

具体实施方式

图1显示用于对利用位线反相编码所存储的数据进行解码的电路布置。该电路布置是存储设备的一部分，该存储设备包括大量通过字线和位线可寻址的存储单元。存储单元布置本身并没有在图1中表示。在这种情况下，它可以是ROM存储单元的布置，例如如图5所示的布置。可选地，也可以是其它类型的存储单元，例如MRAM存储单元或闪速存储单元。在下面假定存储单元的布置以行和列的方式进行组织，在所有情况下一定数量的位线被组合构成一列。

图1所示的电路布置包括一个列多路复用器10，其被提供有八个位线BL0-BL7。列多路复用器10被设计成根据控制信号分别将位线BL0-BL7中的一个连接到列多路复用器的输出端的数据线DL。为此目的，列多路复用器10包括用于位线BL0-BL7中每一个的采用NMOS晶体管形式的开关装置14。为了触发开关装置14，列多路复用器10的控制信号包括子信号Y0-Y7，它们分别触发开关装置14之一。这是通过相应的反相器12实现的。

另外，参考位线BLref被提供给列多路复用器10，该参考位线BLref根据列多路复用器10的控制信号的另一子信号Yref而被连接到列多路复用器10的输出端的参考数据线DLREF。为此，列多路复用器10包括另一开关装置14，它同样被设计为NMOS晶体管。这一另外的开关装置14通过列多路复用器10的控制信号的子信号Yref经由反相器12来触发。在下面，子信号Yref被称为参考位线控制信号。

另外，列多路复用器10还包括开关装置16，它们分别被分配给位线BL0-BL7中的一个，并分别将连接点18连接到所有开关装置16的公共的节点20。开关装置16具有与开关装置14相同的结构设计，即被设计为NMOS晶体管。开关装置16通过与分配给相应位线BL0-BL7的开关装置14相同的控制信号进行触发。另外，提供了预充电开关装置25，它将公共节点20连接到电路布置的正电源电压VDD。预充电开关装置25被设计成一个PMOS晶体管以与开关装置14和16互补。预充电开关装置25通过与用于参考位线BLref的开关装置14相同的控制信号进行触发，即根据参考位线控制信号Yref。

构成列多路复用器10的输出的数据线DL和参考数据线DLREF被提供给测量放大器30。在存储单元的读出操作过程中，测量放大器30测量由列多路复用器10选定的位线BL0-BL7相对于参考位线BLref的电荷状态。测量放大器30的输出被提供给反相器装置40。反相器装置40包括具有反相器42和反相器44的第一信号通路以及具有反相器46的第二信号通路。在这种情况下，第一和第二信号通路在反相器装置40的信号输入和信号输出之间并行连接。由于与第二信号通路相比第一信号通路有一个附加的反相器，因此通过第一信号通路的信号相对于通过第二信号通路的信号是反相的。反相器44被设计成根据第一选择信号ENB来中断第一信号通路。相应地，反相器46被设计成根据第二选择信号EN来中断第二信号通路。反相器装置40的输出信号被提供给输出寄存器50。

测量放大器30、反相器装置40和输出寄存器50一起构成用来从存储单元读出数据的输出结构，该输出结构通过列多路复用器而由多个位线BL0-BL7共同使用。在这种情况下，测量放大器30的信号输出端和输出寄存器50的信号输出端都属于反相设计。总的来说，在通过反相器装置40的第一信号通路的情况下，因此得到了从存储单元读出的值的四次反相。相反，在通过反相器装置40的第二信号通路的情况下，得到了从存储单元读出的值的三次反相，从而在输出寄存器50的信号输出处的结果值相对于从存储单元读出的值是反相的。

为了产生第一选择信号ENB和第二选择信号EN，即为了产生反相器装置40的控制信号，由第一反相器22和第二反相器24构成的串联连接被连接到列多路复用器10的公共节点20。第一反相器22测量公共节点20的电荷状态，第一反相器22的输出信号构成第一选择信号ENB，它是通过当公共节点20中的电荷状态与正电源电压VDD不一致时由反相器44中断第二信号通路来产生的。第二选择信号EN在第二反相器24的信号输出端处引出，并与第一选择信号ENB互补，所以，在这种情况下反相器46不中断第二信号通路。如果公共节点20中的电荷状态与正电源电压VDD不一致，则在输出寄存器50的信号输出端处的结果值因此相对于从存储单元读出的值反相。

对于相反的情况，其中节点20中的电荷状态与正电源电压VDD一致，选择信号ENB和EN采用相对于上述情况被反相的值，从而使反相装置40的第二信号通路现在中断，同时第一信号通路未被中断。在这种情况下，在输出寄存器50的信号输出端处的结果值相对于从存储单元读出的值没有反相。

下面所述是一种数据永久存储的方法，它基于位线反相编码和上述用于解码的电路布置。

为了在存储单元中永久存储第一值或第二值，将第一或第二状态赋予该存储单元。在存储单元中，对于第一状态，这是通过建立与位线的连接实现的，而对于第二状态这未被实现。在下面，假定根据非反相赋值，第一状态被赋予二进制值“0”，同时第二状态被赋予二进制值“1”。根据在存储单元的布置中存储的数据，对于分别属于位线BL0-BL7的存储单元，通常期望用来存储二进制值“0”的存储单元的数量超过用来存储二进制值“1”的存储单元的数量，或者反之亦然。在这种情况下，不利的配置会给位线BL0-BL7带来附加负载。因此，对于在非反相赋值的情况下将产生处于第一状态和第二状态的存储单元的数量的不利分布的位线，第一状态和第二状态对二进制值“0”和“1”的赋值被反相。这样，可以最小化在位线上的附加负载。

为了在输出寄存器50的信号输出端处可以正确地读出在存储单元中存储的值，对于那些存储单元的第一状态和第二状态对二进制值“0”和二进制值“1”的赋值已经被反相的位线BL0-BL7，需要将从存储单元读出的值反相。为此目的存储了位线反相编码数据，对于连接到列多路复用器10的位线BL0-BL7中的每一个，它将指示位线BL0-BL7的赋值是否已经被反相。这是通过下述实现的，在列多路复用器10的连接点18处，对于那些已被反相赋值的位线BL0-BL7有选择地建立与预定电位的连接，同时，对于其它位线BL0-BL7建立与另一预定电位的连接。这优选是在其中在存储单元中也建立这样连接的相同过程步骤中实现的，以便分别地将第一或第二状态指定给存储单元。在图1所示的例子中，预定电位是负电源电压VSS，同时另一预定电位是正电源电压VDD。

对于ROM存储单元的情况，在存储单元中和连接点18处提供的连接都是优选地通过两个导电层之间的通孔(via)来实现的。这一技术对于本领域技术人员而言是早已熟知的，并且还在例如前面提到的US 6,424,556B1中进行了描述，在这方面可以以其作为参考。如果使用不同类型的存储单元，例如MRAM存储单元或闪速存储单元，则这些连接也可以根据存储单元的实现以另一种方式来提供。

对于图1所示例子的情况，在所有情况的两次读出操作之间，公共节点20通过预充电开关装置25被连接到正电源电压VDD一定的时间间隔，以便实现对公共节点20的预充电。这一预充电是与位线BL0-BL7的预充电互补的，后者在两次读出操作之间被预充电到与负电源电压VSS相一致的电位。

在实际的读出操作之前，因此公共节点20被预充电到与正电源电压VDD相一致的电位。如果在读出操作过程中触发了存储单元的第一状态和第二状态已经对二进制值“0”和二进制值“1”反相赋值的位线BL0-BL7中的一个，并且因此也在相应的连接点18处提供了与预定电位的连接，则在读出操作过程中公共节点20通过位线BL0-BL7的相应开关装置16被连接到在连接点18处已经建立了与其连接的预定电位。在图1所示例子的情况中，预定电位是负电源电压VSS，结果公共节点20被放电。在读出操作过程中，第一反相器22因此测量在公共节点20处不同于正电源电压VDD的电位，结果如上所解释的那样触发反相器装置40，以使第一信号通路中断，以及第二信号通路打开。总的来说，因此实现了一种情形，其中在输出寄存器50的信号输出端处存在的结果值相对于从存储单元读出的值是反相的。

如果在读出操作过程中触发了没有被反相赋值的位线BL0-BL7，在相应的连接点18处存在与另一预定电位的连接，即连接到了正电源电压VDD，结果是公共节点20保持其电荷状态，因此在输出寄存器50的信号输出端处也不会得到相对于从存储单元读出的值反相的结果值。

在图1所示例子的情况中，对所触发的位线BL0-BL7的电荷状态的测量是相对于参考位线BLref来实施的。对于参考位线BLref，与其连接的存储单元的状态是固定的。参考位线BLref按照与位线BL0-BL7相同的方式进行预充电和触发。然而，它的电荷状态在实际读出操作过程中是已知的，因此可以有利地作为参考值使用。该参考值尤其具有的优点是，它与通过位线BL0-BL7读出的值经受着相同的干扰和外部影响。

在每次读出操作过程中，通过参考位线控制信号Yref触发的开关装置14将参考位线BLref连接到参考数据线DLREF，而不论在读出操作过程中位线BL0-BL7中的哪一个被触发。为此，在图1所示例子的情况中，也使用了参考位线控制信号，在所有情况的两次读出操作之间，通过预充电开关装置25将公共节点20连接到正电源电压VDD，以便实现对公共节点20的预充电。

与没有提供位线反相编码的解决方案相比，对通过在连接点18处提供连接的方式整体存储在列多路复用器10中的位线反相编码数据的读出因此不需要任何附加的控制资源。对于控制信号Y0-Y7和Yref也没有明显的附加负载。总的来说，全部所需就是用于位线BL0-BL7中每个的附加开关装置16，以及预充电开关装置25。电路布置的低复杂性尤其是基于这样的事实，即为了存储位线反相编码数据，有选择地提供与预定电位和另一预定电位的连接，不是在开关装置的控制连接处，而是在开关装置16的两个输入之一处，即在本实例中是在NMOS晶体管16的源极连接处。

为了使预充电后公共节点20的微小放电能够被补偿，第一反相器22具有一个经选择的阈值，以使其相对于预定电位和另一预定电位是不对称的。更准确地说，这意味着选择在阈值与预定电位之间的间隔以使其小于与另一预定电位之间的间隔。这样，公共节点20的放电可以从另一预定电位朝着预定电位而得到补偿。

图2到4显示图1的电路布置的可选实现方式。这些图中与图1中的元件相对应的元件全部由相同的参考数字表示。下面不再重复对这些元件的解释，并参考上面与图1相关的描述。

图2所示的用于对利用位线反相编码所存储的数据进行解码的电路布置的实例本质上与图1的实例相一致。然而，与图1对比，列多路复用器10的开关装置14′和16′被实现为PMOS晶体管。在其它方面，开关装置14′和16′与图1实例的相应开关装置一致。相应地，预充电开关装置25′被实现为NMOS晶体管，采用与开关装置14′和16′呈互补的结构设计。在图2所示例子的情况中，位线BL0-BL7和参考位线BLref在两次读出操作之间被预充电到与正电源电压VDD相一致的电位。公共节点20被预充电到与负电源电压VSS相一致的电位。为此，预充电开关装置25′将公共节点20连接到负电源电压VSS。位线反相编码数据的存储是这样实现的，即按照前面所述的方式，在连接点18处有选择地提供与预定电位或另一预定电位的连接，在本实例中，所述电位分别为正电源电压VDD和负电源电压VSS。

图3所示的用于对利用位线反相编码所存储的数据进行解码的电路布置的实例与图1所示实例的不同之处在于，没有提供参考位线BLref。因此，测量放大器30′不属于差分设计，并且只有一个输入端，来自列多路复用器10的输出的数据线DL被提供给这个输入端。如在图1的例子一样，列多路复用器10的开关装置14和开关装置16被实现为NMOS晶体管。位线BL0-BL7在实际的读出操作之前被预充电到与负电源电压VSS相一致的电位。公共节点20通过预充电开关装置26被预充电到与正电源电压VDD相一致的电位。预充电开关装置26被设计为与列多路复用器的开关装置14和16互补的PMOS晶体管。预充电开关装置26通过测量放大器30的控制信号PC进行触发。在两次读出操作之间，测量放大器30的控制信号PC中断从测量放大器30的信号输入端到测量放大器30的信号输出端的信号通路。由于预充电开关装置26的互补设计，所以在两次读出操作之间建立了公共节点20与正电源电压VDD的连接，以便实现对公共节点20的预充电。

图4所示的用于对利用位线反相编码所存储的数据进行解码的电路布置的实例本质上与参考图3所解释的实例相一致。然而，在该实例中，列多路复用器10的开关装置14′和开关装置16′被设计为PMOS晶体管。在其它方面，开关装置14′和16′与图3实例的开关装置14和16一致。图4实例中的预充电开关装置26′被设计为NMOS晶体管以与列多路复用器10的开关装置14′和16′互补。在所有情况的两次读出操作之间，充电开关装置26′将公共节点20连接到负电源电压VSS，以便将公共节点20预充电到与负电源电压VSS相一致的电位。在本实例的情况中，位线BL0-BL7被预充电到与正电源电压VDD相一致的电位。位线反相编码数据的存储是这样实现的，即按照前面所述的方式，在连接点18处有选择地提供与预定电位或另一预定电位的连接，在本实例中，所述电位分别为正电源电压VDD和负电源电压VSS。

从上述实例可以明显看出，用于对利用位线反相编码所存储的数据进行解码的电路布置的多种实现是可能的。特别是在这种情况下，可以根据相应存储单元的实现方式选择所用的位线BL0-BL7预充电要达到的电位、公共节点20预充电要达到的电位、列多路复用器10的开关装置的结构设计和预充电开关装置的结构设计。根据位线BL0-BL7之一是否已经被反相赋值，在相应的连接点18处提供与正电源电压VDD或与负电源电压VSS的连接，从而实现对从存储单元读出的数据进行期望的选择反相。此外，在不脱离本发明的基本构思的前提下，上述图1的输出结构也可以以不同于所表示的示例性实施例的方式来实现。

Claims (20)

1.用于数据的永久存储的方法，包括以下步骤：

-提供具有大量通过字线(WL)和位线(BL0-BL7)可寻址的存储单元的存储设备，其中为了存储单元的读出，多个位线(BL0-BL7)通过多路复用器装置(10)连接到输出结构，以及

-在所有情况下对存储单元赋予第一状态或第二状态，以便在其中永久存储第一值或第二值，

其中在所有情况下，要么对位线(BL0-BL7)使用非反相赋值将所述存储单元的第一状态赋值为所述第一值并将所述存储单元的第二状态赋值为所述第二值，要么对位线(BL0-BL7)使用反相赋值将所述存储单元的第一状态赋值为所述第二值并将所述存储单元的第二状态赋值为所述第一值，并且

其中存储设备被设计成对那些已被反相赋值的位线(BL0-BL7)有选择地将从存储设备读出的值进行反相，以便以此方式获得与第一状态和第二状态对第一值和第二值的非反相赋值相一致的结果值，

其中多路复用器装置(10)包括用于连接到多路复用器装置(10)的位线(BL0-BL7)的各个连接点(18)，连接点(18)通过开关装置(16；16’)连接到多路复用器装置(10)的公共节点(20)，开关装置(16；16’)通过多路复用器装置(10)的控制信号进行触发，并且根据在公共节点(20)处的信号电平来生成用于选择性反相的控制信号(EN，ENB)，以及

其中该方法还包括：

-根据相应的位线(BL0-BL7)已经采用了反相赋值还是非反相赋值，在连接点(18)处提供与预定电位(VDD；VSS)的连接。

2.如权利要求1所述的方法，其中在两次读出操作之间，多路复用器装置(10)的公共节点(20)被连接到另一预定电位(VSS；VDD)，以便实现对公共节点(20)的预充电。

3.如权利要求2所述的方法，其中多路复用器装置(10)的控制信号包括用来触发开关装置(14；14′)的参考位线控制信号(Yref)，该开关装置(14；14′)将参考位线(BLref)连接到在多路复用器(10)的输出端处的参考数据线(DLREF)，该参考位线控制信号(Yref)触发预充电开关装置(25；25′)，该预充电开关装置(25；25′)在两次读出操作之间将公共节点(20)连接到另一预定电位(VSS；VDD)，以便实现对公共节点(20)的预充电。

4.如权利要求3所述的方法，其中输出结构的测量放大器(30)属于差分设计，并且其中通过多路复用器装置(10)，测量放大器的第一输入被有选择地连接到位线(BL0-BL7)中的一个，以及测量放大器(30)的第二输入被连接到参考位线(BLref)。

5.如权利要求2所述的方法，其中在两次读出操作之间，根据输出结构的测量放大器(30′)的控制信号(PC)，多路复用器装置(10)的公共节点(20)被连接到预定电位(VDD；VSS)，以便实现对公共节点(20)的预充电。

6.如权利要求1所述的方法，其中在连接点(18)处提供与预定电位(VDD；VSS)或与另一预定电位(VSS；VDD)的连接。

7.如权利要求2所述的方法，其中预定电位对应于正电源电压(VDD)或负电源电压(VSS)，同时另一预定电位对应于负电源电压(VSS)和正电源电压(VDD)。

8.如权利要求1所述的方法，其中公共节点(20)被连接到由第一反相器(22)和第二反相器(24)构成的串联连接，第一选择信号(ENB)在第一反相器(22)的输出端处引出，以及第二选择信号在第二反相器(24)的输出端处引出，并且第一和第二选择信号构成对从存储单元(100)读出的值进行选择性反相的控制信号。

9.如权利要求8所述的方法，其中在两次读出操作之间，多路复用器装置(10)的公共节点(20)被连接到另一预定电位(VSS；VDD)，以便实现对公共节点(20)的预充电，以及

其中第一反相器(22)具有一个经选择的阈值，以使其相对于预定电位(VDD；VSS)和另一预定电位(VSS；VDD)是不对称的。

10.如权利要求1所述的方法，其中在多路复用器装置(10)的连接点(18)处的连接的提供是在对存储单元的第一状态或第二状态赋值的通常步骤中实现的。

11.用于数据的永久存储的存储设备，包括大量存储单元，其中为了存储单元的读出，多个位线(BL0-BL7)通过多路复用器装置(10)连接到输出结构，存储单元被设计成在所有情况下采用第一状态或第二状态，以便永久存储第一值或第二值，在所有情况下对于位线(BL0-BL7)，存储单元的第一状态和第二状态对第一值和第二值采用非反相赋值或反相赋值，以及

存储设备包括反相器装置(40)，该反相器装置(40)被设计成对那些提供了反相赋值的位线(BL0-BL7)有选择地将从存储设备读出的值进行反相，以便以此方式获得与第一状态和第二状态对第一值和第二值的非反相赋值相一致的结果值，

其中多路复用器装置(10)包括：

用于连接到多路复用器装置(10)的位线(BL0-BL7)的每一个的相应连接点(18)，在该连接点(18)处根据相应的位线(BL0-BL7)是否被反相赋值来提供与预定电位(VDD；VSS)的连接，以及

开关装置(16；16′)，其被设计成根据多路复用器装置(10)的控制信号来将连接点(18)连接到多路复用器装置的公共节点(20)，以便根据在公共节点处的信号电平生成用于反相器装置(40)的控制信号(EN，ENB)。

12.如权利要求11所述的存储设备，其中在两次读出操作之间，多路复用器装置(10)的公共节点(20)被连接到另一预定电位(VSS；VDD)，以便实现对公共节点(20)的预充电。

13.如权利要求12所述的存储设备，其中多路复用器装置(10)的控制信号包括用来触发开关装置(14；14′)的参考位线控制信号(Yref)，该开关装置(14；14′)将参考位线(BLref)连接到在多路复用器(10)的输出端处的参考数据线(DLREF)，该参考位线控制信号(Yref)触发预充电开关装置(25；25′)，该预充电开关装置(25；25′)在两次读出操作之间将公共节点(20)连接到另一预定电位(VSS；VDD)，以便实现对公共节点(20)的预充电。

14.如权利要求13所述的存储设备，其中输出结构的测量放大器(30)属于差分设计，并且其中通过多路复用器装置(10)，测量放大器的第一输入被有选择地连接到位线(BL0-BL7)中的一个，以及测量放大器(30)的第二输入被连接到参考位线(BLref)。

15.如权利要求12所述的存储设备，其中在两次读出操作之间，根据输出结构的测量放大器(30′)的控制信号(PC)，多路复用器装置(10)的公共节点(20)被连接到预定电位(VDD；VSS)，以便实现对公共节点(20)的预充电。

16.如权利要求11所述的存储设备，其中在连接点(18)处提供与预定电位(VDD；VSS)或与另一预定电位(VSS；VDD)的连接。

17.如权利要求12所述的存储设备，其中预定电位对应于正电源电压(VDD)或负电源电压(VSS)，同时另一预定电位对应于负电源电压(VSS)和正电源电压(VDD)。

18.如权利要求11所述的存储设备，其中公共节点(20)被连接到由第一反相器(22)和第二反相器(24)构成的串联连接，第一选择信号(ENB)在第一反相器(22)的输出端处引出，以及第二选择信号在第二反相器(24)的输出端处引出，并且第一和第二选择信号构成对从存储单元(100)读出的值进行选择性反相的控制信号。

19.如权利要求18所述的存储设备，其中在两次读出操作之间，多路复用器装置(10)的公共节点(20)被连接到另一预定电位(VSS；VDD)，以便实现对公共节点(20)的预充电，以及

其中第一反相器(22)具有一个经选择的阈值，以使其相对于预定电位(VDD；VSS)和另一预定电位(VSS；VDD)是不对称的。

20.如权利要求11所述的存储设备，其中在多路复用器装置(10)的连接点(18)处的连接的提供是在对存储单元的第一状态或第二状态赋值的通常步骤中实现的。

Images