CN100561707C - 金属互连方法和金属层图形化方法 - Google Patents

金属互连方法和金属层图形化方法 Download PDF

Info

Publication number
CN100561707C
CN100561707C CNB2007100443508A CN200710044350A CN100561707C CN 100561707 C CN100561707 C CN 100561707C CN B2007100443508 A CNB2007100443508 A CN B2007100443508A CN 200710044350 A CN200710044350 A CN 200710044350A CN 100561707 C CN100561707 C CN 100561707C
Authority
CN
China
Prior art keywords
layer
metal
metal level
organic antireflection
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2007100443508A
Other languages
English (en)
Other versions
CN101355048A (zh
Inventor
郭得亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB2007100443508A priority Critical patent/CN100561707C/zh
Publication of CN101355048A publication Critical patent/CN101355048A/zh
Application granted granted Critical
Publication of CN100561707C publication Critical patent/CN100561707C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种金属互连方法,包括:提供连接基体;在所述连接基体上形成通孔;形成覆盖所述连接基体并填充所述通孔的金属层;在所述金属层上形成有机抗反射层;形成图形化的抗蚀剂层;以图形化的抗蚀剂层为掩膜,图形化所述有机抗反射层和覆盖所述连接基体的金属层。一种金属层图形化方法,包括:提供半导体基底;在所述半导体基底上形成金属层;在所述金属层上形成有机抗反射层;形成图形化的抗蚀剂层;以图形化的抗蚀剂层为掩膜,图形化所述有机抗反射层和覆盖所述连接基体的金属层。可减少金属互连形成过程中金属层图形间沉积物的产生。

Description

金属互连方法和金属层图形化方法
技术领域
本发明涉及集成电路制造技术领域,特别涉及一种金属互连方法和金属层图形化方法。
背景技术
超大规模集成电路(Very Large Scale Integrated Circuit,VLSI)通常需要一层以上的金属层提供足够的互连能力,此多层金属间的互连以及器件有源区与外界电路之间的连接通过填充导电材料的连接孔实现。
当前,形成所述连接孔的步骤包括:如图1所示,提供连接基体10;如图2所示,在所述连接基体10上形成通孔20;如图3所示,形成覆盖所述连接基体10并填充所述通孔20的金属层30;如图4所示,在所述金属层30上形成金属化合物层40;如图5所示,在所述金属化合物层40上形成图形化的抗蚀剂层50;如图6所示,以图形化的抗蚀剂层50为掩膜,图形化所述金属化合物层40和覆盖所述连接基体10的金属层30。其中,形成图形化的抗蚀剂层的步骤包括所述抗蚀剂层的涂覆、烘干、光刻、曝光及显影等步骤。
实际生产发现,如图7所示,形成的金属层30图形间具有沉积物60,即金属层的图形化效果难以满足产品要求,所述沉积物易造成图形化的金属层间互连,互连的金属层图形间可能形成金属层短路,严重时甚至引发金属互连失效。如何增强金属层的图形化效果以减少金属层互连现象的发生成为本领域技术人员亟待解决的问题。
2005年4月27日公开的公开号为“CN1610079”的中国专利申请中提供了一种在金属层蚀刻后移除抗蚀剂层的方法,通过在传统的干式移除抗蚀剂层制程后加入一等离子蚀刻制程,以加速移除位于金属侧壁上的沉积物与金属残留物,进而可减少湿式移除制程所需时间,并可降低微光刻现象的发生。即,所述方法是利用去除抗蚀剂层的操作去除所述沉积物。然而,实际生产发现,利用上述方法去除所述沉积物时,去除效果有限,且需增加一等离子蚀刻制程,使工艺复杂化。
发明内容
本发明提供了一种金属互连方法,可减少金属互连形成过程中金属层图形间沉积物的产生;本发明提供了一种金属层图形化方法,可减少金属层图形化过程中金属层图形间沉积物的产生。
本发明提供的一种金属互连方法,包括:
提供连接基体;
在所述连接基体上形成通孔;
形成覆盖所述连接基体并填充所述通孔的金属层;
在所述金属层上形成有机抗反射层;
形成图形化的抗蚀剂层;
以图形化的抗蚀剂层为掩膜,图形化所述有机抗反射层和覆盖所述连接基体的金属层。
可选地,所述金属层材料为铝或铝铜合金;可选地,形成覆盖所述连接基体并填充所述通孔的金属层的步骤包括:形成填充所述通孔的第一金属层;形成覆盖所述连接基体及所述第一金属层的第二金属层。
可选地,所述第一金属层材料为钨;可选地,所述第二金属层材料为铝或铝铜合金;可选地,所述有机抗反射层材料为BARC;可选地,所述有机抗反射层厚度范围为30~100纳米。
本发明提供的一种金属层图形化方法,包括:
提供半导体基底;
在所述半导体基底上形成金属层;
在所述金属层上形成有机抗反射层;
形成图形化的抗蚀剂层;
以图形化的抗蚀剂层为掩膜,图形化所述有机抗反射层和覆盖所述连接基体的金属层。
可选地,所述金属层材料为铝或铝铜合金;可选地,所述有机抗反射层材料为BARC;可选地,所述有机抗反射层厚度范围为30~100纳米。
与现有技术相比,本发明具有以下优点:
本发明提供的金属互连方法,通过采用有机抗反射层代替金属化合物层,可减少后续形成图形化的抗蚀剂层的过程中,所述抗蚀剂层的显影操作涉及的显影材料向金属层中的扩散,继而,致使由于扩散至金属层中的显影材料与金属层材料结合而形成的聚合物的减少成为可能,进而,使得在金属互连形成过程中减少金属层图形间沉积物的产生成为可能;
本发明提供的金属互连方法的可选方式,通过在形成金属互连后去除有机抗反射层,可进一步减小器件尺寸,利于器件的小型化发展;
本发明提供的金属互连方法的可选方式,通过选用厚度高于传统工艺中金属化合物层厚度的有机抗反射层,并在金属互连形成后去除所述有机抗反射层,可增强所述有机抗反射层对显影材料渗透的抑制作用,且可减小器件尺寸,利于器件的小型化发展;
本发明提供的金属层图形化方法,通过采用有机抗反射层代替金属化合物层作为抗反射层,可减少后续形成图形化的抗蚀剂层的过程中,所述抗蚀剂层的显影操作涉及的显影材料向金属层中的扩散,继而,致使由于扩散至金属层中的显影材料与金属层材料结合而形成的聚合物的减少成为可能,进而,使得在金属层图形化过程中减少金属层图形间沉积物的产生成为可能;
本发明提供的金属层图形化方法的可选方式,通过在形成图形化的金属层后去除有机抗反射层,可进一步减小器件尺寸,利于器件的小型化发展;
本发明提供的金属层图形化方法的可选方式,通过选用厚度高于传统工艺中金属化合物层厚度的有机抗反射层,并在图形化金属层后去除所述有机抗反射层,可增强所述有机抗反射层对显影材料渗透的抑制作用,且可减小器件尺寸,利于器件的小型化发展。
附图说明
图1为说明现有技术中连接基体的结构示意图;
图2为说明现有技术中在连接基体上形成通孔后的结构示意图;
图3为说明现有技术中形成覆盖连接基体并填充通孔的金属层后的结构示意图;
图4为说明现有技术中形成覆盖金属层的金属化合物层后的结构示意图;
图5为说明现有技术中形成图形化的抗蚀剂层后的结构示意图;
图6为说明现有技术中形成图形化的金属层和金属化合物层后的结构示意图;
图7为说明现有技术中金属层图形间形成沉积物后的结构示意图;
图8为说明本发明实施例的连接基体的结构示意图;
图9为说明本发明实施例的在连接基体上形成通孔后的结构示意图;
图10为说明本发明实施例的形成覆盖连接基体并填充通孔的金属层后的结构示意图;
图11为说明本发明实施例的形成覆盖金属层的有机抗反射层后的结构示意图;
图12为说明本发明实施例的形成图形化的抗蚀剂层后的结构示意图;
图13为说明本发明实施例的形成图形化的金属层和金属化合物层后的结构示意图。
具体实施方式
尽管下面将参照附图对本发明进行更详细的描述,其中表示了本发明的优选实施例,应当理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此,下列的描述应当被理解为对于本领域技术人员的广泛教导,而并不作为对本发明的限制。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于具有本发明优势的本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明和权利要求书本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比率,仅用以方便、明晰地辅助说明本发明实施例的目的。
现有工艺中,形成金属互连图形后,在金属层图形间通常具有沉积物,所述沉积物易造成图形化的金属层间互连,互连的金属层图形间可能形成金属层短路,严重时引发金属互连失效。如何增强金属层的图形化效果以减少金属层互连现象的发生成为本领域技术人员亟待解决的问题。
本发明的发明人分析后认为,所述沉积物的形成原因在于:在形成图形化的抗蚀剂层的过程中,所述抗蚀剂层的显影操作涉及的显影材料向金属层中的扩散,继而,扩散的显影材料与金属层材料结合而形成聚合物,所述聚合物的性质异于金属层材料,导致由于所述聚合物的存在,图形化所述金属层的过程偏离原有设计,通常,所述聚合物的存在会阻碍所述金属层的图形化过程,从而在金属层图形间形成沉积物。
本发明的发明人分析后认为,减少抗蚀剂层的显影操作涉及的显影材料向金属层中的扩散成为减少所述沉积物的产生的指导方向。
本发明的发明人经历分析与实践后,提供了一种金属互连方法,可减少金属互连形成过程中金属层图形间沉积物的产生。
应用本发明提供的方法形成金属互连的步骤包括:提供连接基体;在所述连接基体上形成通孔;形成覆盖所述连接基体并填充所述通孔的金属层;在所述金属层上形成有机抗反射层;形成图形化的抗蚀剂层;以图形化的抗蚀剂层为掩膜,图形化所述有机抗反射层和覆盖所述连接基体的金属层。
应用本发明提供的方法形成金属互连的具体步骤包括:
步骤201:如图8所示,提供连接基体100。
本文件内,将处于制程中任意阶段的已形成层间介质层的在制品称为连接基体,所述层间介质层内将形成通孔。
在半导体衬底(substrate)上定义器件有源区并完成浅沟槽隔离、继而形成栅极结构及源区和漏区、进而沉积第一层间介质层(即金属前介质层,PMD)后,形成连接基体100。
此外,在半导体衬底(substrate)上定义器件有源区并完成浅沟槽隔离、继而形成栅极结构及源区和漏区、进而沉积第一层间介质层后,继续形成第一层通孔及第一金属层;继而,沉积第二层间介质层后,仍可形成连接基体100。
可扩展地,在沉积第N-1层间介质层后,继续形成第N-1层通孔及第N-1金属层后,继续沉积第N层间介质层后,形成连接基体100。
显然,所述在制品中包含的层间介质层的数目N可为任意自然数,如1、3、5、7或9等,所述在制品中包含的层间介质层的具体数目根据产品要求确定。
所述金属前介质层覆盖所述栅极结构及源区和漏区,并填满位于所述栅极结构间的线缝;所述栅极结构包含栅极、环绕栅极的侧墙及栅氧化层。所述栅极结构还可包含覆盖所述栅极和侧墙的阻挡层。
步骤202:如图9所示,在所述连接基体100上形成通孔120。
所述通孔120贯穿作为所述连接基体100表层的层间介质层。
步骤203:如图10所示,形成覆盖所述连接基体100并填充所述通孔120的金属层140。
所述金属层140材料可为铝或铝铜合金。作为示例,所述铝铜合金中铜含量可为0.5%。
为便于所述金属层140与所述连接基体100的粘接效果,在形成所述金属层140之前,还可包括形成粘接层的步骤,所述粘接层可包含钛(Ti)或钽(Ta)。
特别地,形成覆盖所述连接基体并填充所述通孔的金属层的步骤可包括:形成填充所述通孔的第一金属层;形成覆盖所述连接基体及所述第一金属层的第二金属层。形成所述第一金属层和第二金属层的步骤中包含平整化所述第一金属层和第二金属层的操作。
其中,所述第一金属层材料可为钨、铝或铝铜合金;所述第二金属层材料可为铝或铝铜合金。作为示例,所述铝铜合金中铜含量可为0.5%。
为便于所述第一金属层及第二金属层与所述连接基体的粘接效果,在形成所述第一金属层及/或第二金属层之前,均可包括形成粘接层的步骤,所述粘接层可包含钛(Ti)或钽(Ta)。
步骤204:如图11所示,在所述金属层140上形成有机抗反射层200。
传统工艺中,通常采用金属化合物层,所述金属化合物层材料通常选用厚度40~70纳米的氮化钛(TiN)或氮化钽(TaN),然而,实际生产发现,经历后续步骤形成的金属层图形间通常具有沉积物,本发明的发明人分析后认为,所述沉积物是在后续形成图形化的抗蚀剂层的过程中,所述抗蚀剂层的显影操作涉及的显影材料渗透所述金属化合物层,进而与金属层材料结合而形成的聚合物导致的。
本发明的发明人分析后认为,显影材料渗透所述金属化合物层由金属化合物层材料自身性质原因造成,即具有满足产品要求的厚度的所述金属化合物层对所述显影材料的阻挡作用有限,而在使所述金属化合物层的厚度满足产品要求的条件下,增加所述金属化合物层的厚度,由于所述金属化合物层在产品完成后不被去除,导致具有满足产品要求的厚度的所述金属化合物层易具有超出产品要求的电阻特性;而在使所述金属化合物层的电阻特性满足产品要求的条件下,即使将所述金属化合物层的厚度增至最大,所述金属化合物层对所述显影材料的阻挡作用仍然有限。
本发明的发明人分析后认为,显影材料向所述金属化合物层的渗透是由于所述金属化合物层材料的物理性质造成的,即所述金属化合物层材料的组成粒子尺寸较大,导致组成粒子间具有的间距或空隙较大,易造成显影材料组成粒子穿透所述间距或空隙,进而形成显影材料向所述金属化合物层的渗透。减小所述金属化合物层材料的组成粒子间具有的间距或空隙成为减小显影材料向所述金属化合物层的渗透,继而减少金属互连形成过程中金属层图形间沉积物的产生的指导方向。
经历分析与实践后,本发明的发明人提出利用有机材料替代金属作为抗反射层材料,如BARC,以减小所述金属化合物层材料的组成粒子间具有的间距或空隙,进而减小显影材料向所述金属化合物层的渗透。
所述有机抗反射层厚度根据产品要求及工艺条件确定。选用有机抗反射层时,所述有机抗反射层可在金属互连形成后被去除,致使为增强所述有机抗反射层对显影溶液的抑制渗透作用,本发明中所述有机抗反射层厚度可高于传统技术中金属化合物层厚度。作为示例,所述有机抗反射层厚度可选为30~100纳米。
为便于所述有机抗反射层与所述金属层的粘接效果,在形成所述有机抗反射层之前,还可包括形成粘接层的步骤,所述粘接层可包含钛(Ti)或钽(Ta)。
步骤205:如图12所示,形成图形化的抗蚀剂层160。
所述形成图形化的抗蚀剂层160的步骤包括所述抗蚀剂层的涂覆、烘干、曝光及显影等步骤,涉及的具体方法可采用传统工艺,不再赘述。
其中,显影步骤涉及的显影液可选用:TMAH(TetramethylammoniumHydroxide,四甲基铵氢氧化物),所述显影液的浓度范围可选为:1%~5%,优选为2%~3%。
步骤206:如图13所示,以图形化的抗蚀剂层160为掩膜,图形化所述有机抗反射层200和覆盖所述连接基体的金属层140。
采用有机抗反射层后,在形成图形化的金属层后,可去除有机抗反射层,可进一步减小器件尺寸,利于器件的小型化发展。
此外,本发明还提供了一种金属层图形化方法,包括:提供半导体基底;在所述半导体基底上形成金属层;在所述金属层上形成有机抗反射层;形成图形化的抗蚀剂层;以图形化的抗蚀剂层为掩膜,图形化所述有机抗反射层和金属层。
在半导体衬底(substrate)上定义器件有源区并完成浅沟槽隔离、继而形成栅极结构及源区和漏区、进而沉积第一层间介质层(即金属前介质层,PMD),并继续形成第一层通孔后形成半导体基底。
此外,在半导体衬底(substrate)上定义器件有源区并完成浅沟槽隔离、继而形成栅极结构及源区和漏区、进而沉积第一层间介质层,并继续形成第一层通孔及第一金属层;继而,沉积第二层间介质层,并继续形成第二层通孔后仍可形成半导体基底。
可扩展地,在沉积第N层间介质层后,继续形成第N层通孔后,仍可形成半导体基底。
显然,所述在制品中包含的层间介质层的数目N可为任意自然数,如1、3、5、7或9等,所述在制品中包含的层间介质层的具体数目根据产品要求确定。
所述金属前介质层覆盖所述栅极结构及源区和漏区,并填满位于所述栅极结构间的线缝;所述栅极结构包含栅极、环绕栅极的侧墙及栅氧化层。所述栅极结构还可包含覆盖所述栅极和侧墙的阻挡层。
所述金属层材料可为铝或铝铜合金。作为示例,所述铝铜合金中铜含量可为0.5%。
为便于所述金属层与所述半导体基底的粘接效果,在形成所述金属层之前,还可包括形成粘接层的步骤,所述粘接层可包含钛(Ti)或钽(Ta)。
所述通孔中包含的导电材料可为钨;所述金属层材料可为铝或铝铜合金。作为示例,所述铝铜合金中铜含量可为0.5%。
所述有机抗反射层厚度根据产品要求及工艺条件确定。选用有机抗反射层时,所述有机抗反射层可在金属互连形成后被去除,致使为增强所述有机抗反射层对显影溶液的抑制渗透作用,本发明中所述有机抗反射层厚度可高于传统技术中金属化合物层厚度。作为示例,所述有机抗反射层厚度可选为30~100纳米。所述有机抗反射层材料可为BARC。
为便于所述有机抗反射层与所述金属层的粘接效果,在形成所述有机抗反射层之前,还可包括形成粘接层的步骤,所述粘接层可包含钛(Ti)或钽(Ta)。
通过在形成图形化的金属层后去除有机抗反射层,可进一步减小器件尺寸,利于器件的小型化发展。
尽管通过在此的实施例描述说明了本发明,和尽管已经足够详细地描述了实施例,申请人不希望以任何方式将权利要求书的范围限制在这种细节上。对于本领域技术人员来说另外的优势和改进是显而易见的。因此,在较宽范围的本发明不限于表示和描述的特定细节、表达的设备和方法和说明性例子。因此,可以偏离这些细节而不脱离申请人总的发明概念的精神和范围。

Claims (7)

1.一种金属互连方法,其特征在于,包括:
提供连接基体;
在所述连接基体上形成通孔;
形成覆盖所述连接基体并填充所述通孔的金属层;
在所述金属层上形成有机抗反射层;
形成图形化的抗蚀剂层;
以图形化的抗蚀剂层为掩膜,图形化所述有机抗反射层和覆盖所述连接基体的金属层。
2.根据权利要求1所述的金属互连方法,其特征在于:所述金属层材料为铝或铝铜合金。
3.根据权利要求1所述的金属互连方法,其特征在于:形成覆盖所述连接基体并填充所述通孔的金属层的步骤包括:
形成填充所述通孔的第一金属层;
形成覆盖所述连接基体及所述第一金属层的第二金属层。
4.根据权利要求3所述的金属互连方法,其特征在于:所述第一金属层材料为钨。
5.根据权利要求3或4所述的金属互连方法,其特征在于:所述第二金属层材料为铝或铝铜合金。
6.根据权利要求1所述的金属互连方法,其特征在于:所述有机抗反射层材料为有机材料。
7.根据权利要求1或6所述的金属互连方法,其特征在于:所述有机抗反射层厚度范围为30~100纳米。
CNB2007100443508A 2007-07-27 2007-07-27 金属互连方法和金属层图形化方法 Expired - Fee Related CN100561707C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2007100443508A CN100561707C (zh) 2007-07-27 2007-07-27 金属互连方法和金属层图形化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2007100443508A CN100561707C (zh) 2007-07-27 2007-07-27 金属互连方法和金属层图形化方法

Publications (2)

Publication Number Publication Date
CN101355048A CN101355048A (zh) 2009-01-28
CN100561707C true CN100561707C (zh) 2009-11-18

Family

ID=40307775

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100443508A Expired - Fee Related CN100561707C (zh) 2007-07-27 2007-07-27 金属互连方法和金属层图形化方法

Country Status (1)

Country Link
CN (1) CN100561707C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102021484B1 (ko) * 2014-10-31 2019-09-16 삼성에스디아이 주식회사 막 구조물 제조 방법, 막 구조물, 및 패턴형성방법
CN104599954B (zh) * 2015-01-31 2017-08-25 上海华虹宏力半导体制造有限公司 射频结构及其形成方法
WO2019100224A1 (en) 2017-11-22 2019-05-31 Texas Instruments Incorporated Semiconductor product and fabrication process

Also Published As

Publication number Publication date
CN101355048A (zh) 2009-01-28

Similar Documents

Publication Publication Date Title
US11264321B2 (en) Semiconductor devices employing a barrier layer
US9543193B2 (en) Non-hierarchical metal layers for integrated circuits
US8450200B2 (en) Method for stacked contact with low aspect ratio
US8252659B2 (en) Method for producing interconnect structures for integrated circuits
DE102008021568B3 (de) Verfahren zum Reduzieren der Erosion einer Metalldeckschicht während einer Kontaktlochstrukturierung in Halbleiterbauelementen und Halbleiterbauelement mit einem schützenden Material zum Reduzieren der Erosion der Metalldeckschicht
CN100419995C (zh) 双镶嵌工艺
US10886176B2 (en) Self-aligned interconnect patterning for back-end-of-line (BEOL) structures including self-aligned via through the underlying interlevel metal layer
US10923392B2 (en) Interconnect structure and method of forming the same
US11929258B2 (en) Via connection to a partially filled trench
US6221759B1 (en) Method for forming aligned vias under trenches in a dual damascene process
CN100561707C (zh) 金属互连方法和金属层图形化方法
US8409962B2 (en) Manufacturing method of copper interconnection structure with MIM capacitor
US6767827B1 (en) Method for forming dual inlaid structures for IC interconnections
DE102018206436B4 (de) Mit Kobalt und Barrierenlinern beschichtete Verdrahtungsgräben über Kobalt-gefüllten Via-Strukturen sowie entsprechendes Herstellungsverfahren
CN102881642A (zh) 重新布线图形的形成方法
DE102008026211B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Metallleitungen mit einer selektiv gebildeten dielektrischen Deckschicht
WO2023035739A1 (en) Subtractive patterning of interconnect structures
TWI253712B (en) Method of fabricating patterns with a dual damascene process
US11488864B2 (en) Self-aligned supervia and metal direct etching process to manufacture self-aligned supervia
US20080157277A1 (en) Mim capacitor
US9859208B1 (en) Bottom self-aligned via
KR100596874B1 (ko) 반도체소자의 금속배선 형성방법
CN117012756A (zh) 半导体结构及其形成方法
KR100546171B1 (ko) 듀얼 다마신 패턴 형성방법
KR100701384B1 (ko) 듀얼 다마신 공정에서 금속 라인 증착을 위한 트렌치 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111117

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091118

Termination date: 20190727

CF01 Termination of patent right due to non-payment of annual fee