CN100561676C - Icp反应器中控制硅槽和二氧化硅厚度的方法 - Google Patents
Icp反应器中控制硅槽和二氧化硅厚度的方法 Download PDFInfo
- Publication number
- CN100561676C CN100561676C CNB2007100379501A CN200710037950A CN100561676C CN 100561676 C CN100561676 C CN 100561676C CN B2007100379501 A CNB2007100379501 A CN B2007100379501A CN 200710037950 A CN200710037950 A CN 200710037950A CN 100561676 C CN100561676 C CN 100561676C
- Authority
- CN
- China
- Prior art keywords
- silicon
- silicon dioxide
- inductively coupled
- coupled plasma
- plasma reactor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
本发明涉及一种感应耦合等离子体反应器中控制硅槽和二氧化硅厚度的方法，将半导体晶圆上的多晶硅栅极进行光阻去除处理后放置于感应耦合等离子体反应器中、在没有加载射频偏压电源的条件下注入活性蚀刻气体对多晶硅栅极晶圆进行各向同性蚀刻形成硅槽、然后在加载射频偏压电源的条件下注入氧气等离子体在多晶硅栅极晶圆表面形成二氧化硅保护层。采用该种感应耦合等离子体反应器控制硅槽深度和二氧化硅保护厚度的方法，实现了独立有效地控制硅槽深度和二氧化硅层的厚度，提高了半导体器件的电特性，成品率高，工作性能稳定可靠，制造成本较低；能够广泛应用于0.13μm工艺处理中，应用范围广泛，为半导体制造工艺的进一步发展奠定了坚实的基础。
Description
技术领域
本发明涉及半导体技术领域，特别涉及半导体晶圆制造工艺领域，具体是指一种在感应耦合等离子体(ICP，Inductively-Coupled-Plasma)反应器中控制硅槽(Si Recess)深度和形成二氧化硅保护层并精确控制其厚度的方法。
背景技术
现代社会中，随着科学技术的不断进步，半导体技术不断发展，特别是对于现代的超大规模集成电路芯片来说，各种各样的工艺方法和设计方式层出不穷。而对于二氧化硅保护层来说，在现代硅集成电路的制造和装配工艺中扮演了非常重要的角色，通常情况下，它们是通过热氧化工艺形成的，也就是将硅晶圆放入炉子中使得硅表面暴露在高温下的氧化环境中(比如氧气O2、水H2O等)。
现有技术中，半导体晶圆的多晶硅栅极蚀刻过程首先是经过光阻去除(Photo Resist Strip)处理，接着通过湿法洗涤工艺将残留的光阻物质和颗粒完全清除，请参阅图1所示；然后在后续的处理步骤中在硅表面形成牺牲层或者保护氧化层。
现有工艺技术虽可以精确控制二氧化硅保护层的生长及其厚度，但无法控制硅槽的深度，从而无法很好的满足特定的器件要求。
发明内容
本发明的目的是提供一种简单且能够独立有效控制硅槽深度和二氧化硅层保护厚度以满足特定器件的要求、且成品率高、制造成本低、循环时间短的方法。
为了实现上述的目的，本发明的感应耦合等离子体反应器中控制硅槽深度和二氧化硅层厚度的方法如下：
该感应耦合等离子体反应器中控制硅槽深度和二氧化硅层厚度的方法，其主要特点是，所述的方法包括以下步骤：
(1)将经过光阻去除处理后的多晶硅栅极晶圆放置于感应耦合等离子体反应器中；
(2)先在没有加载射频偏压电源的条件下注入活性蚀刻气体对多晶硅栅极晶圆进行各向同性蚀刻，并形成硅槽；
(3)然后在加载射频偏压电源的条件下注入氧气等离子体，在多晶硅栅极晶圆表面形成二氧化硅保护层。
该感应耦合等离子体反应器中控制硅槽深度和二氧化硅层厚度的方法的活性蚀刻气体为四氟化碳气体。
该感应耦合等离子体反应器中控制硅槽深度和二氧化硅层厚度的方法的对多晶硅栅极晶圆进行各向同性蚀刻过程中的压力为5～20公吨(mT，Metric Ton)，四氟化碳气体流速为20～100标准状态毫升/分(sccm，standard-state cubic centimeter per minute)，反应时间为5～30秒。
该感应耦合等离子体反应器中控制硅槽和二氧化硅厚度的方法的射频偏压为50～150V。
采用了该发明的感应耦合等离子体反应器中控制硅槽和二氧化硅厚度的方法，由于其通过将经过光阻去除处理后的半导体晶圆放置于感应耦合等离子体反应器中，通过在预设的工艺条件下通入活性蚀刻气体对半导体晶圆进行各向同性蚀刻，形成一定深度的硅槽，接着在预设的工艺条件下再通入氧气等离子体，从而在半导体晶圆表面形成一定厚度的二氧化硅掩膜层，从而实现了独立有效地控制硅槽深度和二氧化硅层的厚度，在一定范围内较好地满足了特定半导体器件的要求，而且成品率高，产品的工作性能稳定可靠，同时制造成本较低；不仅如此，本发明的方法能够广泛应用于0.13μm工艺水平的牺牲氧化层形成的多晶硅栅极蚀刻，应用范围广泛，为半导体制造工艺的进一步发展奠定了坚实的基础。
附图说明
图1为现有技术中的半导体晶圆的多晶硅栅极蚀刻工艺的流程图。
图2为本发明的利用感应耦合等离子体反应器进行半导体晶圆的柱栅极蚀刻工艺的过程示意图。
图3为本发明的方法中各种工艺条件和氧化层厚度关系的窗口检测结果示意图。
图4a为未经过本发明的方法处理的没有形成硅槽的半导体晶圆栅极蚀刻在透射电子显微镜TEM下的照片。
图4b为经过本发明的方法处理后的形成硅槽的半导体晶圆栅极蚀刻在透射电子显微镜TEM下的照片。
具体实施方式
为了能够更清楚地理解本发明的技术内容，特举以下实施例详细说明。
请参阅图2所示，该感应耦合等离子体反应器中控制硅槽和二氧化硅厚度的方法，包括以下步骤：
(1)将经过光阻去除处理后的多晶硅栅极晶圆放置于感应耦合等离子体反应器中；
(2)先在没有加载射频偏压电源的条件下注入活性蚀刻气体对半导体晶圆进行各向同性蚀刻，并形成硅槽；其中，该活性蚀刻气体为四氟化碳CF4气体；同时在该过程中，压力为5～20公吨(mT，Metric Ton)，四氟化碳气体流速为20～100标准状态毫升/分(sccm，standard-state cubic centimeter per minute)，反应时间为5～30秒；
(3)然后在加载射频偏压电源的条件下注入氧气等离子体，在半导体晶圆表面形成二氧化硅保护层，其中，该射频偏压为50～150V。
在实际应用当中，可以使用Lam Research的TCP9400作为感应耦合等离子体反应器，接着根据需要设计两步工艺过程的条件，从而满足蚀刻和氧化物形成的要求。
其中第一步是硅槽形成工艺，即在没有加载射频(RF)偏压电源的条件下进行的各向同性蚀刻，由于通入的CF4气体活性非常强，从而能够迅速将残留的二氧化硅和少量硅去除，并蚀刻硅的表面层从而形成图2中的硅槽。同时，通过调节控制反应时间、反应器中的压力和蚀刻气体的流速，便能够很好的控制硅槽的形成深度。
接下来第二步是硅再次氧化工艺，即硅在氧气等离子体的作用下发生氧化，由于在加载射频偏压的条件下，氧离子能够注入硅晶格内，从而在半导体晶圆表面形成一定厚度的二氧化硅层。请参阅图3所示，从图中可以看出，在各个工艺参数中，射频偏压的大小是控制二氧化硅层形成厚度的关键参数。
再请参阅图4所示，其显示了在没有形成硅槽和形成硅槽两种情形下的半导体晶圆栅极在透射电子显微镜(TEM)下的照片，其中图4a为传统的热氧化工艺处理后的没有形成硅槽的半导体晶圆栅极照片，而图4b中所形成的硅槽深度可以根据器件的特定要求来灵活的选择工艺参数和配方，而二氧化硅保护层的形成可以最大限度的降低侧面硅所受到的破坏，并减少泄漏电流。
在本发明的工艺方法中，取代了传统的加热炉的工艺，硅氧化层在等离子体反应器中形成，硅槽深度和二氧化硅保护层的厚度可以通过设置适当的工艺参数而实现精确独立的控制，这样就可以大大提高半导体器件的电特性。
采用了上述的感应耦合等离子体反应器中控制硅槽深度和二氧化硅保护层厚度的方法，由于其通过将经过光阻去除处理后的半导体晶圆放置于感应耦合等离子体反应器中，通过在预设的工艺条件下通入活性蚀刻气体对半导体晶圆进行各向同性蚀刻，形成一定深度的硅槽，接着在预设的工艺条件下再通入氧气等离子体，从而在半导体晶圆表面形成一定厚度的二氧化硅保护层，从而实现了独立有效地控制硅槽深度和二氧化硅保护层的厚度，在一定范围内较好地满足了特定半导体器件的要求，而且成品率高，产品的工作性能稳定可靠，同时制造成本较低；不仅如此，本发明的方法能够广泛应用于0.13μm工艺水平的牺牲氧化层形成的硅栅极蚀刻，应用范围广泛，为半导体制造工艺的进一步发展奠定了坚实的基础。
在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。
Claims (4)
1、一种感应耦合等离子体反应器中控制硅槽深度和二氧化硅保护层厚度的方法，其特征在于，所述的方法包括以下步骤：
(1)将经过光阻去除处理后的多晶硅栅极晶圆放置于感应耦合等离子体反应器中；
(2)先在没有加载射频偏压电源的条件下注入活性蚀刻气体对多晶硅栅极晶圆进行各向同性蚀刻，并形成硅槽；
(3)然后在加载射频偏压电源的条件下注入氧气等离子体，在多晶硅栅极晶圆表面形成二氧化硅保护层。
2、根据权利要求1所述的感应耦合等离子体反应器中控制硅槽深度和二氧化硅保护层厚度的方法，其特征在于，所述的活性蚀刻气体为四氟化碳气体。
3、根据权利要求2所述的感应耦合等离子体反应器中控制硅槽深度和二氧化硅保护层厚度的方法，其特征在于，所述的对多晶硅栅极晶圆进行各向同性蚀刻过程中的压力为4～20公吨，四氟化碳气体流速为20～100标准状态毫升/分，反应时间为5～30秒。
4、根据权利要求1至3中任一项所述的感应耦合等离子体反应器中控制硅槽深度和二氧化硅保护层厚度的方法，其特征在于，所述的射频偏压为50～150V。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007100379501A CN100561676C (zh) | 2007-03-09 | 2007-03-09 | Icp反应器中控制硅槽和二氧化硅厚度的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007100379501A CN100561676C (zh) | 2007-03-09 | 2007-03-09 | Icp反应器中控制硅槽和二氧化硅厚度的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101261939A CN101261939A (zh) | 2008-09-10 |
| CN100561676C true CN100561676C (zh) | 2009-11-18 |
Family
ID=39962296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007100379501A Expired - Fee Related CN100561676C (zh) | 2007-03-09 | 2007-03-09 | Icp反应器中控制硅槽和二氧化硅厚度的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100561676C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018182142A (ja) * | 2017-04-17 | 2018-11-15 | 浜松ホトニクス株式会社 | 加工対象物切断方法 |
| CN113488383B (zh) * | 2021-06-30 | 2022-11-01 | 北京屹唐半导体科技股份有限公司 | 用于处理工件的方法、等离子体处理设备及半导体器件 |
-
2007
- 2007-03-09 CN CNB2007100379501A patent/CN100561676C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101261939A (zh) | 2008-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106972056B (zh) | 基于BCB钝化的抗质子辐照InP基HEMT器件及其加工方法 | |
| CN101651099B (zh) | 去除光刻胶层的方法 | |
| TW200703505A (en) | Manufacturing method of gate insulating film and of semiconductor device | |
| CN100561676C (zh) | Icp反应器中控制硅槽和二氧化硅厚度的方法 | |
| CN101740370A (zh) | 硅栅极的刻蚀方法及提高硅栅极线宽腔室匹配的方法 | |
| CN110911344B (zh) | 半导体衬底浅沟槽制作方法及半导体衬底浅沟槽结构 | |
| CN101740367B (zh) | 阶梯式栅氧化层的制造方法及半导体器件 | |
| CN101202232B (zh) | 半导体器件的形成方法及半导体器件 | |
| CN107591326A (zh) | 一种低损伤GaN/AlGaN HEMT栅槽刻蚀方法 | |
| US10763105B2 (en) | Method for manufacturing grooved MOSFET device based on two-step microwave plasma oxidation | |
| CN102054678A (zh) | 氧化方法 | |
| JP2005217240A (ja) | ドライエッチング装置およびドライエッチング方法 | |
| KR101124810B1 (ko) | 플라즈마 에칭 방법 | |
| CN113555283B (zh) | 一种刻蚀GaN基高电子迁移率晶体管异质结的方法 | |
| CN100468767C (zh) | 多阶式栅极结构及其制备方法 | |
| CN115527849A (zh) | 一种基于GaN基材料原子层刻蚀方法 | |
| CN104465364B (zh) | 一种消除有源区损伤的多晶硅刻蚀方法 | |
| CN101383322A (zh) | 一种高压电源开关接触孔侧壁垂直刻蚀方法 | |
| CN103730344B (zh) | 形成金属硅化钨栅极的氧化硅侧墙的方法 | |
| CN103579077B (zh) | 一种半导体结构及其形成方法 | |
| CN204741011U (zh) | 半导体器件 | |
| CN103617956B (zh) | 一种碳化硅静电感应晶体管减小栅长的方法 | |
| US20220277933A1 (en) | Wafer treatment system and method of treating wafer | |
| CN102420119B (zh) | 一种增强应力记忆效应的栅多晶硅刻蚀方法 | |
| US20020102827A1 (en) | Method for controlling multiple gate oxide growing by argon plasma doping |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091118 Termination date: 20120309 |