CN100561608C - 消除高速数字电路串扰的差分对排列形式 - Google Patents

消除高速数字电路串扰的差分对排列形式 Download PDF

Info

Publication number
CN100561608C
CN100561608C CNB200310112334XA CN200310112334A CN100561608C CN 100561608 C CN100561608 C CN 100561608C CN B200310112334X A CNB200310112334X A CN B200310112334XA CN 200310112334 A CN200310112334 A CN 200310112334A CN 100561608 C CN100561608 C CN 100561608C
Authority
CN
China
Prior art keywords
differential pair
differential
digital circuit
speed digital
ground plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200310112334XA
Other languages
English (en)
Other versions
CN1619714A (zh
Inventor
林有旭
叶尚苍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CNB200310112334XA priority Critical patent/CN100561608C/zh
Publication of CN1619714A publication Critical patent/CN1619714A/zh
Application granted granted Critical
Publication of CN100561608C publication Critical patent/CN100561608C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

本发明公开了一种消除高速数字电路串扰的差分对排列形式，包括第一差分对和第二差分对，每组差分导线均系由两根差导线组成。该第一差分对和第二差分对呈几何多边形排列，其排列形状有多种组合变化形式，并且相互作用的差分对之间设有接地层，用于减小来自彼此的串绕，其中，第一差分对和第二差分对均可作为干扰源或被干扰对象。通过恰当的位置排配，差分对中干扰源作用于被干扰对象上的串扰可以被消减至最小甚至为零。

Description

消除高速数字电路串扰的差分对排列形式
【技术领域】
本发明是关于一种高速数字电路的差分对布线形式，尤其是关于一种能够消除高速数字电路中串扰的差分导线组合形式。
【背景技术】
串扰的起因是由于一个信号在传输信道上传输时，因电磁耦合而对相邻近的传输线产生影响，在被干扰的信号上表现为注入了一定的耦合电压和耦合电流。在数字电路设计领域中，串扰是广为存在的，而且随着信号速率的提高和产品外型尺寸越来越小，数字系统总串扰也急剧增加，过大的串扰会影响到系统性能，甚至引起电路的误触发，导致系统无法正常工作。
针对这种情况，业界通常所采用的方法之一便是利用差分式布线形式，常用方式之一如图1所示，图中有第一差分对120和第二差分对130两组差分对，该两组差分对是位于同一布线层并行排开。若以100欧姆的差分导线为例，其线宽为5密耳(mil)，则差分导线之间距维持在10密耳左右。而实际中差分对与对之间的布局规则需要间隔尽可能大，方能减小差分对与对之间的相互干扰，即使以20密耳计，则在PCB板上按照此种方式布局两组差分对也至少需要80密耳的空间，这与当PCB板的布局密集的要求显然不能兼容，虽然，也可以采取减小差分导线宽度的做法，但是，这样会提升制作工艺上的难度，增加工业成本。
因此，若想有效的消除高速数字电路中的串扰，差分对的布线排列形式起到了至关重要的作用。美国专利公告第6,017,247揭示了一种差分对布线形式，每对差分对至少弯折一次，从而可以与相邻的差分对错开位置，避免近端串扰。但是这种布线形式需要满足一定之线长关系，方能有效之消除串扰，而这样无疑会使得布线变得更加错综复杂，增加布线的长度及密度，不适用于高密度布线的电路格局。
因此，实有必要提供一种适用于高密度高速数字电路且布局更为合理的差分布线形式，以有效消除串扰信号的影响。
【发明内容】
本发明的目的在于提供一种可用于高速数字电路的差分对排列形式，并且是串扰可被有效削弱甚至在某些情况下可以抵消的差分对排列，从而可以获得差分对上所受串扰趋近于零的预期效果。
本发明的特征在于该第一差分对和第二差分对呈几何多边形排列，其排列形状有多种组合变化形式，并且相互作用的差分对之间设有接地层，用于减小来自彼此的串绕，其中，第一差分对和第二差分对均可作为干扰源或被干扰对象。通过恰当的位置排配，差分对中干扰源作用于被干扰对象上的串扰可以被消减至最小甚至为零。
本发明的优点在于可以在有效节省布线空间的同时，将串扰减少至最小甚至为零，顺应了高速数字电路发展的需求。
【附图说明】
下面参照附图结合实施例对本发明作进一步的说明。
图1是现有的差分对排列形式。
图2是本发明处于介电常数εγ相同的材质中呈矩形排列的差分对排列示意图。
图3是本发明处于介电常数εγ不同的材质中呈梯形排列的差分对排列示意图。
图4是本发明处于介电常数εγ不同的材质中呈平行四边形排列的差分对排列示意图。
【具体实施方式】
在高速数字电路中，串扰的大小与布线间的间距成反比，与布线间的平行长度成正比，同时影响串扰的因素还包括：导线的宽度，导线的厚度，介质的介电常数，介质的厚度，焊盘的厚度，地线的路径以及布线外围的布线等等，因此，在布线之时，要综合协调多方面因素，最终获取减小串扰甚至使之为零的效果。
本发明的较佳实施例之一中，差分对的排列形式可以如同图2所示，该图是处于介电常数εγ相同的材质中呈矩形排列的差分对排列，在两对相互干扰的第一差分对220和第二差分对230之间设有一接地层240，该接地层240是位于第一差分对220的正下方，第二差分对230的正上方。该接地层240可以完全屏蔽来自对方差分对的串扰，从而使得每一差分导线上所受的串扰为零。
请一并参看图3与图4，此两图为处于介电常数εγ不同的材质中的差分对，在两图中，第一差分对与第二差分对之间设有第一接地层和第二接地层，并且第一接地层均是与第二差分对位于同一层，第二接地层均是与第一差分对位于同一布线层。在图3中，该第二接地层350包括两部分，分别位于第一差分对320两端，并位于第二差分对330的差分导线331、332的正上方。该第一接地层340则只有一部分，且位于第二差分对330的差分导线331、332之间以及第一差分对320的差分导线321、322的正下方。该第一接地层340和第二接地层350除了可以提高有效阻抗之外，还可以起到屏蔽大部分串扰的功效。由于相互作用的差分对排列非对称性问题，每一单端导线上所受到的串扰并不能抵消平衡，但是可以消减到趋近于零，就整组差分对而言，也是可以获得差分总和处于误差可以允许范围内的效果。在图4中，第二接地层450只包括一部分，其是位于第二差分对430的正上方，第一接地层440也只有一部分组成，其是位于第一差分对420的正下方，该接地层440、450也具有提高有效阻抗，屏蔽大部分串扰的功效。

Claims (11)

1.一种消除高速数字电路串扰的差分对排列形式，包括：一第一差分对，所述的第一差分对进一步由第一差分导线和第二差分导线组成；一第二差分对，所述的第二差分对进一步由第三差分导线和第四差分导线组成；一第一接地层；其特征在于：所述的第一差分对和所述的第二差分对呈几何多边形排列，所述的第一接地层与所述的第一差分对处于高速数字电路的不同布线层，并且位于所述的第一差分对的第一差分导线与第二差分导线的正下方。
2.如权利要求1所述消除高速数字电路串扰的差分对排列形式，其特征在于：所述的第二差分对与所述的第一接地层位于高速数字电路的不同布线层，并且所述的第一接地层是位于第二差分对的导线的正上方。
3.如权利要求2所述消除高速数字电路串扰的差分对排列形式，其特征在于：所述的第一差分对和第二差分对是呈矩形排列。
4.如权利要求1所述消除高速数字电路串扰的差分对排列形式，其特征在于：还进一步包括一第二接地层，所述的第二接地层是由两部分组成。
5.如权利要求4所述消除高速数字电路串扰的差分对排列形式，其特征在于：所述的第二接地层是与第一差分对分布于高速数字电路的同一布线层，并且所述的第二接地层的两部分分别位于第二差分对的第三差分导线与第四差分导线的正上方。
6.如权利要求4所述消除高速数字电路串扰的差分对排列形式，其特征在于：所述的第一差分对和第二差分对是呈梯形排列。
7.如权利要求1所述消除高速数字电路串扰的差分对排列形式，其特征在于：进一步包括一第二接地层，所述的第二接地层是与第一差分对位于高速数字电路的同一布线层。
8.如权利要求7所述消除高速数字电路串扰的差分对排列形式，其特征在于：所述的第一差分对和第二差分对是呈平行四边形排列。
9.如权利要求7所述消除高速数字电路串扰的差分对排列形式，其特征在于：所述的第二接地层是位于第二差分对的第三差分导线与第四差分导线的正上方。
10.如权利要求5所述消除高速数字电路串扰的差分对排列形式，其特征在于：所述的第二差分对与所述的第一接地层位于高速数字电路的同一布线层，并且所述的第二差分对的第三差分导线和第四差分导线分别位于所述的第一接地层两侧。
11.如权利要求9所述消除高速数字电路串扰的差分对排列形式，其特征在于：所述的第二差分对与所述的第一接地层位于高速数字电路的同一布线层，并且所述的第二差分对的第三差分导线和第四差分导线位于所述的第一接地层的同一侧。
CNB200310112334XA 2003-11-22 2003-11-22 消除高速数字电路串扰的差分对排列形式 Expired - Fee Related CN100561608C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB200310112334XA CN100561608C (zh) 2003-11-22 2003-11-22 消除高速数字电路串扰的差分对排列形式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB200310112334XA CN100561608C (zh) 2003-11-22 2003-11-22 消除高速数字电路串扰的差分对排列形式

Publications (2)

Publication Number Publication Date
CN1619714A CN1619714A (zh) 2005-05-25
CN100561608C true CN100561608C (zh) 2009-11-18

Family

ID=34759716

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200310112334XA Expired - Fee Related CN100561608C (zh) 2003-11-22 2003-11-22 消除高速数字电路串扰的差分对排列形式

Country Status (1)

Country Link
CN (1) CN100561608C (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7701393B2 (en) * 2006-12-19 2010-04-20 The Boeing Company Radio frequency navigation using frequency response matching
CN102694308B (zh) * 2011-03-22 2014-09-24 富士康(昆山)电脑接插件有限公司 电连接器
CN103376928B (zh) * 2012-04-17 2017-04-19 宸鸿科技(厦门)有限公司 触控面板及其制作方法
CN109546387B (zh) * 2019-01-18 2023-10-10 四川华丰科技股份有限公司 共用气穴的公端基座

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6457983B1 (en) * 1999-07-16 2002-10-01 Molex Incorporated Impedance-tuned connector
CN1374719A (zh) * 2001-03-05 2002-10-16 日本航空电子工业株式会社 具有特殊布置之信号接点和接地接点的连接器
US20030017730A1 (en) * 1999-07-16 2003-01-23 Bassler Maxwill P. Impedance-tuned termination assembly and connectors incorporating same
US20030064626A1 (en) * 2001-09-28 2003-04-03 Kemmick Dennis L. Connector with staggered contact pattern

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6457983B1 (en) * 1999-07-16 2002-10-01 Molex Incorporated Impedance-tuned connector
US20030017730A1 (en) * 1999-07-16 2003-01-23 Bassler Maxwill P. Impedance-tuned termination assembly and connectors incorporating same
CN1374719A (zh) * 2001-03-05 2002-10-16 日本航空电子工业株式会社 具有特殊布置之信号接点和接地接点的连接器
US20030064626A1 (en) * 2001-09-28 2003-04-03 Kemmick Dennis L. Connector with staggered contact pattern

Also Published As

Publication number Publication date
CN1619714A (zh) 2005-05-25

Similar Documents

Publication Publication Date Title
US6372996B2 (en) Circuit board having shielding planes with varied void opening patterns for controlling the impedance and the transmission time
US5003273A (en) Multilayer printed circuit board with pseudo-coaxial transmission lines
JP3336527B2 (ja) 平型柔軟ケーブル
KR100283508B1 (ko) 양방향 임피던스가 제어된 비고형 기준면
US8049118B2 (en) Printed circuit board
US4689441A (en) Routing method and pattern for reducing cross talk noise problems on printed interconnection boards
US7277298B2 (en) Multi-terminal device and printed wiring board
JPH0766998B2 (ja) 印刷回路パネル
CN101176389A (zh) 阻抗受控过孔结构
EP0989796B1 (en) Circuit board having shielding planes with varied void opening patterns for controlling the impedance and the transmission time
CN101909401A (zh) 印刷电路板结构
CN100561608C (zh) 消除高速数字电路串扰的差分对排列形式
CN112133687A (zh) 一种多通道dds芯片基板封装结构及方法
CN100396165C (zh) 消除高速板串扰的差分线组合方式
CN206879213U (zh) 电路板及电子设备
JP2005123520A (ja) プリント配線板
CN107360663B (zh) 可选择对应接地层的电路板结构
JP7066772B2 (ja) 信号伝送回路およびプリント基板
CN112770493B (zh) 柔性线路板及电子设备
US10952313B1 (en) Via impedance matching
US10880992B2 (en) Circuit board structure
CN114498201A (zh) 高速传输线缆与具有高速传输线缆的线端连接器
CA2121772C (en) Power supply structure for multichip package
CN206402522U (zh) 电路板及其移动终端
JP2004304134A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091118

Termination date: 20151122

EXPY Termination of patent right or utility model