CN100561395C - 定时器结构以及具有该定时器结构的微控制器和光镇流器 - Google Patents

Abstract

一种微控制器或状态机使用计时结构控制灯用电子镇流器。微控制器可对所述时钟结构编程以生成脉冲，其中一系列脉冲的“平均”频率可比单一脉冲的频率以更高分辨率变化。可发生这种变化而无需微控制器/状态机的进一步介入。所述脉冲用来控制灯的开和/或关时间。与显而易见的应用相比较，通过限制一个帧内的脉冲数和增加频率转换发生的次数，可配置计时器来调制所述输出，使之快到确保灯对人的眼睛不会出现闪烁。本发明基于这个事实：人眼不能检测到高频信号中的小频率改变，因此使用频率相互接近的两个或多个频率的脉冲。然后可按比任何单一频率更高的分辨率来改变平均频率。

Description

定时器结构以及具有该定时器结构的微控制器和光镇流器

技术领域

本发明一般涉及灯用电子镇流器，尤其涉及提供一种高分辨率可调光的灯用电子镇流器的方法和系统。

背景技术

图1是可调光灯用电子镇流器系统10的方框图。系统10包括微控制器12，通过微控制器12的控制器11和计时结构14典型地控制可调光灯用电子镇流器16。可调光灯用电子镇流器由开/关脉冲控制。改变脉冲宽度使之变大或变小来控制灯的亮度。典型地，通过一系列固定预计数器和/或可编程分频器对基频进行分频而产生脉冲。现有的可调光灯用电子镇流器的高分辨率频率控制是通过使用与模似组件连接的低频数字部分来实现的。元件的这种组合将低频脉冲转换为一系列高频脉冲。这种方法指的是非直接脉宽调制(PWM)控制。

在多种应用中使用灯用电子镇流器。经常，这些灯用电子镇流器是可调光的。然而，重要的是要求调光分辨率高，以允许灯的多种设置。

传统的计时器分频器的分辨率是：

$\left(1\right),f_{\mathrm{GDN}}=\frac{f_{\mathrm{BASE}}}{n}$

人的眼睛对光亮度变化很敏感，频率变化必须很小眼睛才不会察觉。频率可以以下面方程式2表达的分辨率变化。

$\left(2\right),=\mathrm{\Δ}{f}_{\mathrm{GLN}}=\frac{f_{\mathrm{BASE}}}{n-1}-\frac{f_{\mathrm{BASE}}}{n}=\frac{f_{\mathrm{BASE}}}{n*(n-1)}$

对于高分辨率灯用电子镇流器，频率改变的目标是小于50Hz。在80kHz频率和50Hz分辨率，分频器的值成为：

$\left(3\right),=\mathrm{\&Delta;}{f}_{\mathrm{GLN}}<=\frac{f_{\mathrm{GLN}}*n}{n*(n-1)}$

对于80kHz频率和50Hz分辨率，解答方程式(3)给出n＝1600。代入n＝1600，给出80Hz*1600＝128MHz的基频，这是很高的频率。

现在的设计是使用较低频率的计时器输出，与外部更高频率相乘，经常使用模拟技术，也就是，使用非直接的方法控制脉冲宽度。因此，这些设计通过一些类型的计时结构控制。有多种已知的计时结构。以下将对其中的一些以概述的方式进行描述。

1.高级计时结构

以前已在微控制器中使用高级计时结构，以允许使用多个频率。一些典型的方法包括：

a.具有向下计数器和再载入寄存器的计时器

计数器向下计数直到0。然后从一个再载入寄存器重新载入，触发了输出并中断了处理器，处理器可将一个不同的值载入所述再载入寄存器。对于50％的占空因数，每个脉冲需要一个单一寄存器。如果需要脉宽调制，则每个脉冲需要两个再载入寄存器。很少处理器支持镇流器使用频率上的中断率。这个类型的计时器在低和高端控制器中都很普通。

b.具有向下计数器和多个再载入寄存器的计时器

上述计数器可变化使用多个再载入寄存器。典型地，使用额外的一组。使用这个结构主要是允许频率作为外部事件的结果而改变，并将只允许没有处理器干涉的单一的改变。

此外，这导致了很高的中断率。可连接一个额外的计数器以允许仅在已产生一些数量的脉冲后改变频率。

c.链模式的计时器联合体

为获得平均频率改进到单一频率的1/16^th，需要16或32个再载入寄存器。这种应用在高级处理器中是可行的。计时联合体可有一个“链”模式，其中一个计时器控制所述微控制器的输出。该计时器工作一定的时间，但是当特定事件发生时，会将输出控制转给一个不同的、与所述第一计时器“链接”的计时器。Motorala TPU计时处理单元就是这种计时器的典型例子。使用一个可编程的控制器执行TPU，并使用重要的芯片区域。

d.具有向下计数器、再载入寄存器及数字媒体适配器(DMA)支持的计时器

一些处理器可把所述再载入寄存器保持在便宜的静态存储器(SRAM)中的表格中。当从所述再载入寄存器装载所述计数器时，产生一个DMA请求，并且DMA控制器会从所述表格中装载所述再载入寄存器。所述DMA可支持循环的缓冲结构，其中当到达表格末端时，所述表格的索引自动重新设置到表格的开始。在这个执行比所述计时器联合体便宜的同时，它仍是很贵的，并且不利于低成本应用。典型地，这个应用用于电机控制。

e.串行接口

具有基频比特率的串行通讯外围设备可用于生成任何比特序列，并可明显地用来仿效计时器。这依赖于在内缓冲器中储存所述比特模式，并比所述计时结构贵得多，使之对于低成本的应用不具有吸引力。

f.具有向上/向下计数器和比较寄存器的计时器

与具有再载入功能的向下计数器类似的计时结构是具有比较寄存器结构的计数器。所述计时器向上/向下计数直到达到一个可编程的值。然后既可再载入一个固定值或从一小组固定值中再载入，或改变方向。两个结构实质上都依赖于处理器形式的外部硬件、多个再载入寄存器或DMA的大组件以支持改变频率。

g.带有抖动支持的PWM计时器

一些低端微控制器使用脉宽调制计时器执行数字到模拟(Digital toanalog)转换器。输出通过一个模拟滤波器滤波，并且由计时器的脉宽决定所述输出电压(比值t高/(t高+t低)。通过改变脉宽，可改变输出电压。所述模拟滤波器的成本由PWM频率决定并要求避开较低频率。与所述镇流器的问题类似，因为对具有可编程值的基频分频而生成PWM频率。

为增加D/A转换器的分辨率，一些微控制器(包括集中用于阴极射线管(CRT)控制器的那些)使用抖动或侧宽调制。PWM脉冲可被分成比一个脉宽寄存器中的正常值更长或更短的帧。因此每次调制侧宽时，平均脉冲宽度通过时钟脉冲的第1/n增加或降低。不改变PWM频率以避免模拟滤波器的问题。

h.添加噪音的时钟发生器

使用一些时钟发生器为电子系统提供系统时钟，以在短的频率间隔内改变频率而在更大频谱上分割能量。这个作用主要是减少电磁干扰(EMI)，芯片工作时，通常不允许控制时钟频率以可预测的方式变化，并且一般缺少进行电子镇流器控制所必要的其它特征。

因此，上述所有的应用既需要复杂的电路，而且还典型地需要微控制。本发明解决了这种需求。

发明内容

一种微控制器或状态机使用计时结构控制灯用电子镇流器。所述微控制器可对所述时钟结构编程而生成脉冲，其中可用比单一脉冲的频率更高的分辨率来改变一系列脉冲的“平均”频率。不需要更多微控制器/状态机介入，就可发生这种变化。所述脉冲用来控制灯的开和/或关时间。与明显的应用相比较，通过限制一个帧内的脉冲数和增加频率改变发生的次数，计时器可设置成调制所述输出，快到足以确保灯对人的眼睛不会出现闪烁。

本发明基于这个事实：人眼不能检测到高频信号中的小频率改变，因此使用频率彼此很接近的两个或多个频率的脉冲。然后，可以以比任何单一频率更高的分辨率来改变平均频率。

附图说明

图1是可调光灯用电子镇流器系统的方框图。

图2是根据本发明，用于提供对光发射设备控制的计时器的方框图；

图3是表格2，说明另一个计时结构的工作，该计时结构包括加法器，通过代表灯用电子镇流器的光强度的每个增加或减少的可编程值来增加或减少该加法器。

具体实施方式

本发明一般涉及灯用电子镇流器，尤其涉及提供一种高分辨率可调光灯用电子镇流器的方法和系统。以下的说明旨在使本领域的一般技术人员能够制造和使用本发明，并在专利申请的上下文和必要的文件中提供。对较佳实施例的各种修改和此处描述的一般的原理和特征对本领域的技术人员是显而易见的。因此，本发明不限于以下所示的实施例，而是适用于与在此描述的原理和特征一致的最大范围。

电子的可调光电子镇流器是由开/关脉冲控制的。改变脉冲宽度使之增大和减小来控制灯的亮度。典型地，通过一系列固定预计数器和/或可编程分频器进行分频而产生脉冲。

典型地，电子镇流器的设计师选择而使用具有开时间和关时间(频率控制)的同定比率的可变频率，或开时间相对关时间的比率可变的(PWM控制)混合频率。两者的结合使频率和比率可调是可以实现的。对应本发明的系统和方法可应用于所有的三种变化中，但都可以通过改变频率来变化脉冲宽度的频率范式解释。

本发明的目的是：

1、将在一定目标频率上获得一定分辨率所需的基频降低到低于标准分频器所需的频率。

2、使用直接的PWM/频率控制，允许将这个功能集成在使用标准半导体工艺的便宜的微控制器中。

3、降低工艺需要以允许使用低成本的8位控制器来实现。本发明依赖于这个事实：人的眼睛不能检测到高频率信号中的小的频率变化，并且使用2个或更多个频率的脉冲。可在比任意单一频率更高的分辨率上变化平均频率。

对应本发明的系统和方法包括计时器，计时器能够产生开时间和关时间脉冲序列，其中可对开和/或关时间脉冲宽度编程，以在短到足以避免可调光电子镇流器灯系统的闪烁的时间周期内，按特定分辨率在至少两个不同值之间持续切换。为更详细地描述本发明的特征，现在参考以下结合附图的阐述。

图2是对应本发明的计时结构140的方框图。计时结构接收输入第一计数器(PWM)142的时钟信号。在这个实施例中，使用2个再载入寄存器144，但是在本发明的精神和范围内，可以使用单个或更多的再载入寄存器。每个再载入寄存器144可包括不同的脉冲宽度值。在一个较佳实施例中，当检测到错误条件时，安全机构153用来不断定开时间信号。在工作中，第一计数器142向下计数直到0，然后通过从再载入寄存器中的一个重新载入而重新启动。

当计数器142内的值小于比较寄存器147中预定的值时，表明不能改变分辨率，比较器的输出直接提供给脉宽调制器的输出判定逻辑152(output decision logic)(PWMOUT)，它设定/清除PWM信号及其对于直达(non-stop)相反的相关要求。

不管什么时候当第一计数器142达到表明已完成一个循环的预定值(也就是，计数器142已到0)时，就递增第二计数器146(帧)。当计数器142的内容与寄存器147的内容相等时，“抖动”寄存器148的内容经由比较器150来决定，对于特定的分辨率，第一计数器142的脉冲的比率应延长一个时钟周期。例如，如果一个帧是4位宽，则在16个脉冲的帧中，可以延长到0至15个脉冲之间。

如果正常地执行比较，只应延长第一脉冲(也就是，如果应延长16个脉冲中的3个，则应延长脉冲0..2，不应延长脉冲3.15)。然而，为了展开脉冲，计数器146的值在比较之前进行位的反转。表1示出了正常比较相对位反转比较的例子。

表1

脉冲     正常    ＜＝2         位反转的    ＜＝2

0        0000    1      -＞    0000        1

1        0001    1      -＞    1000        0

2        0010    1      -＞    0100        0

3        0011    0      -＞    1100        0

4        0100    0      -＞    0010        1

5        0101    0      -＞    1010        0

6        0110    0      -＞    1110        0

7     0111    0    -＞    1110    0

8     1000    0    -＞    0001    1

9     1001    0    -＞    1001    0

10    1010    0    -＞    0101    0

11    1011    0    -＞    1101    0

12    1100    0    -＞    0011    0

13    1101    0    -＞    1011    0

14    1110    0    -＞    0111    0

15    1111    0    -＞    1111    0

通过正常比较可以发现，头三个脉冲得到“匹配”。对于位反转的比较，脉冲0、4和8得到匹配。

通过使用微分的数据合成(DDS)而达到最优的分配，其中使用大小为16的帧，把16/n加给这个数字。因此，当n＝3时，把16/3加给该数字。执行DDS的算法需要更多逻辑，并且使用现有的技术相对昂贵。然而，本领域的一般技术人员意识到某些时候，这种类型的算法会需要显著更少的芯片面积(die area)，并在该应用中可容易使用。

图3是表格2，说明计时器结构的工作，该结构包括加法器，对于灯用电子镇流器的光强度的每个增加或降低，该加法器增加或降低n。系统根据以下的算法工作：

  x＝0

  adder＝n

  loop

     x＝x+adder；                //结果是表2中的第1栏

  0  if(x＞-framesize)then；

           x＝x＝framesize       //结果是表T中的第2栏

           extend＝1；           //结果是表2中的第2栏

  else

           extend＝0；

  end if；

end loop；

如第3栏所示，因为频率增加，应延长一个周期的脉冲数量可以以分布的方式增加。

在一个较佳实施中，控制机构允许对脉冲序列的平均脉宽编程而无需为每个脉冲指定一个值。

在一个较佳实施中，只使用两个频率，分频器只相差一。f1＝f/n，f2＝f(n-1)，允许控制机构选择脉冲是否延长一个时钟，代替或提供两个不相关的值。

在一个较佳实施中，一个帧中的周期数是固定的，并且要延长的周期数是可编程的。

在一个次优实施中，延长的周期数目是固定的，并且一个帧内的周期数目是可编程的。

在一个次优实施中，延长的周期数目和每一帧的周期数目都是可编程的。

在一个较佳实施中，在每一帧中要延长的脉冲数作为数值提供给计时器。

在一个较佳实施中，当要延长的脉冲数处于寄存器的较低部分时，脉宽处于寄存器的上部。这将平均值作为分数来处理。

在一个次优实施中，要延长的脉冲数在寄存器的上部，并且脉宽处于寄存器的较低部分。这简化了硅的实施，允许在几种模式下使用具有长时间周期的计时器而无需添加太多的逻辑。

在一个次优实施中，把脉宽和关于要延长哪个脉冲的信息分开到两个或多个寄存器。

要注意的是，当寄存器比微控制器的数据宽度更宽时，访问寄存器要花几个存储周期。

在一个次优实施中，使用在帧内有用于每个脉冲或一组脉冲的包含一个或多个位的一个寄存器或一组寄存器来决定脉冲是否应有一定的脉冲宽度或其它脉冲宽度。

脉冲分布

在一个较佳实施中，计时器保持帧计数器，该计数器随着每个脉冲或脉冲组被更新。其具有双重目的，第一个目的是采用一种机构检测帧末端并开始一个新的帧，第二个目的是允许一种机构决定是否延长脉冲。

在一个较佳实施中，帧计数器以线性方式向上或向下计数。

在一个次优实施中，帧计数器以非线性方式计数。一个例子是“格雷码”计数器。

在一个次优实施中，帧计数器直接与要延长的脉冲数比较，如果所述帧计数器小于或等于脉冲数，则延长电流脉冲。

在一个较佳实施中，帧计数器和/或脉冲数通过位反转扰乱成二进位分布的脉冲数目。

在一个次优实施中，使用数字微分合成(DDS，Digital DifferentialSynthesis)算法来分布脉冲。这将更均匀地分布脉冲，但不会耗费更多逻辑。

在一个次优实施中，使用采用伪随机发生器(pseudo-randomgenerator)的随机方式来分布脉冲。

计数器

可使用向下计数器，向上计数器或向上一向下计数器执行脉冲宽度功能。

向下计数器方法将计数器与通常为0的一个终值进行比较。当达到终值时，从再载入寄存器组中之一再装载该计数器。

向上计数器方法是将计数器与一组比较寄存器比较。当检测到比较匹配时，计时器可以触发一个I/O管脚，或启动一个新的周期并可能产生一个中断信号。

向上-向下计数器方法是向上计数直到出现比较-匹配，其可以编程也可以不编程。然后在重新开始向上计数前，向下计数直到0。比较寄存器会决定计数器是否小于、等于或大于比较寄存器，并且匹配可以促使管脚的设定或重新设定。

比较寄存器可附加在计数器上，以推动计数器周期中的事件。

在一个较佳实施中，使用向下计数器的方法。

延长脉冲

在一个较佳实施中，可通过暂停计数器或利用再载入或比较寄存器的值来延长脉冲。

所述再载入/比较值可包括开时间、关时间或两者的组合。通常，计时器与两个允许直接控制脉冲输出的两个输出连接。再载入/比较值可包含用于一个或两个输出的时间。开/关时间周期的任何一个或两个都可以被调制。

在一个次优实施中，计时器块提供一个单一输出，一个外部电路使用该输出来驱动半桥或全桥电路。

停滞时间

在一个较佳实施中，有两个输出，在一个输出的开时间和另一个输出的开时间之间带有可编程的“停滞时间”。

在一个较佳实施中，有带有反相输出的两个输出，允许在包括本发明的部分和功率晶体管(典型的是FET晶体管)之间直接驱动一个反相晶体管。

在一个较佳实施中，微控制器包含熔丝设定，这将输出管脚的初始状态设为一个值，其可使系统中的任何一个功率晶体管不起作用。

在一个较佳实施中，外部硬件(例如：上拉/下拉电阻器)设定输出的初始状态。

再载入/比较寄存器的数量

在一个较佳实施中，寄存器有影子寄存器，可以选择影子寄存器替代“正常”的寄存器来处理错误条件。正常的和影子寄存器都可支持脉冲延长。

在一个较佳实施中，存在安全机构，当检测到错误条件时(图2，153.)，该安全机构可以不断定开信号。

在一个较佳实施中，错误电路既可中断可随后对计时器块再编程的所述微控制器，和/或也可使用影子寄存器中的值在可能中断之前直接改变计时器频率。

优点：

1.根据本发明的系统和方法使用脉宽(PWM)的直接控制，比之前使用用于高频的模拟PWM电路的非直接控制方案成本更低，使用更少的电路板空间。

2.根据本发明的系统和方法利用相当小的基频来实现频率发生器，这可在低成本控制器内实现。与纯频分频器比较，低频率降低了功耗，并且还有包括电磁干扰(EMI)考虑等其它原因的优势。

3.根据本发明的系统和方法将低基频和高分辨率结合在一起，使之对可调光电子镇流器更有吸引力。

4.与计时器联合体、DMA驱动计时器或具有多个再载入寄存器的计时器相比较，可以在很小的芯片面积中实现根据本发明的系统和方法，使之可能降低电子镇流器用微控制器的成本。

虽然已结合所示实施例对本发明进行了说明，但是本领域的技术人员会容易认识到，可对所述实施例进行修改，并且这些修改仍在本发明的精神和范围之内。因此，在不偏离所附加权利要求的精神和范围的情况下，本领域的技术人员可进行许多修改。这种修改的一个例子是保证两个不同输出之间的“停滞时间”的机构，这确保了在半桥内的两个FET晶体管不会同时导通。

Claims (24)

1.一种计时结构包括：

至少一个再载入寄存器，所述至少一个再载入寄存器包括不同的值；以及

与所述至少一个再载入寄存器耦合的计数机构，其中所述计数机构基于所述至少一个再载入寄存器内的值、以无需处理器或状态机干预而提供调光输出的方式来生成脉冲，其中所述计数机构包括：

第一计数器，用于接收来自所述至少一个再载入寄存器的值；

第二计数器，在所述第一计数器的值达到第一预定值后递增所述第二计数器的内容；以及

比较机构，用于基于所述第二计数器的内容与第二预定值的比较而引起预定数量的脉冲被延长。

2.如权利要求1所述的计时结构，其特征在于，所述第一预定值是0。

3.如权利要求1所述的计时结构，其特征在于，所述至少一个再载入寄存器包含脉冲宽度值。

4.如权利要求1所述的计时结构，其特征在于，所述比较机构包括：

寄存器，包含第二预定值；以及

比较器，用于比较所述第二预定值与所述第二计数器的内容，来决定要延长的脉冲的比率。

5.如权利要求1所述的计时结构，其特征在于，所述至少一个再载入寄存器包括两个再载入寄存器。

6.如权利要求1所述的计时结构，其特征在于，通过暂停所述计时结构可延长脉冲。

7.如权利要求4所述的计时结构，其特征在于，通过改变所述寄存器内的在脉冲开始或脉冲末端的一较低位的值可延长脉冲。

8.如权利要求5所述的计时结构，其特征在于，所述比较机构包括：

第一寄存器，包含所述第一预定值；

第一比较器，用于比较所述第一预定值和所述第一计数器的值，并当所述第一寄存器的值大于所述第一计数器的所述值时提供输出；

第二寄存器，包含一第二预定值；以及

第二比较器，用于比较所述第二预定值与所述第二计数器的内容，当所述第一寄存器的所述值等于所述第一比较器的值时决定要延长的脉冲的比率。

9.一种灯用电子镇流器系统包括：

可调光的灯用电子镇流器；

微控制器，用于控制所述可调光的灯用电子镇流器，所述微控制器包括计时结构；所述计时结构进一步包括至少一个再载入寄存器，所述至少一个再载入寄存器包含不同的值；以及与所述至少一个再载入寄存器耦合的计数机构，其中所述计数机构基于所述至少一个再载入寄存器中的所述值、以无需处理器或状态机干预而提供调光输出以改变再载入/比较值的方式来生成脉冲，其中所述计数机构包括：

第一计数器，用于接收来自至少一个再载入寄存器的所述值；

第二计数器，在所述第一计数器已达到第一预定值后，递增所述第二计数器的内容；以及

比较机构，用于基于所述第二计数器的所述内容与所述第一预定值的比较，引起预定数量的脉冲被延长。

10.如权利要求9所述的灯用电子镇流器系统，其特征在于，所述第一预定值是0。

11.如权利要求9所述的灯用电子镇流器系统，其特征在于，所述至少一个再载入寄存器包含脉冲宽度值，用于与所述计数机构和所述比较机构一起决定一频率。

12.如权利要求9所述的灯用电子镇流器系统，其特征在于，所述比较机构包括：

寄存器，包含第二预定值；以及

比较器，用于比较所述第二预定值与所述第二计数器的所述内容，来决定要延长的脉冲的比率。

13.如权利要求9所述的灯用电子镇流器系统，其特征在于，所述至少一个再载入寄存器包括两个再载入寄存器。

14.如权利要求9所述的灯用电子镇流器系统，其特征在于，可通过暂停所述计时结构来延长所述脉冲。

15.如权利要求12所述的灯用电子镇流器系统，其特征在于，可通过改变所述寄存器内的值来延长所述脉冲。

16.如权利要求13所述的灯用电子镇流器系统，其特征在于，所述比较机构包括：

第一寄存器，包括第一预定值；

第一比较器，用于将所述第一预定值与来自所述第一计数器的值比较，并且用于当所述第一寄存器的值大于所述第一计数器的所述值时，提供一个输出；

第二寄存器，包含第二预定值；以及

第二比较器，用于将所述第二预定值与所述第二计数器的所述内容比较，当所述第一寄存器的所述值等于所述第一比较器的值时，决定要延长的脉冲的比率。

17.一种微控制器包括：

控制器；以及

与所述控制器耦合的计时结构；所述计时结构进一步包括至少一个再载入寄存器，所述至少一个再载入寄存器包括不同值；以及与所述至少一个再载入寄存器耦合的计数机构，其中所述计数机构基于所述至少一个再载入寄存器内的值、以无需处理器或状态机干预而改变再载入/比较值的方式提供调光输出而产生脉冲，其中所述计数机构包括：

第一计数器，用于接收来自所述至少一个再载入寄存器的所述值；

第二计数器，在所述第一计数器已达到一第一预定值后，递增所述第二计数器的内容；以及

比较机构，用于基于一个周期后所述第二计数器的所述内容与第二预定值的比较而引起预定数量的脉冲被延长。

18.如权利要求17所述的微控制器，其特征在于，所述第一预定值是0。

19.如权利要求17所述的微控制器，其特征在于，所述至少一个再载入寄存器包含用来决定一频率的脉冲宽度值。

20.如权利要求17所述的微处理器，其特征在于，所述比较机构包括：比较寄存器，包含第二预定值；以及

比较器，用于将所述第二预定值与所述第二计数器的所述内容比较，来决定要延长的脉冲的比率。

21.如权利要求17所述的微控制器，其特征在于，所述至少一个再载入寄存器包括两个再载入寄存器。

22.如权利要求17所述的微控制器，其特征在于，可通过暂停所述计数机构来延长所述脉冲。

23.如权利要求20所述的微控制器，其特征在于，可通过改变所述比较寄存器内的值来延长所述脉冲。

24.如权利要求20所述的微控制器，其特征在于，所述比较机构包括：

第一寄存器，包含第一预定值；

第一比较器，用于将所述第一预定值与来自所述第一计数器的值比较，以及用于当所述第一寄存器内的值大于所述第一计数器的所述值时提供一个输出；

第二寄存器，包含第二预定值；以及

第二比较器，用于将所述第二预定值与所述第二计数器的所述内容比较，以及当所述第一寄存器的所述值与所述第一比较器的值相等时，来决定被延长的脉冲的比率。

Images