CN100557493C - 薄膜晶体管阵列基板的像素阵列 - Google Patents

Abstract

本发明涉及薄膜晶体管阵列基板的像素阵列，包含：一玻璃基板，其具有一第一边长与一第二边长彼此相邻；复数个相互平行的讯号线位于该玻璃基板上，其中任一该讯号线与上述第一边长呈一夹角；以及复数条相互平行的扫描线位于该玻璃基板上并与该复数条讯号线相交，以定义出复数个像素单元，其中任一该讯号线与上述第二边长呈一夹角，该夹角大于0度且小于90度。本发明将像素倾斜使之与玻璃基板边长成一夹角，可避免液晶显示面板与柱状透镜阵列因规则性条纹产生干涉条纹的现象。

Description

薄膜晶体管阵列基板的像素阵列

技术领域

本发明提供一种薄膜晶体管阵列基板的像素设计，特别是一种可改善液晶显示器干涉条纹的像素设计。

背景技术

为顺应大型的液晶显示(LCD)发展趋势，具有高显像亮度、宽广视角、鲜明影像对比度的背光模块已成为产业界研发主流，请参阅图1所示，已知的液晶显示(LCD)包含液晶显示面板11与一背光模块10，该背光模块10主要由扩散片12、光源13、背板14，以及设置于液晶显示面板11、扩散片12间的柱状透镜阵列15所构成。柱状透镜阵列15的作用在于折射光线，使光线分布更加均匀。然而水平的柱状透镜阵列15与规则的液晶显示面板11的像素却因规则性条纹而产生干涉点，点连结成线后进而造成干涉条纹(Moire)，因此，如图2的现有技术，采用一种具有斜度θ的柱状透镜阵列16，藉以消除规则性条纹所产生的干涉条纹。另外，由于干涉条纹易于无上扩设计(亦即雾度降低)的模块产生，因此又有利用增加偏光板的雾度，以降低干涉条纹现象。由此可知，现有技术消除干涉条纹的方式，可造成光罩成本增加的问题，再者，偏光板的雾度提高有造成模块辉度损失的问题，且对于干涉条纹亦无法完全消除。

发明内容

有鉴于现有技术为解决干涉条纹而造成成本增加的缺陷，本发明之一目的在于提供一种液晶显示器的像素设计，在不增加光罩成本及不变动开口率(不降低模块辉度)的条件下，利用改变像素图案的光罩即可改善液晶显示器干涉条纹的不良现象。

本发明的另一目的在于提供一种像素阵列的图案，将包含定义像素的图案的光罩于微影时倾斜一角度，即可改善液晶显示器的显示品质。

为达上述目的，本发明的所实施的技术手段如下：

一种薄膜晶体管阵列基板的像素阵列，包含：

一玻璃基板，其具有一第一边长与一第二边长彼此相邻；

复数个相互平行的讯号线位于该玻璃基板上，其中任一该讯号线与上述第一边长呈一夹角；及

复数条相互平行的扫描线位于该玻璃基板上并与该复数条讯号线相交，以定义出复数个像素单元，其中任一该讯号线与上述第二边长呈一夹角，该夹角大于0度且小于90度。

附图说明

图1为现有技术背光模块的结构示意图。

图2为现有技术柱状透镜阵列与液晶显示面板配合的示意图。

图3A、图3B及图4为本发明的较佳实施例的局部正面示意图。

图中符号说明：

10        背光模块

11        液晶显示面板

12        扩散片

13        光源

14        背板

15、16    柱状透镜阵列

21        薄膜晶体管阵列基板

22        像素

211       薄膜晶体管阵列基板的边长

221       像素的边长

θ、θ1   夹角

30    薄膜晶体管阵列基板

32    讯号线

34    扫描线

36    储存电容线

38    像素电极

40    薄膜晶体管

301   薄膜晶体管阵列基板的第一边长

302   薄膜晶体管阵列基板的第二边长

具体实施方式

请参阅图3A所示根据本发明的一种液晶显示器的像素设计较佳实施例的正面示意图。对于一薄膜晶体管阵列基板21而言，每一像素单元22，例如矩形像素，逆时钟转倾斜，即像素单元22的一边长221与薄膜晶体管阵列基板21的一边长211，例如在垂直方向，成一小于90度的夹角θ1。于一实施例中，薄膜晶体管阵列基板21亦可为一彩色滤片基板(color filter substrate)，其上以光罩(图上未示)制作出像素单元22的阵列，其中每一像素单元22对应单一色光滤片，例如红、绿或蓝光滤片。其次，夹角θ1倾斜的方向并不限于图标实施例，可顺时钟转倾斜，亦可逆时钟转倾斜，举凡能与玻璃基板的水平方向或垂直方向成一夹角的像素设计，均能达到本发明设计的目的。再者，考虑显示效果的因素，夹角θ1约介于2至16度，以避免目视可察觉的影像扭曲现象产生。要说明的是，根据本发明的精神所定义的倾斜像素不仅可以应用于马赛克(Mosaic)形式组合的像素阵列，亦可应用于他种形式组合的像素阵列，如图3B中的长条状(strip type)组合的像素阵列皆可应用倾斜的像素22设计。

根据本发明的精神，更改制作像素时的图案即可产生倾斜角度的像素。参照图4，如以薄膜晶体管阵列基板30作为液晶显示面板的例子中，像素阵列由复数条沿着行(column)方向相互平行的讯号线32与复数条沿着列(row)方向相互平行的扫描线34所形成，因此由相邻两条讯号线32与相邻两条扫描线34定义出一像素单元。当欲制作出倾斜角度的像素时，对位包含讯号线32图案的光罩与薄膜晶体管阵列基板30，使得相互平行的讯号线32与薄膜晶体管阵列基板30的第一边长301具有不为0或180度的倍数的夹角，该夹角介于0至90度，较佳为2至16度。再者，平行的扫描线34与薄膜晶体管阵列基板30的第二边长302具有不为0或180度的倍数的夹角，该夹角介于0至90度，较佳为2至16度，上述两夹角相同。可以理解的，于此薄膜晶体管阵列基板30上，除了讯号线32与扫描线34外，尚包含其它相关的结构或元件，例如同时平行讯号线32与扫描线34的储存电容线(storagecapacitance line)36、像素电极(pixel electrode)38、薄膜晶体管40等，对位图案的光罩亦须调整，以便制作出与传统像素中相同的各结构，该像素具有一倾斜角度。

根据上述，一种薄膜晶体管阵列基板的像素阵列，包含具有一第一边长的一玻璃基板。复数个像素设置于玻璃基板上，其中任一像素对应一单色滤片，且任一像素的一第二边长与玻璃基板的第一边长呈一介于0至90度的夹角。

综上所述，本发明之一种液晶显示器的像素设计，于不增加光罩成本及不变动开口率的条件下，即可改善液晶显示器干涉条纹的不良现象；以上所述，仅为本发明的较佳实施例，当不能以的限制本发明的范围，凡依本发明申请专利范围所做的均等变化及修饰，仍将不失本发明的要义所在，亦不脱离本发明的精神和范围，故都应视为本发明的进一步实施状况。

Claims (10)

1.一种薄膜晶体管阵列基板的像素阵列，包含：

一玻璃基板，具有一第一边长与一第二边长彼此相邻；

复数个相互平行的讯号线位于该玻璃基板上，其中任一该讯号线与上述第一边长呈一夹角；及

复数条相互平行的扫描线位于该玻璃基板上并与该复数条讯号线相交，以定义出复数个像素单元，其中任一该讯号线与上述第二边长呈一夹角，该夹角大于0度且小于90度。

2.如权利要求1所述的薄膜晶体管阵列基板的像素阵列，其中上述复数条扫描线与上述复数条讯号线垂直。

3.如权利要求1所述的薄膜晶体管阵列基板的像素阵列，更包含一储存电容线位于该玻璃基板上且与任一该像素单元部份重叠。

4.如权利要求1所述的薄膜晶体管阵列基板的像素阵列，其中该夹角的范围介于2至16度。

5.一种薄膜晶体管阵列基板的像素阵列，包含：

一玻璃基板，其具有一第一边长；及

复数个像素单元设置于该玻璃基板上，其中任一该像素单元对应一单色滤片，且任一该像素单元的一第二边长与该玻璃基板的该第一边长呈一夹角，其中该夹角该夹角大于0度且小于90度。

6.如权利要求5所述的薄膜晶体管阵列基板的像素阵列，其中任一该像素单元为一矩形像素。

7.如权利要求6所述的薄膜晶体管阵列基板的像素阵列，其中任一该像素单元为一正方形像素。

8.如权利要求5所述的薄膜晶体管阵列基板的像素阵列，其中该些像素单元以马赛克形式组合成一像素阵列。

9.如权利要求5所述的薄膜晶体管阵列基板的像素阵列，其中该些像素单元以长条形式组合成一像素阵列。

10.如权利要求5所述的薄膜晶体管阵列基板的像素阵列，其中该夹角的范围介于2至16度。

Images