CN100555626C - 半导体器件、相关的方法和印刷电路板 - Google Patents

Abstract

将半导体器件、与该半导体器件相关的方法和印刷电路板公开。半导体器件包括芯片和封装(所述芯片和封装包括多个电源电压端子和多个地电压端子)，其中将芯片布置在封装中。半导体器件还包括连接在直流分量电源电压端子和地电压之间的阻抗电路(其中直流分量电源电压端子为多个电源电压端子之一)，和连接在直流分量电源电压端子和电源电压之间的交流分量断续器。将电源电压的交流分量和直流分量两者都施加到除直流分量第二电源电压端子之外的电源电压端子中的每一个，并将地电压施加到地电压端子中的每一个。

Description

半导体器件、相关的方法和印刷电路板

技术领域

本发明的实施例涉及半导体器件、与该半导体器件相关的方法和印刷电路板。特别是，本发明地实施例涉及包括阻抗电路和交流分量断续器的半导体器件、与该半导体器件相关的方法和包含阻抗电路的印刷电路板。

背景技术

将半导体器件用于高速和高性能系统中。因此，用于这样的系统中的半导体器件需要更大的工作速率和更大数目的信号输入和/或输出端子。在半导体器件中，与“N×dI/dt”(其中“dI/dt”是信号变化速率，而“N”是变化的信号的数目)成比例的噪声是在电源电压或地电压上产生并引起的。这个所谓的“电源电压噪声”可以改变数据/控制信号的感知频率，或者引发电路失效。电源电压噪声与连接半导体器件内部的单元和外部的单元的端子的阻抗成比例。因此，通常可以通过减少接线端子的视在阻抗来减少电源电压噪声。一种减少任何一个接线端子减少(reduction)的阻抗的途径建议增加由半导体器件提供的接线端子的数目。

图1为说明传统的半导体器件的示意图。图1的半导体器件包括芯片1和封装2。

参照图1，端子10-1为芯片1的电源电压端子，端子10-2为芯片1的地电压端子，端子20-1为封装2的电源电压端子，而端子20-2为封装2的地电压端子。在此称为端子中的每一个都可以为焊盘。此外，VCCL为芯片1的电源电压线，而GNDL为芯片1的地电压线。当封装2为球栅阵列(BGA)封装时，端子20-1和20-2为球，而当封装2为薄型小尺寸封装(TSOP)时，端子20-1和20-2为引脚。电源电压线VCCL连接在芯片1里的电源电压端子10-1，而地电压线GNDL连接在芯片1里的地电压端子10-2。

图2为说明图1的半导体器件的等效电路图。在图2中，“Rpkg”和“Lpkg”分别代表串联在封装2的电源电压端子20-1和芯片1的电源电压端子10-1之间的封装电阻和封装电感。此外，“Cdie”表明存在于电源电压线VCCL和地电压线GNDL之间的静态电容，“I”表明从在芯片1中的电源电压线VCCL流到地电压线GNDL的电流，而“Vn”表明电源电压噪声。

由公式1来定义在图2中说明的电路的并联谐振阻抗Zp：

$\mathrm{ZP}=\frac{\mathrm{Vn}}{I}=\frac{1}{\mathrm{j\ωCdie}+\frac{1}{\mathrm{Rpkg}+\mathrm{j\ωLpkg}}}$

使用公式1得到的谐振频率为

电源电压噪声Vn随着电流I增加而增加，而在谐振频率处，电源电压噪声Vn具有最大的电平。由于共振频率与电感Lpkg成反比，因此当电感Lpkg减小时，电源电压噪声Vn也减小。

从而，电流I随着信号变化速率和变化的信号的数目中的一个或更多增加而增加。因而，由电源电压或地电压引起的电源电压噪声Vn也增加。此外，当封装2的电感Lpkg增加时，电源电压噪声Vn增加。

然而，因为减少变化的信号的数目是困难的，所以通过增加电源电压端子20-1和地电压端子20-2的数目来减少电源电压噪声Vn，如此减少端子的阻抗，并由此减少封装2的电感Lpkg。

然而，当有可能增加电源电压端子20-1和地电压端子20-2的数目来减少封装2的电感lpkg时，增加电源电压端子20-1和地电压端子20-2的数目具有增加封装2的尺寸的缺点。也就是，可以通过增加电源电压端子20-1和地电压端子20-2的数目来减少电源电压噪声的量有极限。此外，虽然可以通过增加端子20-1和20-2的数目来减少封装2的电感Lpkg，但是增加端子20-1和20-2的数目将谐振频率移动到比半导体器件的可操作的频率更大的频率，而未必减少在谐振频率处的阻抗。因而，在图1的半导体器件中，不可能减少在谐振频率处出现的电源电压噪声。

图3为说明传统的半导体器件的示意图，该半导体器件具有用来减少电源电压噪声的配置。图3的半导体器件除了包括布置在封装2的电源电压端子20-1的电源电压端子20-1’和地电压GND之间的阻抗电路3之外，实质上与图1的半导体器件相同。

参照图3，将阻抗电路3布置在封装2的外面；然而，可以将阻抗电路3布置在封装2里，并且可以将其布置在芯片1里。当将阻抗电路3布置在封装2的外面时，可以将阻抗电路3安置在封装2上。

图4为说明在图3中说明的半导体器件的等效电路图。在图2和4中，同样的参考符号表明同样的单元或值。在图4中，“Rpkg1”和“Lpkg1”分别表示串联在封装2的电源电压端子20-1和芯片1的电源电压端子10-1之间的第一封装电阻和第一封装电感。此外，“Rpkg2”和“Lpkg2”分别表示串联在封装2的电源电压端子20-1’和芯片1的电源电压端子10-1之间的第二封装电阻和第二封装电感。

在图3和4中，阻抗电路3可以包括：电容器；相互串联连接的电容器和电阻器；或是相互串联连接的电容器、电感器和电阻器。换言之，和图1的半导体器件对比，图3的半导体器件另外包括在电源电压端子20-1的电源电压端子20-1’和地电压端子20-2之间的串联谐振电路。

由通过将Rpkg、Lpkg分别替代为Rpkg1、Lpkg1的公式1，来定义在图4中说明的电路的并联谐振阻抗Zp，而由公式2来定义该电路的串联谐振阻抗Zs：

$\mathrm{Zs}=\frac{\mathrm{Vn}}{I}=\mathrm{Rt}+j(\mathrm{\ωLt}-\frac{1}{\mathrm{\ωCt}})$

在公式2中假定阻抗电路3包括电容器、电感器和电阻器，其中，在公式2中，电容器的电容、电感器的电感和电阻器的电阻分别由C、L和R来代表。并且在公式2中，Rt表示Rpkg2+R，Ct表示

而Lt表示Lpkg2+L。由公式2得到的串联谐振频率为

电源电压噪声Vn随着电流I增加而增加，而电源电压噪声Vn在串联谐振频率处具有最小的电平。并且，因为串联谐振频率与电感Lt成反比，所以电源电压噪声Vn随着电感Lt减小而减小。

因而，图3的半导体器件通过使串联谐振电路的谐振频率与并联谐振电路的谐振频率相同，并将由串联谐振电路的谐振得到的电源电压噪声Vn的最小值来补偿由并联谐振电路的谐振得到的电源电压噪声Vn的最大值，来减少电源电压噪声Vn。也就是，图3的半导体器件可以通过减少在谐振频率处的阻抗来减少电源电压噪声Vn。

可选择地，虽然未指出，但是可以将阻抗电路3布置在地电压端子20-2的端子20-2’和电源电压Vcc之间。在另一种替代方式中，可以将阻抗电路布置在封装2的电源电压端子20-1的端子20-1’和地电压GND之间，而可以将另一个阻抗电路布置在地电压端子20-2的端子20-2’和电源电压Vcc之间。

与在图3中说明的半导体器件相似的半导体器件已在例如专利号为5,926,061的美国专利中公开。

虽然可以安排图3的半导体器件，以致于其可以减少交流分量电源电压噪声，并且以致于阻抗电路3可以减少在谐振频率处的阻抗，但是图3的半导体器件具有如下的缺点：具有相对大的数目的端子来接收电源电压或地电压。因而，由于图3的半导体器件将在电源电压和/或地电压中遭受相对大的下降，因此直流分量电源电压噪声将增加。

图5为说明传统的印刷电路板(PCB)的示意图。图5的PCB包括具有多层的基板30、半导体器件32和去耦电容器34-1至34-4。基板30包括信号线层30-1和30-4、电源电压层30-2和地电压层30-3。在图5中，每一个点(“·”)都代表到电源电压层30-2的连接，而每一个“×”都代表到地电压层30-3的连接。

图6为说明图5的PCB的等效电路。在图6中，“Cp”表示存在于PCB中的电容；Ll表示在基板30的电源电压端子40-1和基板30的电源电压层30-2之间的电感；“Cd”、“Ld”和“Rd”分别代表在图6中由单元34代表的去耦电容器34-1至34-4的电容、电感和电阻；而“Vpn”代表在基板30的电源电压线PVCCL和地电压线PGNDL之间的电源电压噪声。“Rpkg”、“Lpkg”、“Cdie”和“I”在图6中代表与图2中相同的值。

由公式3来定义图6的电路的并联谐振阻抗Za：

$\mathrm{Za}=\frac{\mathrm{VPn}}{I}=\frac{1}{\mathrm{j\ωCp}+\frac{1}{\mathrm{Rd}+j(\mathrm{\ωLd}-\frac{1}{\mathrm{\ωCd}})}}+\mathrm{j\ω}L1$

通过公式3得到的谐振频率为

电源电压噪声Vpn随着电流I增加而增加，而电源电压噪声Vpn在谐振频率处具有最大的电平。并且，既然谐振频率与电感Ld成反比，于是电源电压噪声Vpn就随着电感Ld减小而减小。

因而，添加去耦电容器来由此减少电感Ld，以便减少在传统的PCB中引起的电源电压噪声。当“Ci”、“Li”和“Ri”分别代表去耦电容器中的每一个的电容、电感和电阻，而N个具有相同的电容、电感和电阻的去耦电容器相互并联连接时，N个去耦电容器的总的电容、电感和电阻分别为N×Ci、Li/N和Ri/N。然而，当可以通过由添加去耦电容器到PCB而减少电感来减少电源电压噪声时，由于添加去耦电容器将PCB的谐振频率移动到比安置在PCB上的半导体器件的可操作的频率更大的频率，因此不能减少在图5的PCB的谐振频率处的电源电压噪声。

发明内容

本发明的实施例提供在其中减少交流分量电源电压噪声和在其中有可能防止直流分量电源电压噪声增加的半导体器件、用于减少交流分量电源电压噪声和可以防止直流分量电源电压噪声增加的方法，和已在PCB的谐振频率处减少电源电压噪声的印刷电路板(PCB)。

在一个实施例中，本发明提供半导体器件，其中包含：包含多个第一电源电压端子和多个第一地电压端子的芯片、包含多个连接到多个第一电源电压端子的第二电源电压端子和多个连接到多个第一地电压端子的第二地电压端子的封装，其中将芯片布置在封装中。半导体器件还包含连接在直流分量第二电源电压端子和地电压之间的阻抗电路(其中直流分量第二电源电压端子为多个第二电源电压端子之一)和连接在直流分量第二电源电压端子和电源电压之间的、并中断电源电压的交流分量的交流分量断续器。将电源电压的交流分量和直流分量两者都施加到除直流分量第二电源电压端子之外的第二电源电压端子中的每一个，而将地电压施加到第二地电压端子中的每一个。

在另一个实施例中，本发明提供半导体器件，其中包含：包含多个第一电源电压端子和多个第一地电压端子的芯片，和包含多个连接到多个第一电源电压端子的第二电源电压端子和多个连接到多个第一地电压端子的第二地电压端子的封装，其中将芯片布置在封装中。半导体器件还包含连接在直流分量第二地电压端子和电源电压之间的第一阻抗电路(其中直流分量第二地电压端子为多个第二地电压端子之一)和连接在直流分量第二地电压端子和地电压之间的、并中断地电压的交流分量的第一交流分量断续器。将地电压的交流分量和直流分量提供到除直流分量第二地电压端子之外的第二地电压端子中的每一个，而至多将电源电压的交流分量和直流分量施加到第二电源电压端子中的每一个。

半导体器件还可以包含连接在直流分量第二电源电压端子和地电压之间的第二阻抗电路，其中直流分量第二电源电压端子为多个第二电源电压端子之一；和连接在直流分量第二电源电压端子和电源电压之间的、并中断电源电压的交流分量的第二交流分量断续器，其中只将电源电压的直流分量提供到直流分量第二电源电压端子。

在再一个实施例中，本发明提供用于减少在半导体器件中的电源电压噪声的方法，该半导体器件包含：包含多个第一电源电压端子和多个第一地电压端子的芯片；和包含多个连接到多个第一电源电压端子的第二电源电压端子和多个连接到多个第一地电压端子的第二地电压端子的封装，其中将芯片布置在封装中。该方法包含：使用连接在直流分量第二电源电压端子和地电压之间的第一串联谐振电路来减少交流分量电源电压噪声，其中直流分量第二电源电压端子为多个第二电源电压端子之一；以及使用连接在直流分量第二电源电压端子和电源电压之间的第一交流分量断续器来中断电源电压的交流分量。该方法还包含：将电源电压的交流分量和直流分量两者都提供到除直流分量第二电源电压端子之外的第二电源电压端子中的每一个；以及至多将地电压的交流分量和直流分量两者都提供到第二地电压端子中的每一个。

在再一个实施例中，本发明提供PCB，其中包含：包含供应电源电压的电源电压层和供应地电压的地电压层的基板；多个连接在电源电压和地电压之间的去耦电容器，其中多个去耦电容器使PCB的谐振频率比PCB的可操作的频率更高；和连接在电源电压和地电压之间的、并减少在谐振频率处阻抗的阻抗电路。

附图说明

将在此参考附图来描述本发明的实施例。在附图中：

图1为说明传统的半导体器件的示意图；

图2为说明图1的半导体器件的等效电路；

图3为说明另一个传统的半导体器件的示意图；

图4为说明图3的半导体器件的等效电路；

图5为说明传统的印刷电路板(PCB)的示意图；

图6为说明图5的PCB的等效电路；

图7为根据本发明的一个实施例来说明半导体器件的示意图；

图8为根据本发明的另一个实施例来说明半导体器件的示意图；

图9为根据本发明的一个实施例来说明PCB的示意图；

图10为说明图9的PCB的等效电路；以及，

图11为根据本发明的一个实施例来说明阻抗特性对于PCB的频率的曲线图。

具体实施方式

现在将参考附图来描述本发明的实施例。附图不可能按比例绘制，而贯穿所有的附图，同样的参考符号表明同样的或相似的单元。

图7为根据本发明的一个实施例来说明半导体器件的示意图。在图7中说明的半导体器件，除电源电压端子20-1之一为直流分量电源电压端子20-1’并且在图7中说明的半导体器件另外包含电连接在电源电压Vcc和直流分量电源电压端子20-1’之间的交流分量断续器5之外，与图3中说明的半导体器件相似。交流分量断续器5可以包含铁氧体或电感器。在图7中，将交流分量断续器5布置在半导体器件的外面(即，在封装2的外面)；然而，可以将交流分量断续器5布置在封装2里，并且也可以将其布置在芯片1里。

图7的半导体器件使用交流分量断续器5来中断电源电压Vcc的交流分量，并只将电源电压Vcc的直流分量施加到直流分量电源电压端子20-1’。因而，因为将电源电压Vcc的直流分量经由直流分量电源电压端子20-1’提供到半导体器件，在该半导体器件中电源电压端子的数目没有减小(相对于图1的器件)，所以电源电压端子20-1(包括直流分量电源电压端子20-1’)的阻抗没有增加，而电源电压Vcc的电平没有下降。结果，电源电压Vcc的直流分量电源电压噪声没有增加。可以在此将电源电压Vcc的直流分量电源电压噪声称为“直流分量电源电压噪声”。此外，可以在此将电源电压Vcc的交流分量电源电压噪声称为“交流分量电源电压噪声”，可以在此将地电压GND的直流分量地电压噪声称为“直流分量地电压噪声”，而可以在此将地电压GND的交流分量地电压噪声称为“交流分量地电压噪声”。

由于图3的传统的半导体器件不能将电源电压Vcc经由直流分量电源电压端子20-1’施加到该半导体器件，因此电源电压端子20-1的阻抗增加，其导致在直流分量电源电压噪声中的增加。然而，在图7中说明的实施例中，由于将电源电压Vcc的直流分量经由直流分量电源电压端子20-1’施加到该半导体器件，因此电源电压端子20-1(包括直流分量电源电压端子20-1’)的阻抗没有增加，并且直流分量电源电压噪声没有增加。

图7的半导体器件使用阻抗电路3来减少交流分量电源电压噪声，而使用交流分量断续器5来防止直流分量电源电压噪声增加。

图8为根据本发明的另一个实施例来说明半导体器件的示意图。图8的半导体器件，除地电压端子20-2之一为直流分量地电压端子20-2’并且图8的半导体器件另外包含交流分量断续器6之外，与图7的半导体器件相似。交流分量断续器6可以包含铁氧体或电感器。此外，在图8中说明的实施例中，将交流分量断续器6布置在半导体器件的外面(即，在封装2的外面)；然而，可以将交流分量断续器6布置在封装2里，并且也可以将其布置在芯片1里。

在图8的半导体器件中，交流分量断续器6中断地电压GND的交流分量，并只将地电压GND的直流分量施加到直流分量地电压端子20-2’(该端子为地电压端子20-2之一)。因而，既然将地电压GND的直流分量经由直流分量地电压端子20-2’施加到半导体器件，该半导体器件的地电压端子20-2的数目没有减少(相对于图1的器件)，于是地电压端子20-2(包括直流分量地电压端子20-2’)的阻抗就没有增加，地电压GND的电平就没有下降。结果，有可能实质上防止直流分量地电压噪声增加。

也就是，由于图8的半导体器件可以经由直流分量地电压端子20-2’将地电压GND(即，地电压GND的直流分量)施加到该半导体器件，因此地电压端子20-2(包括直流分量地电压端子20-2’)的阻抗没有增加，而有可能防止直流分量地电压噪声增加。

图8的半导体器件不但使用阻抗电路3来减少交流分量地电压噪声，而且使用交流分量断续器6来防止直流分量地电压噪声增加。在本发明的可选实施例中，图8的半导体器件没有包括交流分量断续器5。

在本发明的另一个实施例中，图8的半导体器件还可以包含连接在直流分量地电压端子20-2’和电源电压Vcc之间第二阻抗电路。第二阻抗电路可以为串联谐振电路，并且可以用来减少交流分量电源电压噪声。

现在将参考图7和8，来描述用于在根据本发明的一个实施例的半导体器件中减少电源电压噪声的方法。参照图8，例如，根据本发明的一个实施例，用于减少在图8中说明的半导体器件中的电源电压噪声的方法包含：使用连接在直流分量第二电源电压端子20-1’和地电压GND之间的阻抗电路3(即，第一串联谐振电路)，来减少交流分量电源电压噪声。直流分量第二电源电压端子20-1’为多个第二电源电压端子20-1之一。该方法还包含：使用连接在直流分量第二电源电压端子20-1’和电源电压Vcc之间的交流分量断续器5(即，第一交流分量断续器)，来中断电源电压Vcc的交流分量；将电源电压Vcc的交流分量和直流分量两者都提供到除直流分量第二电源电压端子20-1’之外的第二电源电压端子20-1中的每一个；以及至多将地电压GND的交流分量和直流分量两者都提供到第二地电压端子20-2中的每一个。只将电源电压Vcc的直流分量提供到直流分量第二电源电压端子20-1’。上述的方法也可以使用图7的半导体器件来完成。

参照图8，所述方法还可以包含：使用连接在直流分量第二地电压端子20-2’和电源电压Vcc之间的第二阻抗电路(即，第二串联谐振电路)，来减少交流分量电源电压噪声。直流分量第二地电压端子20-2’为多个第二地电压端子20-2之一。所述方法可以更进一步包含：使用连接在直流分量第二地电压端子20-2’和地电压GND之间的交流分量断续器6(即，第二交流分量断续器)，来中断地电压GND的交流分量；以及只将地电压GND直流分量提供到直流分量地电压端子20-2’。

图9为根据本发明的一个实施例来说明PCB的示意图。除图9的PCB另外包含阻抗电路36之外，图9的PCB与图5的PCB相似。

图10为说明图9的PCB的等效电路。参照图10，阻抗电路36包含串联连接的电容器Cs、电感器Ls和电阻器Rs。除图10的等效电路另外包含阻抗电路36之外，图10的等效电路与图6的等效电路相似。将等效电路36连接到在图10中由单元34代表的去耦电容器34-1至34-4。与去耦电容器34-1至34-4一样，图10的PCB的阻抗电路36包含串联连接的电容器、电感器和电阻器。然而，与去耦电容器34-1至34-4不一样，阻抗电路36适合于降低在谐振频率处的阻抗，来由此减少在PCB的谐振频率处的电源电压噪声。

由公式3来定义在图10中说明的电路的并联谐振阻抗，而由公式4来定义在图10中说明的电路的串联谐振阻抗：

$\mathrm{Zas}=\frac{\mathrm{Vpn}}{I}=\mathrm{Rs}+j(\mathrm{\ω}(\mathrm{Ls}+L1)-\frac{1}{\mathrm{\ωCs}})$

从公式4得到的串联谐振频率为

电源电压噪声Vpn随着电流I增加而增加，并且电源电压噪声Vpn在串联谐振频率处具有最小的电平，而既然串联谐振频率与电感“Ls+L1”成反比，于是电源电压噪声Vpn就随着电感减小而减小。

因而，图9的半导体器件可以通过使串联谐振电路的谐振频率和并联谐振电路的谐振频率相同，并用由串联谐振电路的谐振得到的电源电压噪声Vpn的最小值来补偿由并联谐振电路的谐振得到的电源电压噪声Vpn的最大值，来减少在谐振频率处的电源电压噪声。也就是，有可能减少电源电压端子40-1和地电压端子40-2的阻抗。

在图9的PCB中，根据本发明的一个实施例，阻抗电路36的电容器、电感器和电阻器中的每一个可以都为布置在基板30上(即，布置在PCB上)的分立元件。可选择地，在图9的PCB中，根据本发明的另一个实施例，电容器可以为布置在基板30上(即，布置在PCB上)的分立元件，电感器可以通过将信号线成螺旋形地安排在信号线层30-1或信号线层30-4上来实现，该信号线至少从阻抗电路36的末端之一连接到至少电源电压层30-2和地电压层30-3之一，并且，通过控制上述螺旋形安排的信号线的长度和宽度可以来设置由阻抗电路36给予的电阻的量，而不提供分立的电阻器。

在图9和10的PCB中，根据本发明的一个实施例，将阻抗电路36的谐振频率优选地设置为在0.8fr到1.2fr范围内的谐振频率，在此处“fr”为在没有阻抗电路36的电容器Cs时的PCB的谐振频率。

图11为根据本发明的一个实施例来说明阻抗特性对于PCB的频率的曲线图。在图11的曲线图中，水平轴代表频率，垂直轴代表阻抗，实线CV1指出在根据本发明的一个实施例的PCB中的阻抗的变化，而虚线CV2指出在传统的PCB中的阻抗的变化。从图11的曲线图可以看出，当传统的PCB在谐振频率处的阻抗相对高(表明传统PCB的电源电压噪声相对高)时，根据本发明的一个实施例的PCB在谐振频率处的阻抗相对低，这表明根据本发明的一个实施例的PCB的电源电压噪声相对低。在图11中，频率“fr”表明传统的PCB和根据本发明的一个实施例的PCB的谐振频率。

从而，根据本发明的一个实施例的PCB没有简单地通过添加去耦电容器将PCB的谐振频率移动到比半导体器件的可操作的频率更高的频率，而是将在谐振频率处的阻抗减少，来由此减少可以出现在谐振频率处的电源电压噪声。也就是，当根据本发明的一个实施例的PCB包含适当数目的去耦电容器时，PCB的谐振频率将比相应的半导体器件的可操作的频率更高，并且，当适当地调整PCB的阻抗电路的谐振频率时，可以减少出现在PCB的谐振频率处的电源电压噪声。

相对于传统的半导体器件，根据本发明的一个实施例的半导体器件可以已将交流分量电源电压噪声减少，并且相对于传统的半导体器件可以具有没有增加的直流分量电源电压噪声。此外，根据用于减少在半导体器件(根据本发明的一个实施例的半导体器件)中的电源电压噪声的方法，可以减少交流分量电源电压噪声，并且可以防止直流分量电源电压噪声增加。因而，根据本发明的一个实施例的半导体器件可能已将性能改进。

还有，根据本发明的一个实施例，通过添加阻抗电路到PCB，可以减少出现在PCB的谐振频率处的电源电压噪声。

Claims (23)

1、一种半导体器件，包含：

芯片，其包含多个第一电源电压端子和多个第一地电压端子；

封装，其包含连接到所述多个第一电源电压端子的多个第二电源电压端子，和连接到所述多个第一地电压端子的多个第二地电压端子，其中将所述芯片布置在所述封装中；

阻抗电路，其连接在直流分量第二电源电压端子和地电压之间，其中所述直流分量第二电源电压端子为所述多个第二电源电压端子之一；和，

交流分量断续器，其连接在所述直流分量第二电源电压端子和电源电压之间，并中断所述电源电压的交流分量，

其中将所述电源电压的交流分量和直流分量两者都施加到除所述直流分量第二电源电压端子之外的所述第二电源电压端子中的每一个，并将所述地电压施加到所述第二地电压端子中的每一个。

2、如权利要求1所述的器件，其中所述交流分量断续器包含铁氧体。

3、如权利要求1所述的器件，其中所述交流分量断续器包含电感器。

4、如权利要求1所述的器件，其中将所述交流分量断续器布置在所述封装里。

5、如权利要求4所述的器件，其中将所述交流分量断续器布置在所述芯片里。

6、如权利要求1所述的器件，其中将所述交流分量断续器布置在所述封装外。

7、如权利要求1所述的器件，其中所述阻抗电路为串联谐振电路。

8、一种半导体器件，包含：

芯片，其包含多个第一电源电压端子和多个第一地电压端子；

封装，其包含连接到所述多个第一电源电压端子的多个第二电源电压端子和连接到所述多个第一地电压端子的多个第二地电压端子，其中将所述芯片布置在所述封装中；

第一阻抗电路，其连接在直流分量第二地电压端子和电源电压之间，其中所述直流分量第二地电压端子为所述多个第二地电压端子之一；和

第一交流分量断续器，其连接在所述直流分量第二地电压端子和地电压之间，并中断所述地电压的交流分量，

其中将所述地电压的交流分量和直流分量提供到除所述直流分量第二地电压端子之外的所述第二地电压端子中的每一个，并至多将所述电源电压的交流分量和直流分量施加到所述第二电源电压端子中的每一个。

9、如权利要求8所述的器件，其中所述第一交流分量断续器包含铁氧体。

10、如权利要求8所述的器件，其中所述第一交流分量断续器包含电感器。

11、如权利要求8所述的器件，其中将所述第一交流分量断续器布置在所述封装里。

12、如权利要求11所述的器件，其中将所述第一交流分量断续器布置在所述芯片里。

13、如权利要求8所述的器件，其中将所述第一交流分量断续器布置在所述封装外。

14、如权利要求8所述的器件，其中所述第一阻抗电路为串联谐振电路。

15、如权利要求8所述的器件，还包含：

第二阻抗电路，其连接在直流分量第二电源电压端子和所述地电压之间，其中所述直流分量第二电源电压端子为所述多个第二电源电压端子之一；和

第二交流分量断续器，其连接在所述直流分量第二电源电压端子和所述电源电压之间，并中断所述电源电压的交流分量，

其中只将所述电源电压的直流分量提供到所述直流分量第二电源电压端子。

16、如权利要求15所述的器件，其中所述第一和第二交流分量断续器中的每一个都包含铁氧体。

17、如权利要求15所述的器件，其中所述第一和第二交流分量断续器中的每一个都包含电感器。

18、如权利要求15所述的器件，其中将所述第一和第二交流分量断续器中的每一个都布置在所述封装里。

19、如权利要求18所述的器件，其中将所述第一和第二交流分量断续器中的每一个都布置在所述芯片里。

20、如权利要求15所述的器件，其中将所述第一和第二交流分量断续器中的每一个都布置在所述封装外。

21、如权利要求15所述的器件，其中所述第一和第二阻抗电路中的每一个都为串联谐振电路。

22、一种用于在包含芯片和封装的半导体器件中减少电源电压噪声的方法，所述芯片包含多个第一电源电压端子和多个第一地电压端子，所述封装包含连接到所述多个第一电源电压端子的多个第二电源电压端子和连接到所述多个第一地电压端子的多个第二地电压端子，其中将所述芯片布置在所述封装中，所述方法包含：

使用连接在直流分量第二电源电压端子和地电压之间的第一串联谐振电路来减少交流分量电源电压噪声，其中所述直流分量第二电源电压端子为所述多个第二电源电压端子之一；

使用连接在所述直流分量第二电源电压端子和所述电源电压之间的第一交流分量断续器来中断电源电压的交流分量；

将所述电源电压的交流分量和直流分量两者都提供到除所述直流分量第二电源电压端子之外的所述第二电源电压端子中的每一个；以及，

至多将所述地电压的交流分量和直流分量两者都提供到所述第二地电压端子中的每一个。

23、如权利要求22所述的方法，还包含：

使用连接在直流分量第二地电压端子和所述电源电压之间的第二串联谐振电路来减少所述交流分量电源电压噪声，其中所述直流分量第二地电压端子为所述第二地电压端子之一；

使用连接在所述直流分量第二地电压端子和所述地电压之间的第二交流分量断续器来中断所述地电压的交流分量；以及，

只将所述地电压的直流分量提供到所述直流分量地电压端子。

Images