CN100550155C - 纠错、纠错编码、数据再现及数据记录的方法及其电路 - Google Patents

Abstract

从记录介质中再现数据，一边对再现数据实施交错处理一边保存在第1存储器中，这时对上述第1存储器的输入输出进行仲裁。判定保存在第1存储器中的数据数是否到达给定数据数，根据判定结果，容许将保存在第1存储器中的数据向第2存储器传送。在容许传送时，将再现数据从第1存储器向第2存储器传送，这时，对第2存储器的输入输出进行仲裁。对保存在第2存储器中的再现数据进行误码纠正，将包含在误码纠正后的再现数据中的用户数据从第2存储器向外部传出。

Description

纠错、纠错编码、数据再现、及数据记录的方法及其电路

技术领域

本发明涉及一种从对数据交错(interleave)处理后进行记录的记录介质中进行的数据再现处理以及向这样的记录介质进行的数据记录处理。具体而言，涉及对这样的记录介质进行数据再现时的误码纠正(纠错)处理及其数据记录时的纠正编码处理。

背景技术

近年来，开发了可高速再现在DVD和CD等光盘中记录的影像、文书等数字信息的装置，并且已经广泛实用。然而，在光盘上记录的数字信息由于是高密度，在读取时，不可避免地会出现由于伤痕、尘埃等引起的读取错误。为此，在光盘等介质上记录时，进行误码纠正编码处理，在再现时进行误码纠正。

图13表示现有技术的、记录了影像信息的光盘的记录再现装置的一例。该光盘记录再现装置，在再现时由光头1201扫描光盘，在记录·再现电路1202中将所获得的信息进行二值化。然后，由调制解调器1203解调，由ECC处理电路1204进行误码纠正，然后，由图像信号处理电路1205进行数据扩展后，获得目标映象信息。另外，在记录时，由图像信号处理电路1205压缩影像信息，由ECC处理电路1204进行误码纠正编码，由调制解调器1203进行调制后，由记录·再现电路1202变换成记录用模拟信号，由光头1201在光盘上记录。

对ECC处理电路1204的再现时的动作进行说明。图14表示图13中ECC处理电路1204的内部构成图。由解调器解码后的再现数据，首先通过仲裁器52在DRAM51中写1ECC块内的全部。然后，通过仲裁器52向进行误码运算的ECC处理部53传送，ECC处理部53接收误码纠正处理，通过仲裁器52，在DRAM51上的用户数据中返写入误码纠正结果，通过仲裁器52只将用户数据从DRAM52向图像信号处理电路传送。

然后对ECC处理电路1204的记录时的动作进行说明。由图像信号处理电路压缩的数据，通过仲裁器52写入到DRAM51中，通过仲裁器52传送给ECC处理部53。然后，在ECC处理部53中接受误码纠正编码处理后，通过仲裁器52在DRAM51中写入奇偶数据，通过仲裁器52将记录数据向调制器传送(例如参见专利文献1)。

因此，从解调器传送的数据在向传送到图像信号处理电路之前，并且从上述图像信号处理电路送出的数据传送到调制器之前，通过上述DRAM和上述仲裁器之间的总线的次数，为1)调制解调器～DRAM、2)ECC处理部～DRAM、3)图像信号处理电路～DRAM的最少3次。因此，为了进行光盘的高倍速再现/记录，上述DRAM总线的总线存取性能往往成为瓶颈。

另外，采用光盘上的数据的记录方向(以下称为「数据方向」)、和记录数据的误码纠正编码方向不同的光盘格式所记录的数据，在从光盘中读出后在缓冲器的DRAM上展开时，如果按照使DRAM的地址顺序和上述误码纠正编码方向一致那样配置数据时，光盘上的数据方向只能与DRAM的地址顺序不同。其结果，在将来自上述调制解调器的数据写入到上述DRAM中时，或者将来自上述DRAM的数据向上述调制解调器传送时，由于不能连续传送，只能1字节单位传送，造成上述DRAM总线的总线存取性能恶化。另外，由于只能一字节一字节传送，即使将DRAM总线的总线宽度扩展，也不能提高总线存取性能。

另外，相反，如果按照使DRAM的地址顺序和光盘上的数据方向一致那样配置数据时，上述误码纠正编码方向只能与DRAM的地址顺序不同。

其结果，在来自上述DRAM的数据向误码纠正运算器传送时，由于不能连续传送，只能1字节单位传送，依然造成上述DRAM总线的总线存取性能恶化。

然而，作为记录在光盘上的格式，例如关于高清晰度电视的数字记录光盘提出了新的方案，即将冗余度低的第1误码纠正编码、和误码纠正能力更强的第2误码纠正编码分别交错，在给定周期内将同步编码和各编码交互配置进行记录的记录格式(例如参见专利文献2)。

在将这样的纠正能力强的编码和纠正能力弱的编码的2种编码组合形成的记录格式中，在数据再现时，纠正能力更高的第2误码纠正编码的误码纠正过程中获得的误码位置信息、根据基于同步编码的检测结果的同步误码信息生成针对第1误码纠正编码的消失指针，通过消失纠正纠正能力低的第1误码纠正编码，可以提高纠正能力，实现可靠性高的数据再现。

【专利文献】

1.特开平11-831661号公报

2.特表2002-521789号公报

作为上述总线存取性能恶化的解决对策，在调制解调器和DRAM之间设置可以保存1ECC块整体的缓冲存储器，临时将1ECC块整体的数据保存在缓冲存储器中后进行交错或者解交错，并且缓冲存储器的传送也按照适合DRAM的总线宽度的字节数进行。这样，可以防止总线存取性能的恶化。但是，在该方法中，由于需要保存1ECC块整体大小的存储器，存在增大了电路面积的问题。

另外，对于将2种误码纠正编码和同步编码在给定周期中交互记录的记录格式，各编码实施各种不同交错进行记录，纠正能力强的第2误码纠正编码的误码位置信息，在对第2误码纠正编码的解交错后在误码纠正的过程中获得。为此，误码位置信息，在与第2误码纠正编码的编码列的排列顺序对应的排列顺序中获得。另外，同步误码信息，由于根据同步编码的检测结果获得，在与记录顺序对应的排列顺序中获得。另一方面，为消失校正第1误码纠正编码的消失指针的排列，需要是第1误码纠正编码列的排列顺序。因此，为了根据上述第2误码纠正编码的误码位置信息和同步误码信息生成消失指针，由于各个对应的排列顺序不同，存在不能直接使用第2误码纠正编码的误码位置信息和同步误码信息的问题。

发明内容

本发明的目的在于提供一种可以防止总线存取性能的恶化的误码纠正方法及其电路以及误码纠正编码方法及其电路。

另外，本发明的目的还在于提供一种在采用将进行各种不同误码纠正的2种数据交互配置进行记录的记录格式的记录、再现中，可以进行可靠性高的数据再现的数据再现方法及其电路以及数据记录方法及其电路。

另外，本发明的目的还在于提供一种利用上述各电路的数据再现装置以及数据记录装置。

在本发明的第1方案中，提供一种对从按照对在与记录介质上的记录方向不同的方向上进行误码纠正编码后的编码数据实施交错处理后与同步信号一起配置的数据格式记录了数据的记录介质中所再现的数据进行误码纠正的方法以及电路。

本方案中，从记录介质中再现数据、一边对该再现数据实施解交错处理一边保存在第1存储器中、这时对上述第1存储器的输入输出进行仲裁。判定保存在第1存储器中的数据数是否达到给定的数据数。根据该判定结果、容许将保存在第1存储器中的数据向第2存储器传送。当容许传送时、将再现数据从上述第1存储器向上述第2存储器传送、这时对第2存储器的输入输出进行仲裁。对保存在第2存储器中的再现数据进行误码纠正。将包含在进行了误码纠正后的再现数据中的用户数据从第2存储器向外部传出。

在本发明的第1方案中，提供一种对从按照对在与记录介质上的记录方向不同的方向上进行误码纠正编码后的编码数据实施交错处理后与同步信号一起配置的数据格式记录数据的误码纠正编码方法及其电路。

在本方案中，将用户数据保存在第1存储器中、这时对第1存储器的输入输出进行仲裁。对保存在第1存储器中的用户数据进行误码纠正编码。将误码纠正编码数据从上述第1存储器向第2存储器传送、这时对第2存储器的输入输出进行仲裁。判定在第2存储器中是否已经保存了给定数据数的数据。根据该判定结果，容许将保存在第2存储器中的数据传出，一边对第2存储器的数据实施交错处理一边向外部传出。

在本发明的第3方案中，提供一种从采用对第1数据和第2数据分别进行误码纠正编码、对第1编码数据进行第1交错处理后生成第1记录排列数据、对第2编码数据进行第2交错处理后生成第2记录排列数据、在给定周期内交互记录同步编码、第1记录排列数据、第2记录排列数据的格式记录了数据的记录介质中进行数据再现的方法及其电路。

在本方案中，从记录介质中读出的记录数据中分离生成同步编码、第1记录排列编码、第2记录排列编码。对第1记录排列数据实施第1解交错处理后生成第1编码句列数据。对第2记录排列数据实施第2解交错处理后生成第2编码句列数据。对第2编码句列数据进行误码纠正，生成与第2编码句列数据的排列顺序对应的数据误码位置信息。对数据误码位置信息进行第2交错处理、生成与第2记录排列数据的排列顺序对应的数据误码位置信息。从上述同步编码中抽出同步误码信息。按照记录数据的记录顺序将第2记录排列数据的排列顺序的数据误码位置信息和同步误码信息进行合成后、生成第2数据误码位置信息。根据第1数据误码位置信息、生成与第1记录排列数据的排列顺序对应的、表示第1数据的消失位置的消失指针。对该消失指针进行第1解交错处理、生成与第1编码句列数据的排列顺序对应的消失指针。采用与第1编码句列数据的排列顺序对应的消失指针，对第1编码句列数据进行消失误码纠正

在本发明的第4方案中，提供一种从采用对第1数据和第2数据分别进行误码纠正编码、对第1编码数据进行第1交错处理后生成第1记录排列数据、对第2编码数据进行第2交错处理后生成第2记录排列数据、在给定周期内交互记录同步编码、第1记录排列数据、第2记录排列数据的格式记录了数据的记录介质中进行数据再现的方法及其电路。

在本方案中，分离从记录介质中读出的记录数据、生成同步编码、第1记录排列编码、第2记录排列编码、从同步编码中抽出同步误码信息、对第1记录排列数据实施第1解交错处理后生成与第1记录排列数据对应的第1编码句列数据、对第2记录排列数据实施第2解交错处理后生成第2编码句列数据。对第2编码句列数据进行误码纠正，生成与第2编码句列数据的排列顺序对应的数据误码位置信息。根据数据误码位置信息、和同步编码信息生成表示第1数据中的数据消失位置、与第1记录排列数据的排列顺序对应的消失指针。消失指针在进行第1解交错处理中采用、对第1编码句列数据进行消失误码纠正。

在本发明的第5方案中，提供一种从采用对第1数据和第2数据分别进行误码纠正编码、对第1编码数据进行第1交错处理后生成第1记录排列数据、对第2编码数据进行第2交错处理后生成第2记录排列数据、在给定周期内交互记录同步编码、第1记录排列数据、第2记录排列数据的格式记录了数据的记录介质中进行数据再现的方法及其电路。

在本方案中，分离从记录介质中读出的记录数据、生成同步编码、第1记录排列编码、第2记录排列编码、从同步编码中抽出同步误码信息后写入到第1存储器中、对第1记录排列数据实施第1解交错处理后生成第1编码句列数据并写入到第2存储器中、对第2记录排列数据实施第2解交错处理后生成第2编码句列数据并写入到第3存储器中。对第2编码句列数据进行误码纠正，将第2编码句列数据的排列顺序对应的数据误码位置信息写入到第4存储器中。根据数据误码位置信息、和同步编码信息生成与第1记录排列数据的排列顺序对应的、表示第1数据的消失位置的消失指针、并写入到第5存储器中。消失指针在进行第1解交错处理中采用、对第1编码句列数据进行消失误码纠正。

在本发明的第6方案中，提供一种从采用对第1数据和第2数据分别进行误码纠正编码、对第1编码数据进行第1交错处理后生成第1记录排列数据、对第2编码数据进行第2交错处理后生成第2记录排列数据、在给定周期内交互配置同步编码、第1记录排列数据、第2记录排列数据的格式记录了数据的记录介质中进行数据再现的方法及其电路。

在本方案中，分离从记录介质中读出的记录数据、生成同步编码、第1记录排列编码、第2记录排列编码。第1记录排列数据被分割成多个数据片，对所分割的各数据片进行第1解交错处理后生成多个第1编码句列数据片。将多个第1编码句列数据片组合生成第1编码句列数据。对第2记录排列数据进行第2解交错处理生成第2编码句列数据。对第2编码句列数据进行误码纠正，生成与第2编码句列数据的排列顺序对应的数据误码位置信息。对数据误码位置信息进行第2交错处理、生成与第2记录排列数据的排列顺序对应的数据误码位置信息。从同步编码中抽出同步误码信息。按照记录数据的顺序对第2记录排列数据的排列顺序的数据误码位置信息、和同误码信息进行合成、生成表示第1数据的误码位置的第1数据误码位置信息。根据第1数据误码位置信息、生成与第1记录排列数据的排列顺序对应的、表示第1数据的消失位置的第1记录排列消失指针。对该消失指针进行第1解交错处理、生成与第1编码句列数据的排列顺序对应的消失指针。采用该第1编码句列数据的排列顺序的消失指针、对第1编码句列数据进行消失误码纠正。

在本发明的第7方案中，提供一种从采用对第1数据和第2数据分别进行误码纠正编码、对第1编码数据进行第1交错处理后生成第1记录排列数据、对第2编码数据进行第2交错处理后生成第2记录排列数据、在给定周期内交互记录同步编码、第1记录排列数据、第2记录排列数据的格式记录了数据的记录介质中进行数据再现的方法及其电路。

在本方案中，分离从记录介质中读出的记录数据、生成同步编码、第1记录排列编码、第2记录排列编码、从同步编码中抽出同步误码信息、第1记录排列数据被分割成多个数据片、对所分割的各数据片进行第1解交错处理后生成多个第1编码句列数据片、对第2记录排列数据进行第2解交错处理生成第2编码句列数据。将多个第1编码句列数据片组合生成第1编码句列数据。对第2编码句列数据进行误码纠正、生成与第2编码句列数据的排列顺序对应的数据误码位置信息。根据数据误码位置信息、和同步误码信息、生成与第1记录排列数据的排列顺序对应的、表示第1数据的消失位置的消失指针。对该消失指针进行第1解交错处理的同时被采用、对第1编码句列数据进行消失误码纠正。

在本发明的第8方案中，提供一种从采用对第1数据和第2数据分别进行误码纠正编码、对第1编码数据进行第1交错处理后生成第1记录排列数据、对第2编码数据进行第2交错处理后生成第2记录排列数据、在给定周期内交互记录同步编码、第1记录排列数据、第2记录排列数据的格式记录了数据的记录介质中进行数据再现的方法及其电路。

在本方案中，分离从记录介质中读出的记录数据、生成同步编码、第1记录排列编码、第2记录排列编码、从同步编码中抽出同步误码信息并写入第1存储器中、第1记录排列数据被分割成多个数据片、对所分割的各数据片进行第1解交错处理后生成多个第1编码句列数据片并写入到第2存储器中、对第2记录排列数据进行第2解交错处理生成第2编码句列数据并写入到第3存储器中。将第2存储器内的第1编码句列数据片依次写入到第4存储器中、生成第1编码句列数据。对第2编码句列数据进行误码纠正、将第2编码句列数据的排列顺序对应的数据误码位置信息写入到第5存储器中。根据数据误码位置信息、和同步误码信息、生成与第1记录排列数据的排列顺序对应的表示第1数据的消失位置的消失指针并写入到第6存储器中。对消失指针进行第1解交错处理的同时被采用、对第1编码句列数据进行消失误码纠正。

在本发明的第9方案中，提供一种采用将第1数据和第2数据交互配置的格式在记录介质上记录数据的方法及其电路。

在本方案中，对第1数据进行误码纠正编码，生成第1编码句列数据。对第2数据进行误码纠正编码，生成第2编码句列数据。产生同步编码。对第1编码句列数据进行第1交错处理后生成第1记录排列数据，对第2编码句列数据进行第2交错处理后生成第2记录排列数据，在给定周期交互配置同步编码、上述第1记录排列数据、上述第2记录排列数据后进行记录。

在本发明的第10方案中，提供一种采用将第1数据和第2数据交互配置的格式在记录介质上记录数据的方法及其电路。

在本方案中，对第1数据进行误码纠正编码，将第1数据的编码句列数据写入到第1存储器中。对第2数据进行误码纠正编码，将第2数据的编码句列数据写入到第2存储器中。产生同步编码。对写入到第1存储器中的第1数据的编码句列数据在进行第1交错处理的同时进行读出，另外，对写入到第2存储器中的第2数据的编码句列数据在进行第2交错处理的同时进行读出，在给定周期交互配置同步编码、第1记录排列数据、第2记录排列数据。

在本发明的第11方案中，提供一种采用将第1数据和第2数据交互配置的格式在记录介质上记录数据的方法及其电路。

在本方案中，对第1数据进行误码纠正编码，生成第1编码句列数据。对第2数据进行误码纠正编码，生成第2编码句列数据。产生同步编码。将第1数据的编码句列数据分割成给定数。对分割后的第1数据的编码句列数据的一片进行第1交错处理生成第1记录排列数据的一片，对第2编码句列数据进行第2交错处理生成第2记录排列数据，在给定周期交互配置同步编码、第1记录排列数据、第2记录排列数据后进行记录。

在本发明的第12方案中，提供一种采用将第1数据和第2数据交互配置的格式在记录介质上记录数据的方法及其电路。

在本方案中，对第1数据进行误码纠正编码，将第1编码句列数据写入到第1存储器中。对第2数据进行误码纠正编码，将第2编码句列数据写入到第2存储器中。将第1数据的编码句列数据分割成给定数的编码句列片。将第1数据的编码句列数据的所分割的一片写入到第3存储器中。产生同步编码。对第1编码句列数据片进行第1交错处理的同时从第3存储器中读出后生成第1记录排列数据片，另外，对第2数据的编码句列数据进行第2交错处理的同时从第2存储器中读出后生成第2记录排列数据，在给定周期交互配置同步编码、第1记录排列数据片、第2记录排列数据后进行记录。

上述本发明的误码纠正电路、再现电路可以在再现装置中适用，误码纠正编码电路、记录电路可以在记录装置中适用。

附图说明

图1表示数据的记录方向和误码纠正编码方向不同的光盘上的数据格式的示意图。

图2表示本发明实施方案1的误码纠正电路的方框图。

图3表示本发明实施方案1的误码纠正电路的流程图。

图4表示实施方案1中的误码纠正电路的第1存储器的数据配置。

图5表示由于比特偏移造成1页量的数据没有对齐时的传送动作的说明图(第1例)。

图6表示由于比特偏移造成1页量的数据没有对齐时的传送动作的说明图(第2例)。

图7表示由于比特偏移造成1页量的数据没有对齐时的传送动作的说明图(第3例)。

图8表示由于比特偏移造成1页量的数据没有对齐时的传送动作的说明图(第4例)。

图9表示本发明实施方案2的误码纠正电路的方框图。

图10表示本发明实施方案2的误码纠正电路的流程图。

图11表示实施方案2中的第2存储器的数据配置。

图12表示本发明的实施方案3的数据记录再现装置的方框图。

图13表示现有技术的数据记录再现装置的方框图。

图14表示现有技术的误码纠正电路的方框图。

图15表示在实施方案4～13中适用的、光盘上的记录数据格式的生成过程。

图16表示在实施方案4～13中适用的、光盘上的记录数据格式的说明图。

图17A、17B表示第1交错的一例。

图18A、18B表示第2交错的一例。

图19表示本发明的实施方案4的数据再现电路的构成图。

图20表示实施方案4的数据再现电路的再现动作的流程图。

图21表示在实施方案4的数据再现电路的再现动作时所生成的各种格式的数据。

图22表示在实施方案4的数据再现电路的再现动作时所生成的各种格式的数据(图21的继续)。

图23表示在实施方案4的数据再现电路的再现动作时所生成的各种格式的数据(所再现的记录数据存在突发性错误时的例子)。

图24表示在实施方案4的数据再现电路的再现动作时所生成的各种格式的数据(所再现的记录数据存在突发性错误时的例子)(图23的继续)。

图25表示本发明的实施方案5的数据再现电路的构成图。

图26表示实施方案5的数据再现电路的再现动作的流程图。

图27表示在实施方案5的数据再现电路的再现动作时所生成的各种格式的数据。

图28表示本发明的实施方案6的数据再现电路的构成图。

图29表示实施方案6的数据再现电路的再现动作的流程图。

图30表示在实施方案6中在同一缓冲存储器内设置第2存储器和第3存储器所对应的区域的例子。

图31表示在实施方案6中在数据分离·解交错部中设置了分别与同步检测信息、第1编码句列数据、第2编码句列数据对应的标志的构成图。

图32表示第2编码句列排列数据误码位置信息的格式。

图33A表示根据同步编码生成同步误码信息的方法的一例。

图33B表示同步误码信息的映射例。

图34，第1记录排列消失指针的格式例，是只在1字节中的最下位比特上保存指针值的格式。

图35表示在1个小容量存储器内所分配的数据区域的一例。

图36表示在1个小容量存储器内所分配的数据区域的一例。

图37表示本发明的实施方案7的数据再现电路的构成图。

图38表示在实施方案7的数据再现电路的再现动作时所生成的各种格式的数据。

图39表示在实施方案7的数据再现电路的再现动作时所生成的各种格式的数据(图38的继续)。

图40表示实施方案7的数据再现电路的再现动作的流程图。

图41表示本发明的实施方案8的数据再现电路的构成图。

图42表示实施方案8的数据再现电路的再现动作的流程图。

图43表示在实施方案8的数据再现电路的再现动作时所生成的各种格式的数据。

图44表示本发明的实施方案9的数据再现电路的构成图。

图45表示实施方案9的数据再现电路的再现动作的流程图。

图46表示在实施方案9中在数据分离·解交错部中设置了分别与同步检测信息、第1编码句列数据、第2编码句列数据对应的标志的构成图。

图47表示本发明的实施方案10的数据再现电路的构成图。

图48表示在实施方案10的数据再现电路的再现动作时所生成的各种格式的数据。

图49表示实施方案10的数据再现电路的再现动作的流程图。

图50表示本发明的实施方案11的数据再现电路的构成图。

图51表示实施方案11的数据再现电路的再现动作的流程图。

图52表示在实施方案11中在数据分离·解交错部中设置了分别与同步检测信息、第1编码句列数据、第2编码句列数据对应的标志的构成图。

图53表示本发明的实施方案12的数据再现电路的构成图。

图54表示在实施方案12的数据再现电路的再现动作时所生成的各种格式的数据。

图55表示实施方案12的数据再现电路的再现动作的流程图。

图56表示本发明的实施方案13的数据再现电路的构成图。

图57表示实施方案13的数据再现电路的再现动作的流程图。

图58表示在实施方案13中在数据分离·解交错部中设置了分别与同步检测信息、第1编码句列数据、第2编码句列数据对应的标志的构成图。

图59表示采用本发明的数据再现电路的光盘再现装置的构成图。

图60表示采用本发明的数据记录放电路的光盘再现装置的构成图。

具体实施方式

以下参照附图说明本发明的优选实施方案。

实施方案1

在本实施方案中，对从根据图1所示的光盘格式记录了数据的光盘中进行数据再现时、进行再现数据的误码纠正的误码纠正电路的例子进行说明。

首先，对记录了本实施方案的误码纠正电路进行误码纠正的再现信号的光盘上的记录数据格式进行说明。

图1表示在光盘上进行记录的记录数据格式中ECC块内的帧构成的示意图。ECC块是进行误码纠正时的数据单位，由误码纠正编码列的集合构成。1行由10字节的用户数据以及奇偶构成，每隔2行配置帧同步信号FS。帧同步信号FS之间的数据列称为帧。在本例中，1帧相当于2行。在列方向上，100字节的用户数据和2字节的奇偶并排，形成一个误码纠正编码列。10列的纠正编码列构成一个ECC块。

如图1所示，如果将光盘上的数据顺序依次进行1号、2号、…那样的编号，则第1号、第11号、第21号…的数据属于同一误码纠正编码列。按照第1号、第11号、第21号…前进的方向是误码纠正编码方向(编码方向)。因此，在该格式中，误码纠正编码方向的相对于光盘上的方向的交错长度为10。这样，通过实施交错可以提高对突发性错误的误码纠正能力。「FS」表示帧同步信号，当产生比特偏移时采用比特偏移发生后的帧同步信号FS实施再次同步，可以获得正确的时序，进行正确的数据再现。「SS」表示扇区同步信号，也兼作为帧同步信号。1扇区由3帧构成。扇区同步信号和帧同步信号同样，当产生比特偏移时可以采用比特偏移发生后的扇区同步信号SS实施再次同步。

图2表示对图1所示数据格式对应的数据进行误码纠正的、本实施方案中的误码纠正电路的构成图。误码纠正电路包含图2所示处理部11～20。误码纠正电路从调制解调器接收数据、进行误码纠正处理，向图像信号处理电路输出误码纠正后的数据。

第1存储器11临时保存再现数据，由比1ECC块整体的大小要少的容量的SRAM等构成。第1仲裁部12，对第1存储器11的输入输出进行仲裁，由周知的总线仲裁器构成。输入控制部13，对再现数据实施解解交错的同时保存在第1存储器11中，由计算解交错后的地址的乘法器等构成。判定部14，判定是否在第1存储器11中保存了给定数据量的数据，由对所保存的数据数量计数的计数器、和将给定数与保存数据数进行比较的比较器等构成。

第2存储器15具有4字节的总线宽度，由DRAM等构成。第1仲裁部16进行第2存储器15的输入输出的仲裁，由周知的总线仲裁器构成。容许部17根据判定部14的结果，容许将保存在第1存储器11中的数据向第2存储器15传送。存储器间传送部18，在容许部17容许传送时，将再现数据从第1存储器11向第2存储器15传送，由存储器总线、计算第1存储器11的地址的乘法器、计算第2存储器15的地址的乘法器等构成。误码纠正运算部19对保存在第2存储器中的再现数据进行误码纠正。输出控制部20由误码纠正运算部19除去误码后的再现数据中所包含的用户数据从第2存储器15传出，由计算第2存储器15的地址的乘法器等构成。

图3表示误码纠正电路的处理流程图。采用图3说明误码纠正电路的传送动作。

光盘再现时，从调制解调器向误码纠正电路传送图1所示格式的带同步信号的数据(即扇区同步信号SS、帧同步信号FS、用户数据以及奇偶。

误码纠正电路当从调制解调器接收到数据时，输入控制部13从接收数据中取出扇区同步信号SS和帧同步信号FS(S101)、将用户数据和奇偶一字节一字节写入到第1存储器11中(S102)。判定部14，判断在第1存储器11中是否保存了给定数量的数据(S103)。当判定在第1存储器11中保存了给定数量的数据时，容许部17容许从第1存储器11向第2存储器15传送(S104)，存储器间传送部18开始从第1存储器11向第2存储器15传送(S105)。这样，在第2存储器15中记录数据(S106)。其间，输入控制部13，继续进行向第1存储器11的写入。

重复进行上述步骤，将图1所示的1ECC块量的所有记录数据都传送到第2存储器15中后，误码纠正运算部19进行误码纠正(S107)、然后，只将记录数据中的用户数据由输出控制部20传送到图像信号处理电路(S108)。

其间，第2仲裁部16，对由存储器间传送部18、误码纠正运算部19和输出控制部20向第2存储器15的存取进行仲裁。第1仲裁部12由输入控制部13和存储器间传送部18向第1存储器的存取竞争进行仲裁。第2仲裁部16，对由存储器间传送部18、误码纠正运算部19和输出控制部20向第2存储器15的存取竞争进行仲裁。

如上那样，采用比1ECC块整体的大小要少的容量的第1存储器11，可以提高第2存储器15的总线存取性能。

在此，在上述第S102步中，对向第1存储器11的写入动作进行详细说明。

图4表示在第1存储器11中写入的再现数据的示意图。地址从左到右、从上到下增进。第1存储器11被分割成3页。给定的数据数相当于1页的容量，其大小为交错长度的字节数(10)乘以第2存储器15的总线宽度的字节数(4)后的值、即40字节。第1存储器11的存储容量，为120字节。因此，第1存储器11，由相对于1200字节的1ECC块的10％的小容量构成。输入控制部13，除去扇区同步信号SS和帧同步信号FS，将用户数据和奇偶，按照第1存储器11的图4所示第1页中的框内的数字顺序一字节一字节写入。

以下，对在上述第S105步中从第1存储器11和向第2存储器15的存储器间传送动作的详细进行说明。

当由输入控制部13写入从第1存储器11的第1页的第1号开始到40号为止的40字节数据时，判定部14判定在第1存储器11中保存了给定数量的数据(40字节)。根据该判定结果，容许部17容许从第1存储器11向第2存储器15传送，存储器间传送部18开始从第1存储器11向第2存储器15传送。

在此，对由存储器间传送部18从第1存储器11向第2存储器15的传送进行更详细说明。

首先，在第1存储器11中将图4所示排列的第1号、第11号、第21号、第31号中所写入的数据读出，在第2存储器15中对从图1所示排列的第1列的第1行到第4行一次写入。然后，将在第1存储器11内的图4中的第2号、第12号、第22号、第32号中所写入的数据读出，在第2存储器15中对从图1所示排列的第2列的第1行到第4行一次写入。然后，重复同样的过程，将在第1存储器11的第1页中写入的数据全部写入到第2存储器15中。

此外，第1仲裁部12，对于由输入控制部13和存储器间传送部18向第1存储器11的存取竞争，按照由输入控制部13的存取优先那样进行仲裁。

如上所述，第1存储器11的容量为交错长度乘以第1存储器11的总线宽度后的数，从第1存储器11向第2存储器15的传送按照与第1存储器的总线宽度相适合的数据尺寸单位进行，这样采用比IEC块整体的尺寸少的容量的第1存储器11，可以提高第2存储器15的总线传送效率。

然后，对由比特偏移等引起一部分数据缺落，1页的数据不能对齐时的动作，采用4个例子进行说明。

第1例表示由于比特偏移跳入到下一帧，而数据的写入位置在同一页内被移动后的情况。采用图5进行说明。假定输入控制部13在接收到图5所示第1页的第15号中所写入的数据后，接收到帧同步信号FS。由于1帧为20字节，下一帧的先头为图5帧的第1页的第21号。因此，输入控制部13，开始写入从第1页的第21号开始之后的数据。

第2例表示由于比特偏移跳入到下一帧，并且数据的写入位置被移动下一页后的情况。采用图6进行说明。假定输入控制部13在接收到图6所示第1页的第34号中所写入的数据后，接收到帧同步信号FS，下一帧的先头为第2页的第1号。因此，输入控制部13，开始写入从第2页的第1号开始之后的数据。这时，判定部14判定第1页的写入结束，这样容许部17发出容许传送，存储器间传送部18开始将在第1页中写入的数据向第2存储器15传送。

第3例表示由于比特偏移跳过多帧，并且数据的写入位置被移动到下一页后的情况。采用图7进行说明。假定输入控制部13在接收到图7所示第1页的第15号中所写入的数据后，接收到扇区同步信号SS。由于1扇区由3帧构成，下一扇区的先头为第2页的第21号。因此，输入控制部13，开始写入从第2页的第21号开始之后的数据。这时，判定部14判定第1页的写入结束，容许部17发出容许传送。这样，存储器间传送部18开始将在第1页中写入的数据向第2存储器15传送。

第4例表示由于比特偏移跳过多帧，并且数据的写入位置被移动到下一页时，又发生了比特偏移将数据的写入位置移动更下一页后的情况。采用图8进行说明。

例如，如第3例那样，在第1页的写入途中产生一次数据跳进，从第2页的途中(第21号)开始写入，到第2页的第36号时，输入控制部13又接收到帧同步信号FS。这时，下一帧的先头为第3页的第1号。因此，输入控制部13，开始写入从第3页的第1号开始之后的数据。这时，判定部14判定第2页的写入结束，容许部17发出容许传送。这样，存储器间传送部18开始将在第2页中写入的数据向第2存储器15传送。当第1页中写入的数据向第2存储器15的传送没有结束时，容许部17，容许将第2页的数据向第2存储器15的传送，保持在第1页中写入的数据向第2存储器15的传送结束为止。

这样，通过使第1存储器11具有可以保存交错长度乘以第1存储器11的总线宽度后的数的数据那样的3页量，可以容易处理由于比特偏移等引起的数据没有对齐的情况。

如上所述，依据本实施方案，光盘再现时，通过在对来自解调器的数据进行解交错的同时，将其保存在第1存储器(解交错用存储器)11中，当在保存给定数量(交错长度乘以第2存储器15的总线宽度后的数)后写入到第2存储器(例如DRAM)15中，在第1存储器11和第2存储器15之间由于可以按照第2存储器15的总线宽度对应的字节数进行传送，可以第2存储器15的总线的存取性能。

另外，通过使第1存储器11的容量为交错长度乘以第1存储器11的总线宽度后的数的3倍，其存储器容量可以比1ECC块整体的大小要少。另外，通过使第1存储器11具有可以保存交错长度乘以第2存储器15的总线宽度后的数的数据页的3页量，可以容易处理由于比特偏移等引起的数据没有对齐的情况。

实施方案2

在本实施方案中，对在向按照图1所示光盘格式进行记录的光盘的记录动作中执行误码纠正编码功能的误码纠正编码电路的一实施方案进行说明。

图9表示本实施方案的误码纠正编码电路的构成图。

误码纠正编码电路包含构成要素31～40。误码纠正编码电路对从图像信号处理电路接收的数据进行误码纠正编码处理，向调制解调器输出。

第1存储器31具有4字节的总线宽度，由DRAM等构成。第1仲裁部32进行第1存储器31的输入输出的仲裁，由周知的总线仲裁器构成。输入控制部33，由将用户数据保存在第1存储器31中、计算第1存储器31的地址的乘法器等构成。误码纠正编码运算部39，对保存在第1存储器31中的用户数据进行误码纠正编码运算，产生奇偶。第2存储器35临时保存由误码纠正编码运算部39进行误码纠正编码后的数据，由比1ECC块整体的容量要少的容量的SRAM等构成。

存储器间传送部38，将进行误码纠正编码后的数据从第1存储器31向第2存储器35传送。存储器间传送部38，由存储器总线、计算第1存储器31的地址的乘法器、计算第2存储器35的地址的乘法器等构成。第2仲裁部36进行第2存储装置的输入输出的仲裁，由周知的总线仲裁电路构成。判定部34，判定在第2存储器35中是否保存了给定数据量的数据，由对所保存的数据数量进行计数的计数器、对给定数和保存数据数进行比较的比较器等构成。容许部37，根据判定部34的结果，容许向第2存储器35传送所保存的数据。输出控制部40，在容许部37容许传送时，在对编码数据施加交错处理的同时从第2存储器35发出，由为计算交错后的地址的乘法器和加法器等构成。

图10表示本实施方案中的误码纠正编码电路的处理流程图。参照该图，说明误码纠正编码电路的传送动作。

在数据记录时，首先输入控制部33从图像信号处理电路接收用户数据，将所接收的用户数据向第1存储器31传送(S121)。用户数据通过第1仲裁部32向误码纠正编码运算部39传送。误码纠正编码运算部39对所传送来的用户数据进行误码纠正编码运算(S122)，产生奇偶后写入到第1存储器31中(S123)。第1存储器31上的用户数据和奇偶，按照误码纠正编码列方向配置。存储器间传送部38，将第1存储器31上的用户数据和奇偶向的2存储器35传送(S124)。当达到相对于给定数据数量的1页时，判定部34，判定已经将给定数量的数据保存在第2存储器35中(S126)，容许部37容许将保存在第2存储器35的1页量的数据向调制器传送(S127)，输出控制部40在实施交错处理的同时向调制器传送(S128)。上述处理之间，第1仲裁部32，对由输入控制部33、误码纠正编码运算部39和存储器间传送部38形成的向第1存储器31的存取竞争进行仲裁。第2仲裁部36，对由存储器间传送部38和输出控制部40形成的向第2存储器35的存取竞争进行仲裁。

如上那样，采用比1ECC块整体的容量要少的容量的第2存储器35，可以提高第1存储器31的总线存取性能。

在此，采用图1和图11详细说明由存储器间传送部38从第1存储器31向第2存储器35的数据传送动作。

图12表示写入到第2存储器35中的编码数据的示意图。地址从左到右、从上向下行进。第2存储器35被分割成2页。上述给定数据数相当于1页的容量，其大小为交错长度的字节数10乘以第1存储器31的总线宽度的字节数的4字节后的值，即40字节。第2存储器35的存储容量为80字节。因此，第2存储35由1200字节的1ECC块的不到7％的小容量存储器构成。

传送顺序如下所示。首先，在第1存储器31中，一次读出图1所示排列的第1列的从第1行到第4行为止的4字节的数据(1、11、21、31)，写入到第2存储器35中的图11所示第1页的第1号、第11号、第21号、第31号中。然后，在第1存储器31中，一次读出图1所示排列的第2列的从第1行到第4行为止的4字节的数据(2、12、22、32)，写入到第2存储器35中的图11所示第1页的第2号、第12号、第22号、第32号中。以下，重复同样的操作，将图1所示排列的从第1行到第4行为止的所有数据，写入到第2存储器35的第1页中。当写满1页后，判定部34，判定在第2存储器35中已经保存了给定数量的数据，根据该判定结果，容许部37容许将保存在第2存储器35的第1页的数据向调制器传送，输出控制部40，在实施交错处理的同时向调制器传送。其间，存储器间传送部38，将第1存储器31上的数据按照和上述同样的顺序写入到下一页中。

从第2存储器35按照如下方法读出。即，输出控制部40，将编码数据从第2存储器35的图11所示第1页开始，按照框内的数字顺序(即在图中从上到下、从左到右)1字节1字节读出。

输出控制部40，将第1存储器31上的用户数据和奇偶依次写入到第2存储器35的第1页到第2页中，当第2页写满时再次从第1页开始写入。重复上述过程，将图4所示用户数据和奇偶全部从第1存储器31经过第2存储器35后向调制器传送。

此外，第2仲裁部36，对于由输出控制部40、存储器间传送部38形成的向第2存储器35的存取竞争，按照输出控制部40形成的存取优先那样进行仲裁。

这样，通过采用比1ECC块整体容量(1200字节)少的容量(80字节)的第2存储器35，可以提高第1存储器31的总线的存取性能。

如上所述，依据本实施方案，在光盘记录时，通过将第1存储器(例如DRAM)31的数据，在第2存储器(缓冲存储器)35中保存了交错长度乘以第1存储器31的总线宽度的数量的数据之后，实施交错处理的同时向调制器传出，可以提高第1存储器31的总线的存取性能。另外，通过使第2存储器35的容量为交错长度乘以第1存储器31的总线宽度的数量的2倍，其存储器容量可以比1ECC块整体的容量少。

实施方案3

在本实施方案中，说明记录影像信息的光盘的记录再现装置的一例。

图12表示在本实施方案中的光盘的记录再现装置的一例。光盘的记录再现装置，包括光头1301、记录·再现电路1302、调制解调器1303、ECC处理电路1304、压缩图像信号或者将压缩后的图像信号展开进行复原的图像信号处理电路1307。ECC处理电路1304包括实施方案1所示的纠正电路1305、实施方案2所示的误码纠正编码电路1306。

光盘的记录再现装置，在再现时，由光头1301扫描光盘，所获得的信息由记录·再现电路1302二值化。然后，由调制解调器1303解调，由ECC处理电路1304内的误码纠正电路1305进行误码纠正，然后，由图像信号处理电路1307进行数据展开，获得目标影像信息。另外，在记录时，由图像信号处理电路1307压缩影像信息，由ECC处理电路1304内的误码纠正编码电路1306进行误码纠正编码，由调制解调器1303进行调制后，由记录·再现电路1302变换成记录用模拟信号，由光头1301在光盘上记录。

如上所述，依据本实施方案，通过具有包括实施方案1和实施方案2的电路的ECC处理电路1304，可以提供能进行更高倍速记录再现的光盘记录再现装置。

如上所述，依据本实施方案的记录再现装置，在再现光盘时，来自调制解调器1303的数据在进行解交错的同时被写入到第1存储器中，每隔给定数据数量(第1存储器的总线宽度乘以交错长度后的数)从第1存储器向第2存储器传送数据，这样，在第1存储器和第2存储器之间可以按照与第2存储器的总线宽度相适合的字节数传送，可以提高第2存储器的存取性能。另外，通过使第1存储器的容量为交错长度乘以第1存储器的总线宽度后的数的给定倍数(例如3倍)，其存储器容量可以比1ECC块整体的容量少。另外，通过使1页的容量为交错长度乘以第1存储器的总线宽度后的数的数据容量，而使第1存储器具有3页量的区域，可以容易处理由比特偏移等形成的数据没有对齐的情况。

另外，依据本实施方案，在光盘记录时，通过将第1存储器的数据，在第2存储器中保存了交错长度乘以第1存储器的总线宽度后的数的数据后，在实施交错处理的同时向调制器传送，可以提高第1存储器的存取性能。另外，通过使第2存储器的容量为交错长度乘以第1存储器的总线宽度后的数的2倍数，其存储器容量可以比1ECC块整体的容量少。

在以下的实施方案中，对采用交互配置第1数据和第2数据的记录格式记录数据的光盘进行数据的记录/再现的再现电路以及记录电路进行说明。为此，在此对在以下实施方案的说明中使用的术语进行说明。

<术语的定义>

第1数据：例如影像或者声音等的数据。

第2数据：为检测第1数据中的突发性错误而配置的数据。例如为BIS(Burst Indicating Subcode)。

记录排列数据：使介质上的记录方向(地址方向)、和数据方向(数据连续的方向)一致那样配置数据的各字节进行记录的数据。

编码句列数据：按照可进行奇偶校验那样排列记录的数据。按照介质上的记录方向和编码方向一致那样配置数据的各字节进行记录。

同步误码信息：表示在每个同步编码中有无同步编码的误码的信息。

数据误码位置信息：表示由突发性错误等产生了误码的位置的信息。特别是，第1数据误码位置信息，作为表示在第1数据中消失的数据区域的开始位置以及结束位置的信息利用。

消失指针：根据数据误码位置信息产生。在第1数据中表示由于突发性错误等发生数据消失的位置(区域)的信息。

<记录格式、交错>

另外，在说明电路的构成、动作之前，对在本实施方案以及以后的实施方案中涉及到的光盘上的记录格式进行说明。

图15表示在本实施方案以及以后的实施方案中涉及到的光盘上的记录格式的数据的生成过程。对根据图15所示的216行×403列的第1数据101以及30行×24列的第2数据102生成图16所示248行×312列的数据的过程进行说明。

在图15中，符号「101」表示第1数据，符号「102」表示第2数据。在第1数据101以及第2数据102中数据的排列方向(即数据的顺序)分别为列方向。符号「103」表示第1编码句列数据，符号「104」表示第2编码句列数据。第1以及第2编码句列数据103以及104以列单位编码。符号「105」表示第1记录排列数据。第1记录排列数据的记录方向为行方向。符号「106」表示第2记录排列数据，符号「107」表示同步编码。这些的记录方向为行方向。

第1编码句列数据103，通过对由第1数据101的216字节数据构成的各列进行误码纠正编码并分别在其上附加32字节的奇偶后生成。

第2编码句列数据104，通过对由第2数据102的30字节数据构成的各列进行误码纠正编码并分别在其上附加32字节的奇偶后生成。对于第2编码句列数据104，由第1误码纠正编码，进行误码纠正能力强的编码。

第1记录排列数据105，通过对第1编码句列数据103进行交错处理后生成。第2记录排列数据106通过对第2编码句列数据104进行交错处理后生成。

图16表示将图15所示第1记录排列数据105被8等分成各38列，等分后的第1记录排列数据105，与第2记录偏离数据106的列和同步编码107的列交互配置所构成的记录数据。

在图16中，数据201表示同步编码。数据202，表示38列的第1记录排列数据202。数据203表示一列的第2记录排列数据。第1记录排列数据202，每隔38列插入同步编码201或者第2记录排列数据203。图中，箭头表示对光盘进行记录以及再现的方向，在每行从最上位行到最下位行的顺序进行记录。

如上所述，在本实施方案中作为前提的光盘上的记录格式，是将纠正能力强的编码和纠正能力弱的编码的2种编码进行组合后的数据格式。

参照图17A以及图17B，说明第1交错处理的例子。

在图17A中，第1编码句列数据301包含4行×4列的数据构成的多个块302～304。图17B所示第1记录排列数据305是实施了第1交错处理后的数据。

第1交错处理如下进行。首先将第1编码句列数据301分割成4行×4列的块302～304，进一步将各块内的行循环位移。对各块内的行的循环位移进行说明。首先，在左上的块302中，在4行内循环位移1行。然后在块302的右邻块303中，循环位移2行。以后同样，循环位移的行数，每向右邻前进一块就增加1行。第1段的块结束后，第2段的最初块304循环位移1行。以后的块同样在各块内循环位移。

对循环位移具体说明。假定第1编码句列数据301的各字节为Di，j(i＝0、…、247，j＝0、…、303)。第i行、第j列的数据Di，j，通过第2交错处理后，被配置在第4*div(i，4)+mod(mod(div(j，4)+1，4)+i-4*div(i，4)，4)行、第j列上。

在此，div(x，y)表示求出x除以y后的商的函数，mod(x，y)表示求出x除以y后的余数的函数。

以上的交错处理结果，生成图17B所示第1记录排列数据305。在第1记录排列数据305中，记录顺序按照从最上位行到最下位行的顺序一行一行进行，另外，在各行内，在从左到右的方向上，即行方向的顺序记录数据。

参照图18A以及图18B，说明第2交错处理的例子。图18A表示第2交错处理前的第2编码句列数据401，图18B表示第2交错处理后的第2记录排列数据402。第2交错处理，在第2编码句列数据401中在列方向上配置的24个编码句列，在第2记录排列句列402中在斜方向上配置，以行方向作为记录方向进行记录。更具体讲，第2编码句列数据401的各字节为Bi，j(i＝0、…、61，j＝0、…、23)。交错处理后的第i行、第j列的要素配置成为第mod(i+62*j，248)行、第mod(i+62*j，6)列。

通过以上的交错处理，生成第2记录排列数据402。在第2记录排列数据402种，记录顺序按照从最上位行到最下位行的顺序一行一行进行，另外，在各行内，在从左到右的方向上，即行方向的顺序记录各数据。此外，第1以及第2交错处理并不限定于上述例子。

实施方案4

对从采用交互配置第1数据和第2数据的记录格式记录数据的光盘中进行数据再现的再现电路进行说明。

图19表示本实施方案的数据再现电路的电路图。本实施方案的数据再现电路，从按照图15到图18所示数据记录格式记录的光盘中再现数据。数据再现电路如图19所示包括多个处理部3501～3513。

数据分离部3501，将从光盘读出的记录数据分离，生成同步编码、第1记录排列数据、第2记录排列数据。第1编码句列数据生成部3502，在第1记录排列数据中进行第1解交错处理后生成第1编码句列数据。第2编码句列数据生产部3503，在第2记录排列数据中进行第2解交错处理后生成第2编码句列数据。

第2编码句列排列数据误码位置信息生成部3504，对第2编码句列数据进行误码纠正，生成与第2编码句列数据的排列顺序对应的误码位置信息。第2记录排列数据误码位置信息生成部3505，对第2编码句列排列数据误码位置信息按照第2记录排列数据的排列顺序进行交错处理，生成与第2记录排列数据的排列顺序对应的误码位置信息。

同步误码信息抽出部3506根据同步编码抽出同步误码信息。第1数据误码位置信息生成部3507，将第2编码句列排列数据误码位置信息和同步误码信息按照记录数据的顺序合成，生成第1误码位置信息。第1记录排列消失指针生成部3508，根据第1数据误码位置信息生成与第1记录排列数据的排列顺序对应的消失指针。第1编码句列消失指针生成部3509，对第1记录排列消失指针进行第1解交错处理，生成与第1编码句列数据的排列顺序对应的消失指针。第1编码句列数据误码纠正部3510，采用第1编码句列消失指针，对第1编码句列数据进行消失误码纠正。

数据再现电路进一步包括输入I/F(3511)、输出I/F(3512)、总线控制器3514以及存储器3515。

整体控制部3513为了控制再现电路整体的动作，对上述各部3501、3502、…的动作进行控制。整体控制可以由CPU或者顺序控制器构成。

图20表示本实施方案的数据再现电路的处理流程图。图19所示数据再现电路的各处理部，执行图20所示对应的步骤动作。

图21和图22说明在本实施方案的数据再现电路的处理中所涉及的各种数据格式。

在图21中，符号「601」表示采用图16所示记录格式记录的记录数据。数据的记录方向和行方向一致。符号「602」表示从记录数据601分离的第1记录排列数据，其记录方向和行方向一致。符号「603」表示从记录数据601分离的第2记录排列数据，其记录方向和行方向一致。符号「604」表示从记录数据601分离的同步编码，其记录方向和行方向一致。符号「605」表示通过对第1记录排列数据602进行第1解交错处理生成第1编码句列数据。符号「606」表示通过对第2记录排列数据603进行第2解交错处理生成第2编码句列数据。在第1以及第2编码句列数据605、606中，编码句列和列方向一致。符号「607」表示根据同步编码604抽出的同步误码信息。

在图22中，符号「701」表示根据对第2编码句列数据606进行误码纠正后的结果获得的相对于第2编码句列数据的误码位置信息(第2编码句列排列数据误码位置信息)。在此，误码位置信息是表示有误码的区间的开始位置和结束位置的信息。符号「702」表示第2记录排列数据误码位置信息。第2记录排列数据误码位置信息702，通过对第2编码句列排列数据误码位置信息701，按照第2编码句列数据的排列顺序进行交错处理所生成。

符号「703」表示第1数据误码位置信息。第1数据误码位置信息703，是按照记录数据的顺序对第2记录排列数据误码位置信息702和同步误码信息607进行合成后的信息。符号「704」表示第1记录排列消失指针。第1记录排列消失指针704，根据第1数据误码位置信息703由后述的连续判定生成。消失指针是指明消失指针所对应的区域是数据消失的区域的指针。符号「705」表示第1编码句列排列消失指针。第1编码句列排列消失指针705，通过对第1记录排列消失指针704进行第1交错处理所生成。

以下，说明本实施方案的数据再现电路的动作。

首先数据分离部3501，分离记录数据601(S501)，生成同步编码604、第1记录排列数据602、第2数据排列数据603。

第1编码句列数据生成部3502，对第1记录排列数据602进行第1解交错处理，生成第1编码句列数据605(S502)。在第1解交错处理中在第1记录排列数据602中被分割成4行×4列的各块内按照4行一组实施行单位的循环位移。

第2编码句列数据生成部3503，对第2记录排列数据603进行第2解交错处理，生成第2编码句列数据606(S503)。在第2解交错处理中在第2记录排列数据603中将斜方向配置的编码句列排列成列方向。

第2编码句列排列数据误码位置信息生成部3504，对第2编码句列数据606进行误码纠正，其结果生成第2编码句列数据误码位置信息701(S504)。

第2记录排列数据误码位置信息生成部3505，对第2编码句列排列数据误码位置信息701按照第2记录排列数据603的数据排列顺序进行第2交错处理，生成与第2记录排列数据的排列顺序对应的第2记录排列数据误码位置信息702(S505)。

同步误码信息抽出部3506，根据同步编码604抽出同步误码信息607(S506)。

第1数据误码位置信息生成部3507，将第2记录排列数据误码位置信息702、和同步误码信息607，按照与记录数据601的数据排列对应那样进行合成，生成第1数据误码位置信息703(S507)。

第1记录排列消失指针生成部3508，根据第1数据误码位置信息703生成与第1记录排列数据602的排列顺序对应的消失指针(S508)。

第1编码句列消失指针生成部3509，对第1记录排列消失指针704进行第1解交错处理，生成与第1编码句列数据605的排列顺序对应的第1编码句列排列消失指针705(S509)。在此，在第1记录排列消失指针704中，一个指针与第1记录排列数据的1行×38列的数据对应。因此，在第1编码余量消失指针生成步骤509中，第1记录排列消失指针704的一个指针被看作为1行×38列的指针，进行第1解交错处理。

第1编码句列数据误码纠正部3510，采用第1编码句列消失指针705，对第1编码句列数据605进行误码纠正(S510)。

然后，第1记录排列消失指针生成部3508生成第1记录排列消失指针的方法采用图23以及图24详细说明。此外，图23以及图24，是在图21和图22中在所再现的记录数据中出现突发性错误时的例子。在此，从光盘再现的记录数据801假定从第80行的第39列到第117列为止出现了错误。以下，图中的记号「×」表示错误。记号「△」表示误码位置信息。

在第1记录排列数据802中，从第80行的第38列到第113列出现了错误。在第2记录排列数据803中，从第80行的第0列到第2列出现错误。同步编码804没有错误。在对第1记录排列数据802进行了第1解交错处理后的第1编码句列数据805中，从第80行到第83行，从第38列到第113列的范围内存在错误。在对第2记录排列数据803进行第2解交错处理后的第2编码句列数据806中，第18行的第1列、第13列和第17列出现了错误。807表示根据同步编码804获得的同步误码信息。

在图24中，符号901表示对第2编码句列数据806进行误码纠正获得的第2编码句列排列数据误码位置信息。数据误码表示在第18行的第1列、第13列和第17列被发现。符号902表示第2记录排列数据误码位置信息。对于第2编码句列排列数据误码位置信息901，通过进行第2解交错，数据误码位于第80行的第0列到第2列处。符号903表示第1数据误码位置信息。数据误码位于第80行的第1列到第3列。连续判定第1数据误码位置信息903的结果，在第1记录排列消失指针904中，第80行的第1列和第2列上树立了消失指针。图中，记号「▲」表示消失指针。如上所述，1个消失指针，与第1记录排列数据的1行×38列的数据对应。因此，第1记录排列消失指针904的一个被看作为1行×38列的指针，进行第1解交错处理。以上表明，在第1编码句列排列消失指针905中，在从第80行到第83行、从第38列到113列的范围内存在消失指针。采用第1编码句列排列消失指针905，消失校正第1编码句列数据805的错误。

此外，为了简化说明，虽然采用了简单的交错处理，为了强化纠正能力，也可以采用复杂的交错处理。这时，以上的操作变得更复杂。

以上表明，可以根据分别排列顺序不同的第2误码纠正编码的误码位置信息和同步误码信息生成第1误码纠正编码的消失指针，通过对纠正能力弱的第1误码纠正编码进行消失纠正，可以提高一种能实现可靠性高的数据再现的数据再现方法。

实施方案5

在本实施方案中，对从按照图15到18所示的记录格式记录数据的光盘中进行数据再现的光盘的数据再现电路的另一例进行说明。

图25表示本实施方案的数据再现电路的构成。

数据再现电路包含输入I/F(3605)、输出I/F(3606)、整体控制部3607、总线控制器3608、以及以下的各处理部3601～3604。

数据分离·解交错部3601，分离所再现的记录数据，生成同步编码、第1记录排列数据、第2记录排列数据，根据同步编码抽出同步误码信息，在第1记录排列数据中进行第1解交错处理后生成第1编码句列数据，在第2记录排列数据中进行第2解交错处理后生成第2编码句列数据。

第2编码句列排列数据误码位置信息生成部3602，对第2编码句列数据进行误码纠正，生成与第2编码句列数据的排列顺序对应的误码位置信息。

第1记录排列消失指针生成部3603，根据第2编码句列排列数据误码位置信息、和同步误码信息，生成与第1记录排列数据的排列顺序对应的消失指针。

第1编码句列数据误码纠正部3604，对第1记录排列消失指针实施解交错处理的同时，对第1编码句列数据进行消失误码纠正。

图27表示本实施方案的数据再现电路的处理中所生成的各种数据。

符号「1101」表示采用图16所示记录格式记录的记录数据，记录方向和行方向一致。符号「1102」表示从记录数据1101分离的进行了第1交错处理的第1编码句列数据，编码句列与列方向一致。符号「1103」表示从数据记录格式1101的数据分离的进行了第2交错处理的第2编码句列数据，编码句列与列方向一致。符号「1104」表示从数据记录格式1101的数据抽出的同步误码信息。符号「1105」表示从对第1编码句列数据1103进行误码纠正后的结果获得的第1编码句列排列数据误码位置信息。符号「1106」表示第1记录排列消失指针。第1记录排列消失指针1106，根据第1编码句列排列数据误码位置信息1105和同步误码信息1104生成。

以下，说明本实施方案的数据再现电路的动作。

图26表示本实施方案的数据再现装置的处理流程图。图25所示数据再现电路的各处理部，执行图26所示对应的步骤动作。

数据分离·解交错部3601，一边分离记录数据1101，一边进行第1解交错处理，生成第1编码句列数据1102，并且进行第2解交错处理，生成第2编码句列数据1103(S1001)，并且抽出同步误码信息1104。

第2编码句列排列数据误码位置信息生成部3602，对第2编码句列数据1103进行误码纠正，生成与第1编码句列数据1103的排列顺序对应的第2编码句列数据误码位置信息1105(S1002)。

第1记录排列消失指针生成部3603，对第2编码句列排列数据误码位置信息1105进行第2解交错处理，与同步误码信息1104一起对第2解交错处理后的误码位置信息110进行连续判定，生成与第1记录排列数据的排列顺序对应的第1记录排列消失指针1106(S1003)。

第1编码句列数据误码纠正部3604，对第1记录排列消失指针1106实施第2解交错处理的同时，对第1编码句列数据1102进行消失误码纠正(S1004)。

以上表明，可以根据分别排列顺序不同的第2误码纠正编码的误码位置信息和同步误码信息生成第1误码纠正编码的消失指针，通过对纠正能力弱的第1误码纠正编码进行消失纠正，可以提高一种能实现可靠性高的数据再现、并且处理数更少的数据再现方法。

实施方案6

对从按照图15到18所示的记录格式记录数据的光盘中再现数据的数据再现电路的另一例进行说明。

图28表示本实施方案的数据再现电路的构成。

数据再现电路包含第1到第5的存储器3701～3705、输入I/F3710、输出I/F3711、整体控制部3712、总线控制器3713、以及以下的各处理部3706～3709。

数据分离·解交错部3706，分离所再现的记录数据，生成同步编码、第1记录排列数据、第2记录排列数据，根据同步编码抽出同步误码信息后写入到第1存储器中，在第1记录排列数据中进行第1解交错处理后生成第1编码句列数据并写入到第2存储器中，在第2记录排列数据中进行第2解交错处理后生成第2编码句列数据并写入到第3存储器中。

第2编码句列排列数据误码位置信息生成部3707，对第2编码句列数据进行误码纠正，在第4存储器中写入与第2编码句列数据的排列顺序对应的误码位置信息。

第1记录排列消失指针生成部3708，根据第2编码句列排列数据误码位置信息、和同步误码信息，生成与第1记录排列数据的排列顺序对应的消失指针，并写入到第5存储器中。

第1编码句列数据误码纠正部3709，对第1记录排列消失指针实施解交错处理的同时，对第1编码句列数据进行消失误码纠正。

图12表示按照上述数据记录格式对记录数据进行数据再现的方法的流程图。

此外，在本实施方案的数据再现电路中所涉及的各种数据格式和实施方案6的图27所示格式相同。

图29表示本实施方案的数据再现装置的处理流程图。图28所示数据再现电路的各处理部，执行图29所示对应的步骤动作。

数据分离·解交错部3706，一边分离记录数据1101，一边抽出同步误码信息并写入到第1存储器中，在第1记录排列数据1102中一边进行第1解交错处理一边写入到第2存储器3702中，在第2记录排列数据1103中一边进行第2解交错处理一边写入到第3存储器3703中(S1201)。

第2编码句列排列数据误码位置信息生成部3707，从第3存储器3703中读出第2编码句列数据后进行误码纠正，在第4存储器3704中写入与第2编码句列数据1103的排列顺序对应的第2编码句列排列数据误码位置信息1105(S1202)。

第1记录排列消失指针生成部3708，一边对第2编码句列排列数据误码位置信息1105进行第2解交错处理一边从第4存储器3704读出，对与同步误码信息1104同时读出的误码位置信息1105进行连续判定，在第5存储器3705中写入与第1记录排列数据的排列顺序对应的第1记录排列消失指针1106(S1203)。

第1编码句列数据误码纠正部3709，对第1记录排列消失指针1106一边进行第2解交错处理，一边从第5存储器3705读出，采用该消失指针对第1编码句列数据1102进行消失误码纠正(S1204)。

以上表明，可以根据分别排列顺序不同的第2误码纠正编码的误码位置信息和同步误码信息生成第1误码纠正编码的消失指针，通过对纠正能力弱的第1误码纠正编码进行消失纠正，可以提高一种能实现可靠性高的数据再现、并且处理数更少的数据再现方法。

此外，第2存储器3702和第3存储器3703也可以设置在同一缓冲存储器内。即，第1编码句列数据1102和第2编码句列数据1103也可以分别写入到缓冲存储器内的给定分配区域中。

图30表示设置了第2存储器和第3存储器的缓冲存储器的构成。缓冲存储器3730包含保存第1编码句列数据1102的区域3731、保存第2编码句列数据1103的区域3732，例如可以采用DRAM或者SRAM等构成。

另外，如图31所示，数据分离·解交错部3706，也可以针对同步检测信息1104、第1编码句列数据1102、第2编码句列数据1103分别设置标志3706a、3706b、3706c。也可以根据这些标志3706a、3706b、3706c的值，将记录数据的写入地址切换到第1存储器3701、缓冲存储器3730内的第1编码句列数据区域3731、以及缓冲存储器3730内的第2编码句列数据区域3732中的任一个。各标志3706a～3706c，按照记录数据1101的顺序树立(开/关)

数据分离·解交错部3706，当同步检测信息标志3706a树立时，从记录数据1101中抽出同步检测信息并保存在第1存储器3701中。数据分离·解交错部3706，当第1编码句列数据标志3706b树立时，对记录数据1101一边进行第1解交错处理一边写入到缓冲存储器3730内的第1编码句列数据区域3731中。数据分离·解交错部3706，当第2编码句列数据标志3706c树立时，对记录数据1101一边进行第2解交错处理一边写入到缓冲存储器3730内的第2编码句列数据区域3732中。

另外，在第2编码句列排列数据误码位置信息1105的格式中，也可以对编码句列单位分配成1比特。即，对第2编码句列数据1103的1字节也可以分配成1比特。

图32表示对于第2编码句列数据1103的1字节，将第2编码句列排列数据误码位置信息分配成1比特的格式。第1编码句列数据1501的编码句列方向为行方向。第2编码句列排列数据误码位置信息1502，由1字节数据排成192行构成。第1编码句列数据1501的1字节，依次分配给第2编码句列排列数据误码位置信息1502的1比特。

第2编码句列排列数据误码位置信息生成部3707，根据对第2编码句列数据1501进行误码纠正后的结果，生成针对第2编码句列数据1501的1比特误码信息。第2编码句列数据1501的最上行的编码句列的误码信息，从编码句列的左端依次保存在第2编码句列排列数据误码位置信息1502的第0行的比特0到第7行的比特5中。如上所述，第7行的比特6和比特7为空白，虽然从第0行到7行，这就成为第2编码句列数据1501的最上行的编码句列对应的第2编码句列排列数据误码位置信息。对于以下的行也相同。即，按照第2编码句列数据1501的1个编码句列与第2编码句列排列数据误码位置信息1502的m字节(m为自然数)的数据对应那样，管理第2编码句列排列数据误码位置信息1502。

另外，关于同步误码信息1104的格式，也可以将1个同步误码信息1104置换成1字节的数据，按照记录数据的顺序配置。

图33A表示根据同步编码生成同步误码信息的例，图33B表示同步误码信息的映射的一例。

图33A表示光盘的记录数据内的同步编码、对同步编码的同步误码信息的对应关系的一例。在同步编码1中，对于期望值「100001010」，再现后的记录数据中所检测的值为「100001010」。由于期望值和检测值一致，同步误码信息为「0」(没有误码)。在同步编码2中，对于期望值「100001010」，再现后的记录数据中所检测的值为「101101010」，由于期望值和检测值不一致，同步误码信息为「1」(有误码)。这样，如果期望值与检测值一致则为「0」，如果不一致则为「1」。

图33B表示同步误码信息的排列的一例。符号「1601」表示同步编码。同步编码的记录方向为行方向。符号「1602」表示同步误码信息。对于同步编码1601的一个数据分配1字节的同步误码信息1602。同步误码信息1602，按照同步编码1601的记录顺序，从上到下配置。

另外，在第1记录排列消失指针1106的格式中，也可以将1个消失指针置换成1字节的数据，按照第1记录排列数据的排列进行配置。

图34表示由1字节构成1个第1记录排列消失指针，只在最下位比特(比特0)中保存指针的例子。符号「1701」表示采用将1个消失指针1106置换成1字节的数据，按照第1记录排列数据的排列进行配置后的第1记录排列消失指针的格式排列的数据。箭头表示各指针的对应关系。

另外，如图35所示，第1存储器3701、第4存储器3704、第5存储器3705也可以分配在一个小容量存储器内的区域。小容量存储器3740，包含为保存同步误码信息1104而分配区域3741、为保存第2编码句列数据误码位置信息1105而分配的区域3742、为保存第1记录排列消失指针1701而分配的区域3743。

另外，如图36所示，在小容量存储器3704中，也可以将为保存同步误码信息1104的区域3741a、3741b设置成2个，将为保存第2编码句列数据误码位置信息1105的区域3742设置成1个，将为保存第1记录排列消失指针1701的区域3743设置成1个。

实施方案7

对从按照图15到18所示的记录格式记录数据的光盘中再现数据的数据再现电路的另一例进行说明。

图37表示本实施方案的数据再现电路的构成。数据再现电路包含输入I/F(3811)、输出I/F(3812)、整体控制部3813、总线控制器3714、存储器3815、以及各处理部3801～3810。

图38和图39表示本实施方案的数据再现电路的处理中所涉及的各种数据格式。

在图38中，符号「2001」表示采用图16所示记录格式记录的记录数据，记录方向和行方向一致。符号「2002」表示从记录数据2001分离的第1记录排列数据，记录方向和行方向一致。符号「2003」表示从记录数据2001分离的第2记录排列数据，记录方向和行方向一致。符号「2004」表示从记录数据2001分离的同步编码，记录方向和行方向一致。符号「2005」表示将第1记录排列数据2002分割、通过第1解交错处理生成的第1编码句列数据片。其编码句列与列方向一致。符号「2006」表示将第1编码句列数据片2005组合生成的第1编码句列数据，编码句列与列方向一致。符号「2007」表示对第2记录排列数据2003进行第2解交错处理生成的第2编码句列数据，编码句列与列方向一致。符号「2008」表示从同步编码「2004」抽出的同步误码信息。

在图39中，符号「2101」表示对第2编码句列数据2007进行误码校正后的结果获得的、第2编码句列排列数据误码位置信息。符号「2102」表示第2记录排列数据误码位置信息，对第2编码句列排列数据误码位置信息2101按照第2编码句列数据2007的排列顺序进行交错处理后的信息。符号「2104」表示第1记录排列消失指针，根据第1数据误码位置信息2103由后述的连续判定生成。符号「2105」表示第1编码句列排列消失指针，对第1记录排列消失指针2104进行第1解交错处理后的信息。

对本实施方案的数据再现电路形成的数据再现动作进行说明。

数据分离部3801，将所再现的记录数据2001分离成同步编码2004、第1记录排列数据2002、第2记录排列数据2003。

第1编码句列数据片生成部3802将第1记录排列数据2002分割成可以进行第1解交错处理的数据片，对所分割的各数据片进行第1解交错处理生成第1编码句列数据片2005。

第1编码句列数据组合部3803，将多个第1编码句列数据片2005组合生成第1编码句列数据2006。例如，将数据片2005保存在实施方案1中说明的给定大小的小容量第1存储器11中，通过按每个数据片2005向实施方案1的第2存储器15传送，在第2存储器15中组合数据片，生成第1编码句列数据2006。这样，通过采用比1ECC块的容量小的存储器，如在实施方案1中所述那样，可以提高总线存取性能。

第2编码句列数据生成部3804，对第2记录排列数据2003进行第2解交错处理生成第2编码句列数据2007。

第2编码句列排列数据误码位置信息生成部3805，进行第2编码句列数据2007，生成与第2编码句列数据的排列顺序对应的第2编码句列数据误码位置信息2101。

进一步，第2记录排列数据误码位置信息生成部3805b，对第2编码句列数据误码位置信息2101按照第2编码句列数据的排列顺序进行第2解交错，生成与第2记录排列数据的排列顺序对应的第2记录排列数据误码位置信息2102。

同步误码信息抽出部3806，根据同步编码2004抽出同步误码信息2008。

第1数据误码位置信息生成部3807，与记录数据2001的数据排列对应，将第2记录排列数据误码位置信息2102和同步误码信息2008合成后，生成第1数据误码位置信息2103。

第1记录排列消失指针生成部3808，根据第1数据误码位置信息2103按照与第1记录排列数据的排列顺序对应的第1记录排列消失指针2104。

第1编码句列消失指针生成部3809，对第1记录排列消失指针2104进行第1解交错处理，生成与第1编码句列数据2006的排列顺序对应的第1编码句列消失指针2105。

第1编码句列数据误码纠正部3810，采用第1编码句列消失指针2105，对第1编码句列数据2006进行消失误码纠正。

图40表示上述再现电路的处理流程图。各步骤S2201～S2211与记录电路的各处理部3801～3810执行的处理对应。

以上表明，可以根据分别排列顺序不同的第2误码纠正编码的误码位置信息和同步误码信息生成第1误码纠正编码的消失指针，通过对纠正能力弱的第1误码纠正编码进行消失纠正，可以提高一种能实现可靠性高的数据再现的数据再现方法。另外，通过对第1记录排列数据整体分割后进行第1解交错处理，可以提供一种不需要保存第1记录排列数据整体就可以进行第1解交错处理的方法。

实施方案8

对从按照图15到18所示的记录格式记录数据的光盘中再现数据的数据再现电路的另一例进行说明。

图41表示本实施方案的数据再现电路的构成。数据再现电路包含输入I/F(3906)、输出I/F(3907)、整体控制部3908、总线控制器3909、存储器3910、以及各处理部3901～3905。

图43表示本实施方案的数据再现电路的处理中所涉及的各种数据格式。

符号「2401」表示采用图16所示记录格式记录的记录数据，记录方向和行方向一致。符号「2402」表示从记录数据2401分离、分割的进行了第1解交错处理后的第1编码句列数据，编码句列与列方向一致。符号「2403」表示从记录数据2401分离的、进行了第2解交错处理后的第2编码句列数据，编码句列与列方向一致。符号「2404」表示从记录数据2401抽出的同步编码信息。符号「2405」表示组合第1编码句列数据片2402后所生成的第1编码句列数据，编码句列与列方向一致。符号「2406」表示根据对第2编码句列数据2403进行误码纠正后的结果获得的第2编码句列排列数据误码位置信息。符号「2407」表示第1记录排列消失指针。第1记录排列消失指针，根据第2编码句列排列数据误码位置信息2406合同步误码信息2404生成。

数据分离·解交错部3901，一边分离记录数据2401，一边进行第1解交错处理，生成第1编码句列数据片2402，并且进行第2解交错处理，生成第2编码句列数据片2403，并且抽出同步误码信息2404。

第1编码句列数据组合部3902，将多个第1编码句列数据片2402组合后生成第1编码句列数据2405。例如，将数据片2405保存在实施方案1中说明的给定大小的小容量第1存储器11中，通过按每个数据片2402向实施方案1的第2存储器15传送，在第2存储器15中组合数据片，生成第1编码句列数据2405。

第2编码句列排列数据误码位置信息生成部3903，对第2编码句列数据2403进行误码纠正，生成与第2编码句列数据的排列顺序对应的第2编码句列数据误码位置信息2406。

第1记录排列消失指针生成部3904，对第2编码句列排列数据误码位置信息2406进行第2交错处理，根据进行了第2交错处理后的数据误码位置信息2406和同步误码信息2404，生成与第1记录排列数据的排列顺序对应的第1记录排列消失指针2407。

第1编码句列数据误码纠正部3905，对第1记录排列消失指针2407实施第1解交错处理的同时，对第1编码句列数据2405进行消失误码纠正。

图42表示上述再现电路的处理流程图。各步骤S2301～S2305与记录电路的各处理部3901～3905执行的处理对应。

以上表明，可以根据分别排列顺序不同的第2误码纠正编码的误码位置信息和同步误码信息生成第1误码纠正编码的消失指针，通过对纠正能力弱的第1误码纠正编码进行消失纠正，可以提高一种能实现可靠性高的数据再现的数据再现方法。另外，通过对第1记录排列数据整体分割后进行第1解交错处理，可以提供一种不需要保存第1记录排列数据整体就可以进行第1解交错处理的方法。

实施方案9

图44表示数据再现电路的另一构成。本实施方案的数据再现电路，在实施方案8的数据再现电路的构成的基础上，进一步包括第1到第6存储器4001～4006。本实施方案的数据再现电路的动作基本上和实施方案8相同，在本实施方案中，特别更具体说明存储器的利用方法。再现动作的过程中所生成的数据格式如图43所示。

以下参照图45说明本实施方案的数据再现电路。

数据分离·解交错部4007，一边分离记录数据2401，一边抽出同步误码信息2404并写入到第1存储器4001中，另外，在第1编码句列数据片2402中一边进行第1解交错处理一边写入到第2存储器4002中，进一步，在第2编码句列数据2403中一边进行第2解交错处理一边写入到第3存储器4003中(S2501)。

第1编码句列数据组合部4008，在第4存储器4004中依次写入第2存储器4002内的第1编码句列数据片2402，生成第1编码句列数据2405(S2502)。

第2编码句列排列数据误码位置信息生成部4009，对第2编码句列数据2403进行误码纠正，将与第2编码句列数据的排列顺序对应的第2编码句列数据误码位置信息2406写入到第5存储器4005中(S2503)。

第1记录排列消失指针生成部4010，对第2编码句列排列数据误码位置信息2406进行第2交错处理，根据进行了第2交错处理后的数据误码位置信息2406和同步误码信息2404，生成与第1记录排列数据的排列顺序对应的第1记录排列消失指针2407，并写入到第6存储器4006中(S2504)。

第1编码句列数据误码纠正部4011，对第1记录排列消失指针2407实施第1解交错处理的同时，对第1编码句列数据2405进行消失误码纠正(S2505)。

在以上的构成中，也可以获得和实施方案8相同的技术效果。

此外，本实施方案的第2存储器4002和实施方案1中说明的小容量第1存储器11对应，本实施方案的第4存储器4004和实施方案1中说明的小容量第2存储器15对应。这样，通过采用比1ECC块的容量小的存储器构成第2存储器4002，可以提高在实施方案1中所述的总线存取性能。

另外，第3存储器4003和第4存储器4004也可以是设置在同一缓冲存储器内的区域，第1编码句列数据2405和第2编码句列数据2403也可以分别写入到所分配区域中。对于这一点的详细情况和实施方案6中说明的同样。

另外，在数据分离·解交错部4007中，也可以针对同步检测信息2404、第1编码句列数据片2402、第2编码句列数据片2403分别设置标志。也可以按照记录数据2401的格式顺序设定这些标志的值，根据标志选择要写入的数据，将写入地址切换到第1存储器4001、第2存储器4002、缓冲存储器内的第2编码句列数据区域中的任一个。

图46表示上述数据分离·解交错部4007的构成例。

在数据分离·解交错部400中设置同步检测信息标志4007a、第1编码句列数据标志4007b、第2编码句列数据标志4007c。另外，第3以及第4存储器采用缓冲存储器4030构成，在缓冲存储器4030的内部分割保存第2编码句列数据的区域4031。

数据分离·解交错部4007，当同步检测信息标志4007a树立时，从记录数据2401中抽出同步检测信息2404并保存在第1存储器4001中。数据分离·解交错部4007，当第1编码句列数据标志4007b树立时，对记录数据2401一边进行第1解交错处理一边写入到第2存储器4002中。数据分离·解交错部4007，当第2编码句列数据标志4007c树立时，对记录数据2401一边进行第2解交错处理一边写入到缓冲存储器4030内的第2编码句列数据区域4031中。

另外，在第2编码句列排列数据误码位置信息的格式中，也可以对第2编码句列数据的1字节分配成1比特。也可以按编码列单位采用集中的格式(参见实施方案6的图32的说明)。

另外，关于同步误码信息的格式，也可以是将1个同步误码信息2404置换成1字节的数据，按照记录数据的顺序配置的格式(参见实施方案6的图33A、33B的说明)。

另外，在第1记录排列消失指针2407，也可以是将1个消失指针置换成1字节的数据，按照第1记录排列数据的排列进行配置的格式(参见实施方案6的图34的说明)。

另外，第1、第5、第6存储器也可以分配在一个小容量存储器内的区域(参见实施方案6的图35的说明)。

在小容量存储器中，也可以将为保存同步误码信息的区域设置成2个，将为保存第2数据的误码位置信息的区域设置成1个，将为保存第1记录排列消失指针的区域设置成1个。

实施方案10

在本实施方案中，对按照实施方案4的图17A～17B、18A～18B所示数据记录格式进行数据记录的、光盘的数据记录电路的例。

图47表示本实施方案的数据记录电路的构成。数据记录电路包含输入I/F(4105)、输出I/F(4106)、整体控制部4109、总线控制器4107、存储器4108、以及各处理部4101～4104。

图48表示本实施方案的数据记录电路的处理中所生成的各种数据。

符号「2701」表示第1数据，在第1数据中数据的顺序为列方向。符号「2702」表示第2数据，在第2数据中数据的顺序为列方向。符号「2703」表示第1编码句列数据。符号「2704」表示第2编码句列数据。第1编码句列数据2703以及第2编码句列数据2704按列单位编码。符号「2705」表示同步编码。同步编码的记录顺序为行方向。

第1编码句列数据2703，通过对第1数据2701的、由216字节构成的各列进行误码纠正编码、附加32字节的奇偶校验所生成。

第2编码句列数据2704，通过对第2数据2702的、由30字节构成的各列进行误码纠正编码、附加32字节的奇偶校验所生成，由第1误码纠正编码进行误码纠正能力更强的编码。

记录数据2706对第1编码句列数据2703进行第1交错处理，按照每38列进行8等分，配置在对第2编码句列数据2704进行交错处理后的数据和同步编码2705之间。箭头表示向光盘的记录方向，对各行按最上位行到最下位行的顺序进行记录。

第1交错处理和第2交错处理，和在实施方案1中说明的第1交错处理和第2交错处理相同。

第1编码生成部4101，对第1数据2701进行误码纠正编码，生成第1编码句列数据2703。第2编码生成部4102，对第2数据2702进行误码纠正编码，生成第2编码句列数据2704。同步编码发生器4103，产生同步编码。记录数据生成部4104，一边对第1编码句列数据2703进行第1交错处理，并且一边对第2编码句列数据2704进行第2交错处理，通过按给定周期交互配置记录同步编码2705、第1编码句列数据2703、第2编码句列数据2704，生成记录数据2706。

图49表示上述记录电路的处理流程图。各步骤S2801～S2804与记录电路的各处理部4101～4104执行的处理对应。

这样，通过一边进行交错处理一边记录，可以省略临时生成记录排列数据后进行记录的步骤。

以上表明，由于具有将同步编码、第1编码句列数据、第2编码句列数据一次向记录格式可以进行编码的步骤，可以提供步骤更少的数据记录方法。

实施方案11

图50表示本实施方案的数据记录电路的构成。本实施方案的数据记录电路，在实施方案10的数据记录电路的构成的基础上，进一步包括第1以及第2存储器4201～4203。本实施方案的数据记录电路的动作基本上和实施方案10相同，在本实施方案中，特别更具体说明存储器的利用方法。在记录动作的过程中所生成的数据格式如图48所示。

参照图48、图50说明本实施方案的数据记录电路的动作。

第1编码生成部4202，对第1数据2701进行误码校正编码，将第1数据的编码句列数据2703写入到第1存储器4201中。

第2编码生成部4204，对第2数据2702进行误码校正编码，将第2数据的编码句列数据2704写入到第2存储器4203中。

同步编码产生部4205产生同步编码2705。

记录数据生成部4206，一边对写入到第1存储器4201中的第1数据的编码句列数据2703进行第1交错处理一边读出，并且一边对写入到第2存储器4203中的第1数据的编码句列数据2704进行第2交错处理一边读出，在给定周期内交互配置记录同步编码2705、第1交错处理后的第1编码句列数据2703、第2交错处理后的第2编码句列数据2704、生成记录数据2706。

图49表示上述记录电路的处理流程图。各步骤S2901～S2904与记录电路的各处理部4202、4204、4205、4206执行的处理对应。

以上表明，由于具有将同步编码、第1编码句列数据、第2编码句列数据一次向记录格式可以进行编码的步骤，可以提供步骤更少的数据记录方法。

此外，第1存储器4201和第2存储器4203也可以是设置在同一缓冲存储器内的区域，第1数据的编码句列数据和第2数据的编码句列数据也可以分别写入到所分配区域中。(参见实施方案6的图30的说明)。

另外，在记录数据生成部4206中，也可以针对同步编码、第1数据的编码句列数据、第2数据的编码句列数据分别设置标志。标志的值也可以按照记录数据的顺序进行设定，根据各标志的值将读出地址切换到同步编码发生器2405、第1存储器4201、第2存储器4203中的任一个。

图52表示设置了与同步编码、第1编码句列数据、第2编码句列数据对应的标志的记录数据生成部4206的构成图。记录数据生成部4206包括同步编码标志4206a、第1编码句列数据标志4206b、第2编码句列数据标志4206c。另外，在该图中，第1存储器和第2存储器也可以由同一缓冲存储器构成。在缓冲存储器4250的内部，分割成保存第1编码列数据的区域4251、保存第2编码列数据的区域4252。

记录数据生成部4206，当同步编码标志4206a树立时，从同步编码发生器4205接收同步编码、生成记录数据2706。当第1编码句列数据标志4206b树立时，从保存第1编码列数据的区域4251一边对第1编码句列数据2703进行第1交错处理，一边读出，生成记录数据2706。当第2编码句列数据标志4206c树立时，从保存第2编码列数据的区域4252一边对第2编码句列数据2704进行第2交错处理，一边读出，生成记录数据2706。

实施方案12

光盘的数据记录电路的另一例。

图54表示本实施方案的数据记录电路的构成。数据记录电路包含输入I/F(4309)、输出I/F(4310)、整体控制部4313、总线控制器4311、存储器4312、以及各处理部4301～4308。

图54表示本实施方案的数据记录电路的记录动作过程中所生成的各种数据的数据格式的生成过程。。符号「3101」表示第1数据，数据的顺序为列方向。符号「3102」表示第2数据，数据的顺序为列方向。符号「3103」表示第1编码句列数据。符号「3104」表示第2编码句列数据。第1以及第2编码句列数据3103、3104按列单位编码。符号「3105」表示同步编码。其记录顺序为行方向。

第1编码句列数据3103，通过对第1数据3101的、由216字节构成的各列进行误码纠正编码、附加32字节的奇偶校验所生成。

第2编码句列数据3104，通过对第2数据3102的、由30字节构成的各列进行误码纠正编码、附加32字节的奇偶校验所生成，由第1误码纠正编码进行误码纠正能力更强的编码。

符号「3106」表示第1编码句列数据片，是将第1编码句列数据3103的行分割后形成。在此，第1编码句列数据片3106将第1编码句列数据3103的行62分割后形成的4行×304列的数据片。分割数也可以是62之外的值。

记录数据片3107对第1编码句列数据片3106进行第1交错处理，按照每38列进行8等分，配置在对第2编码句列数据3104进行交错处理后的数据和同步编码3105之间。箭头表示向光盘的记录方向，对各行按最上位行到最下位行的顺序进行记录。

符号「3106」表示记录数据，按照记录顺序排列记录数据片3107。

图55表示本实施方案的数据记录电路的记录动作的流程图。

第1编码生成部4301，对第1数据3101进行误码纠正编码，生成第1编码句列数据3103(第S3201步)。第2编码生成部4302，对第2数据3102进行误码纠正编码，生成第2编码句列数据3104(第S3202步)。

第1编码分割部4303，将第1数据的编码句列数据3103分割成给定数(第S3203步)。在图54的例子中，给定数为62。

将循环计数器4306的输出的变量N设定成1(第S3204步)。

结束判定部4308，判定N是否为给定数(第S3205步)。如果N为给定数则结束处理。

如果N不是给定数时，同步编码发生器4304，产生同步编码3105(第S3206步)。记录数据片生成部4305，一边对分割后的第1数据的编码句列数据片3106进行第1交错处理，并且一边对第2编码句列数据3104进行第2交错处理，通过按给定周期交互配置记录同步编码3105、第1解交错处理后的第1编码句列数据片、第2交错处理后的第2编码句列数据，生成记录数据3107(第S3207步)。

然后，由循环计数器管理部4307增加循环计数器的值(第S3208步)后，返回到第S3205步。

通过重复以上的步骤，生成记录数据3108。

以上表明，由于具有将同步编码、第1编码句列数据、第2编码句列数据一次向记录格式可以进行编码的步骤，可以提供步骤更少的数据记录方法。

另外，通过将第1编码句列整体分割后进行第1交错处理，可以按比记录数据整体要少的量一点一点进行记录格式编码，与进行记录数据整体的记录格式编码的情况相比，可以提供以较少的量实现的方法。

实施方案13

图56表示本实施方案的数据记录电路的构成。本实施方案的数据记录电路，在实施方案12的数据记录电路的构成的基础上，进一步包括第1～第3存储器4401、4403、4405以及第3存储器写入部4406。本实施方案的数据记录电路的动作基本上和实施方案12相同，在本实施方案中，特别更具体说明存储器的利用方法。在记录动作的过程中所生成的数据格式如图54所示。

参照图57说明本实施方案的数据记录电路的流程图。

第1编码生成部4402，对第1数据3101进行误码校正编码，将第1编码句列数据3103写入到第1存储器4401中(第S3301步)。此外，该第1存储器4401与实施方案2的第1存储器31对应。

第2编码生成部4404，对第2数据3102进行误码校正编码，将第2数据的编码句列数据3104写入到第2存储器4403中(第S3302步)。

第1编码分割部4404b，将第1编码句列数据3103分割成给定数。在图54的例子中，给定数为62(第S3303步)。

将循环计数器4408的输出的变量N设定成1(第S3304步)。

结束判定部4411，判定N是否为给定数(第S3305步)。如果N为给定数则结束处理。

如果N不是给定数时，第3存储器写入部将第1编码句列数据片3106写入到第3存储器4405中(第S3306步)。此外，该第3存储器4405与实施方案2的第2存储器35对应。同步编码发生器4410，产生同步编码3105(第S3307步)。记录数据片生成部4410，一边对分割后的第1编码句列数据片3106进行第1交错处理一边从第3存储器4405读出，并且一边对第2编码句列数据3104进行第2交错处理一边从第2存储器4403读出，通过按给定周期交互配置记录同步编码3105、第1交错处理后的第1编码句列数据片、第2交错处理后的第2编码句列数据，作为记录数据3107在光盘上记录(第S3308步)。

然后，由循环计数器管理部4409增加循环计数器的值(第S3309步)后，返回到第S3305步。

通过重复以上的步骤，将记录数据3108记录在光盘上。

此外，第1存储器4401和第2存储器4403也可以是设置在同一缓冲存储器内的区域，第1数据的编码句列数据和第2数据的编码句列数据也可以分别写入到所分配区域中。(参见实施方案6的图30的说明)。

另外，在记录数据生成部4410中，也可以针对同步编码、第1数据的编码句列数据、第2数据的编码句列数据分别设置标志。标志的值也可以按照记录数据的顺序进行设定，根据各标志的值将读出地址切换到同步编码发生器2407、第1存储器4401、第2存储器4403中的任一个。

图58表示设置了与同步编码、第1编码句列数据、第2编码句列数据对应的标志的记录数据片生成部4410的构成图。记录数据片生成部4410包括同步编码标志4410a、第1编码句列数据标志4410b、第2编码句列数据标志4410c。另外，在该图中，第1存储4401和第2存储器4403也可以由同一缓冲存储器构成。在缓冲存储器4450的内部，分割成保存保存第2编码列数据的区域4251。

记录数据片生成部4410，当同步编码标志4410a树立时，从同步编码发生器4407接收同步编码、生成记录数据片3107。当第1编码句列数据标志4410b树立时，从第3存储器4405中一边对第1编码句列数据片3106进行第1交错处理，一边读出，生成记录数据片。当第2编码句列数据标志4410c树立时，从保存第2编码列数据的区域4251一边对第2编码句列数据3104进行第2交错处理，一边读出，生成记录数据片。

实施方案14

对有关本发明的、从光盘再现影像信息的光盘再现装置进行说明。在光盘中采用图15～图18B所示数据格式记录数据。

图59表示光盘再现装置的构成。光盘再现装置，包括光头4501、模拟信号处理电路4502、解调器4503、数据再现电路4504、缓冲存储器4505、小容量存储器4506、图像信号处理电路4507、以及系统控制用微处理器4508。数据再现电路4504具有和上述实施方案中说明的记录电路相同的构成。

该光盘再现装置，由光头4501发出的激光扫描光盘后获得的信息在模拟信号处理电路4502中被二值化。然后由解调器4503进行解调，由数据再现电路4504进行各种解码和误码纠正，然后，在图像信号处理电路4507中进行数据展开，获得目标影像信息。

以上表明，依据本实施方案，由于包括上述实施方案的数据再现电路，可以实现能采用更少容量的存储器进行记录格式及其它的解码的光盘再现装置。

实施方案15

对有关本发明的、在光盘上记录影像信息的光盘记录装置进行说明。

图60表示光盘记录装置的构成。光盘记录装置，包括光头4601、模拟信号处理电路4602、解调器4603、激光驱动器4604、调制器4605、缓冲存储器4606、数据记录电路4607、小容量存储器4608、图像信号处理电路4609、以及系统控制用微处理器4610。数据记录电路4607具有和上述实施方案中说明的记录电路相同的构成。

该光盘记录装置，由图像信号处理电路4609压缩影像信息，对压缩后的影像信息由数据记录电路4607进行误码纠正编码处理、记录格式变换处理、其它编码处理。然后，由调制器4605对处理后的数据进行调制后，由激光驱动器4604变换成记录用的模拟信号，由光头4601在光盘上进行记录。

以上表明，依据本实施方案，由于包括上述实施方案的数据记录电路，可以实现能采用更少容量的存储器进行记录格式及其它的编码的光盘记录装置。

如上所述，依据实施方案4～15，可以根据分别排列顺序不同的第2误码纠正编码的误码位置信息和同步误码信息生成第1误码纠正编码的消失指针，通过对纠正能力弱的第1误码纠正编码进行消失纠正，可以提高一种能实现可靠性高的数据再现的数据再现方法、数据再现电路、数据再现装置、数据记录方法、数据记录电路、以及数据记录装置。

以上说明的本发明，可以适用于从数据被交错处理后进行记录的记录介质中进行数据再现处理以及向这样的记录介质进行数据记录处理中。另外，对这样的记录介质进行数据再现时的误码纠正处理以及数据记录时的纠正编码处理是有用的。

本发明，虽然对特定的实施方案进行了说明，显然对于相关人员可以进行其它很多变形、修正、其它利用。为此，本发明并不限定于在此对特定例的公开，只能由权利要求范围所限定。

此外，本申请与日本专利申请的特願2002-333391号(2002年11月18日申请)、特願2003-169065号(2003年6月13日申请)相关联，通过参照这些内容组成了本文。

Claims (92)

1.一种误码纠正方法，是对

从按照对在与记录介质上的记录方向不同的方向上进行误码纠正编码后的编码数据实施交错处理后、与同步信号一起配置的数据格式记录了数据的记录介质中所再现的数据

进行误码纠正的方法，其特征是包括：

从所述记录介质中再现数据，一边对该再现数据实施解交错处理一边保存在第1存储器中，这时对所述第1存储器的输入输出进行仲裁的步骤；

判定保存在所述第1存储器中的数据数是否达到给定的数据数，根据该判定结果，容许将保存在所述第1存储器中的数据向第2存储器传送的步骤；

当容许所述传送时，将再现数据从所述第1存储器向所述第2存储器传送，这时对所述第2存储器的输入输出进行仲裁的步骤；

对保存在所述第2存储器中的再现数据进行误码纠正的步骤；以及

将包含在进行了所述误码纠正后的再现数据中的用户数据从第2存储器向外部传出的步骤。

2.根据权利要求1所述的误码纠正方法，其特征是所述给定的数据数比交错长度大。

3.根据权利要求2所述的误码纠正方法，其特征是所述给定的数据数是交错长度的整数倍。

4.根据权利要求3所述的误码纠正方法，其特征是所述第2存储器具有作为记录再现的单位的给定总线宽度，所述给定的数据数是交错长度乘以所述给定总线宽度后的值。

5.根据权利要求3所述的误码纠正方法，其特征是所述第1存储器的存储容量是所述给定的数据数的2倍以上。

6.根据权利要求1所述的误码纠正方法，其特征是在对所述第1存储器的输入输出进行仲裁的步骤中，按照在实施所述解交错处理的同时向第1存储器的输入比所述数据传送时的向所述第2存储器的输出更优先那样进行仲裁。

7.根据权利要求1所述的误码纠正方法，其特征是所述第1存储器的存储容量是所述给定的数据数的3倍以上，进行3页的页管理。

8.根据权利要求7所述的误码纠正方法，其特征是在所述判定中，由于不同步引起的给定数据数的数据没有对齐时，判定为已经保存了个定数据数的数据。

9.一种误码纠正电路，是对从按照对在与记录介质上的记录方向不同的方向上进行误码纠正编码后的编码数据实施交错处理后与同步信号一起配置的数据格式记录了数据的记录介质中所再现的数据进行误码纠正的误码纠正电路，其特征是包括

将从遵循所述数据格式的记录介质中所再现的再现数据临时保存的第1存储器；

对该第1存储器的输入输出进行仲裁的第1仲裁装置；

对再现数据一边实施解交错处理一边保存在所述第1存储器中的输入控制装置；

判断在所述第1存储器中是否保存了给定数据数的数据的判定装置；

第2存储器；

对所述第2存储器的输入输出进行仲裁的第2仲裁装置；

根据所述判定装置的结果，容许将保存在所述第1存储器中的数据向第2存储器传送的传送容许装置；

当由传送容许装置容许传送时，将再现数据从所述第1存储器向所述第2存储器传送的存储器间传送装置；

对保存在所述第2存储器中的再现数据进行误码纠正的误码纠正运算装置；

将包含在由所述误码纠正运算装置除去了误码后的再现数据中的用户数据从第2存储器传出的输出控制装置。

10.根据权利要求9所述的误码纠正电路，其特征是所述给定的数据数比交错长度大。

11.根据权利要求10所述的误码纠正电路，其特征是所述给定的数据数是交错长度的整数倍。

12.根据权利要求11所述的误码纠正电路，其特征是所述第2存储器具有作为记录再现的单位的给定总线宽度，所述给定的数据数是交错长度乘以所述给定总线宽度后的值。

13.根据权利要求11所述的误码纠正电路，其特征是所述第1存储器的存储容量是所述给定的数据数的2倍以上。

14.根据权利要求9所述的误码纠正电路，其特征是所述第1仲裁装置，在对所述第1存储器的输入输出进行仲裁时，使由所述输入控制装置的输入比所述存储器间传送装置的输出更优先。

15.根据权利要求9所述的误码纠正电路，其特征是所述第1存储器的存储容量是所述给定的数据数的3倍以上，进行3页的页管理。

16.根据权利要求15所述的误码纠正方法，其特征是所述判定装置、由于不同步引起的给定数据数的数据没有对齐时，判定已经保存了给定数据数的数据。

17.一种误码纠正编码方法，是对从按照对在与记录介质上的记录方向不同的方向上进行误码纠正编码后的编码数据实施交错处理后与同步信号一起配置的数据格式记录数据的误码纠正编码方法，其特征是包括

将用户数据保存在第1存储器中，这时对所述第1存储器的输入输出进行仲裁的步骤；

对保存在所述第1存储器中的用户数据进行误码纠正编码的步骤；

将所述误码纠正编码数据从所述第1存储器向所述第2存储器传送，这时对所述第2存储器的输入输出进行仲裁的步骤；

判定在所述第2存储器中是否已经保存了给定数据数的数据的步骤；

根据所述判定结果，容许将保存在所述第2存储器中的数据传出的步骤；

一边对所述第2存储器的数据实施交错处理一边向外部传出的步骤。

18.根据权利要求17所述的误码纠正编码方法，其特征是所述给定的数据数比交错长度大。

19.根据权利要求18所述的误码纠正编码方法，其特征是所述给定的数据数是交错长度的整数倍。

20.根据权利要求19所述的误码纠正编码方法，其特征是所述第1存储器具有作为记录再现的单位的给定总线宽度，所述给定的数据数是交错长度乘以所述给定总线宽度后的值。

21.根据权利要求18所述的误码纠正编码方法，其特征是所述第2存储器的存储容量是所述给定的数据数的2倍以上。

22.根据权利要求17所述的误码纠正编码方法，其特征是在对所述第2存储器的输入输出进行仲裁的步骤中，按照在实施所述解交错处理的同时从第2存储器的输出比所述误码纠正编码数据传送时的向所述第2存储器的输入更优先那样进行仲裁。

23.一种误码纠正编码电路，是对从按照对在与记录介质上的记录方向不同的方向上进行误码纠正编码后的编码数据实施交错处理后与同步信号一起配置的数据格式记录数据的纠正编码电路，其特征是包括

第1存储器；

对所述第1存储器的输入输出进行仲裁的第1仲裁装置；

将用户数据保存在所述第1存储器中的输入控制装置；

对保存在所述第1存储器中的用户数据进行误码纠正编码的误码纠正编码运算装置；

将由所述误码纠正编码运算装置进行误码纠正编码后的数据临时保存的第2存储器；

将所述误码纠正编码数据从所述第1存储器向所述第2存储器传送的存储器间传送装置；

对所述第2存储器的输入输出进行仲裁的第2仲裁装置；

判定在所述第2存储器中是否已经保存了给定数据数的数据的判定装置；

根据所述判定装置的判定结果，容许将保存在所述第2存储器中的数据传出的传送容许装置；

在由所述传送容许装置容许传送时，将再现数据从所述第1存储器向所述第2存储器传送的存储器间传送装置；

一边对编码数据实施交错处理一边从所述第2存储器传出的输出控制装置。

24.根据权利要求23所述的误码纠正编码电路，其特征是所述给定的数据数比交错长度大。

25.根据权利要求24所述的误码纠正编码电路，其特征是所述给定的数据数是交错长度的整数倍。

26.根据权利要求25所述的误码纠正电路，其特征是所述第1存储器具有作为记录再现的单位的给定总线宽度，所述给定的数据数是交错长度乘以所述第1存储器的给定总线宽度后的值。

27.根据权利要求24所述的误码纠正电路，其特征是所述第2存储器的存储容量是所述给定的数据数的2倍以上。

28.根据权利要求23所述的误码纠正编码电路，其特征是所述第2仲裁装置，对所述第2存储器的输入输出进行仲裁，使从所述第2输出控制装置的输出并从所述存储器间传送装置的输出更优先。

29.一种数据再现装置，其特征是包括

采用光学方式从记录介质中读出信息的光头；

将从记录介质中读出的信息进行二值化后获得再现信号的再现电路；

将来自再现电路的信号解调的解调器；

对解调后的再现信号进行误码纠正、权利要求9所述的误码纠正电路；

对误码纠正后的信号进行展开处理的信号处理电路。

30.一种数据记录再现装置，其特征是包括

采用光学方式对记录介质进行信息的记录、读出的光头；

将从记录介质中读出的信息进行二值化后生成再现信号，并且根据记录信号生成在记录介质上进行记录的控制信号的记录再现电路；

对再现信号进行解调并且对记录信号进行调整的调制解调器；

对由调制解调器进行解调后的再现信号进行误码纠正，权利要求9所述的误码纠正电路；

对记录信号进行误码纠正编码，权利要求23所述的误码纠正编码电路；

对再现信号以及记录信号进行给定的信号处理的信号处理电路。

31.一种数据再现方法，是从采用对第1数据和第2数据分别进行误码纠正编码，对第1编码数据进行第1交错处理后生成第1记录排列数据，对第2编码数据进行第2交错处理后生成第2记录排列数据，在给定周期内交互记录同步编码、所述第1记录排列数据、所述第2记录排列数据的格式记录了数据的记录介质中进行数据再现的方法，其特征是包括

从记录介质中读出的记录数据中分离生成同步编码、第1记录排列编码、第2记录排列编码的步骤；

对所述第1记录排列数据实施第1解交错处理后生成第1编码句列数据的步骤；

对所述第2记录排列数据实施第2解交错处理后生成第2编码句列数据的步骤；

对该第2编码句列数据进行误码纠正，生成与第2编码句列数据的排列顺序对应的数据误码位置信息的步骤；

对该数据误码位置信息进行第2交错处理，生成与第2记录排列数据的排列顺序对应的数据误码位置信息的步骤；

从所述同步编码中抽出同步误码信息的步骤；

按照所述记录数据的记录顺序将所述第2记录排列数据的排列顺序的数据误码位置信息和所述同步误码信息进行合成后，生成第2数据误码位置信息的步骤；

根据该第1数据误码位置信息，生成与第1记录排列数据的排列顺序对应的、表示第1数据的消失位置的消失指针的步骤；

对该消失指针进行第1解交错处理，生成与第1编码句列数据的排列顺序对应的消失指针的步骤；

采用与该第1编码句列数据的排列顺序对应的消失指针，对所述第1编码句列数据进行消失误码纠正的步骤。

32.根据权利要求31所述的数据再现方法，其特征是生成与所述第1记录排列数据的排列顺序对应的消失指针的步骤，在所述第1数据误码位置信息中，判定在所述记录数据的记录方向上在所述第2记录排列数据以及同步编码中是否连续出现误码，生成所述消失指针。

33.一种数据再现方法，是从采用对第1数据和第2数据分别进行误码纠正编码，对第1编码数据进行第1交错处理后生成第1记录排列数据，对第2编码数据进行第2交错处理后生成第2记录排列数据，在给定周期内交互记录同步编码、所述第1记录排列数据、所述第2记录排列数据的格式记录了数据的记录介质中进行数据再现的方法，其特征是包括

分离从记录介质中读出的记录数据、生成同步编码、第1记录排列编码、第2记录排列编码，从所述同步编码中抽出同步误码信息，对所述第1记录排列数据实施第1解交错处理后生成与第1记录排列数据对应的第1编码句列数据，对所述第2记录排列数据实施第2解交错处理后生成第2编码句列数据的步骤；

对所述第2编码句列数据进行误码纠正，生成与第2编码句列数据的排列顺序对应的数据误码位置信息的步骤；

根据该数据误码位置信息，和所述同步编码信息生成表示第1数据中的数据消失位置，与第1记录排列数据的排列顺序对应的消失指针的步骤；

该消失指针在进行第1解交错处理中采用，对第1编码句列数据进行消失误码纠正的步骤。

34.一种数据再现方法，是从采用对第1数据和第2数据分别进行误码纠正编码，对第1编码数据进行第1交错处理后生成第1记录排列数据，对第2编码数据进行第2交错处理后生成第2记录排列数据，在给定周期内交互记录同步编码、所述第1记录排列数据、所述第2记录排列数据的格式记录了数据的记录介质中进行数据再现的方法，其特征是包括

分离从记录介质中读出的记录数据、生成同步编码、第1记录排列编码、第2记录排列编码，从所述同步编码中抽出同步误码信息后写入到第1存储器中，对所述第1记录排列数据实施第1解交错处理后生成第1编码句列数据并写入到第2存储器中，对所述第2记录排列数据实施第2解交错处理后生成第2编码句列数据并写入到第3存储器中的步骤；

对所述第2编码句列数据进行误码纠正，将第2编码句列数据的排列顺序对应的数据误码位置信息写入到第4存储器中的步骤；

根据该数据误码位置信息、和所述同步编码信息生成与第1记录排列数据的排列顺序对应的、表示第1数据的消失位置的消失指针，并写入到第5存储器中的步骤；

该消失指针在进行第1解交错处理中采用，对第1编码句列数据进行消失误码纠正的步骤。

35.根据权利要求34所述的数据再现方法，其特征是所述第2存储器和所述第3存储器设置在同一缓冲存储器内、所述第1编码句列数据和所述第2编码句列数据被写入到该缓冲存储器内的分别分配的区域中。

36.根据权利要求35所述的数据再现方法，其特征是所述同步检测信息、所述第1记录排列数据、所述第2记录排列数据对应的标志按照所述记录数据的顺序进行设定，根据该标志将写入地址切换到第1存储器、缓冲存储器内的第1编码句列数据区域以及缓冲存储器内的第2编码句列数据区域的其中一个中。

37.根据权利要求34所述的数据再现方法，其特征是所述第2编码句列排列数据误码位置信息，对第1编码句列数据的1字节分配1比特，对第1编码句列数据的1编码列的误码位置信息采用m字节(m为整数)的数据进行管理。

38.根据权利要求34所述的数据再现方法，其特征是在所述同步误码信息的格式中，采用1字节的数据按照所述记录数据的顺序配置1个同步误码信息。

39.根据权利要求34所述的数据再现方法，其特征是所述第1记录排列消失指针由多个字节构成，每个字节表示消失位置信息，各字节按照第1记录排列数据的排列进行配置。

40.根据权利要求34所述的数据再现方法，其特征是所述第1存储器、所述第4存储器、所述第5存储器被分配成1个小容量存储器内的区域。

41.根据权利要求40所述的数据再现方法，其特征是所述小容量存储器具有为保存所述同步误码信息的2个区域、为保存所述数据误码位置信息的1个区域、为保存所述消失指针的1个区域。

42.一种数据再现方法，是从采用对第1数据和第2数据分别进行误码纠正编码，，对第1编码数据进行第1交错处理后生成第1记录排列数据，对第2编码数据进行第2交错处理后生成第2记录排列数据，在给定周期内交互配置同步编码、所述第1记录排列数据、所述第2记录排列数据的格式记录了数据的记录介质中进行数据再现的方法，其特征是包括

分离从记录介质中读出的记录数据，生成同步编码、第1记录排列编码、第2记录排列编码的步骤；

所述第1记录排列数据被分割成多个数据片，对所分割的各数据片进行第1解交错处理后生成多个第1编码句列数据片的步骤；

将所述多个第1编码句列数据片组合生成第1编码句列数据的步骤；

对所述第2记录排列数据进行第2解交错处理生成第2编码句列数据的步骤；

对第2编码句列数据进行误码纠正，生成与第2编码句列数据的排列顺序对应的数据误码位置信息的步骤；

对该数据误码位置信息进行第2交错处理，生成与第2记录排列数据的排列顺序对应的数据误码位置信息的步骤；

从所述同步编码中抽出同步误码信息的步骤；

按照所述记录数据的顺序对所述第2记录排列数据的排列顺序的数据误码位置信息、和所述同误码信息进行合成，生成表示所述第1数据的误码位置的第1数据误码位置信息的步骤；

根据该第1数据误码位置信息，生成与第1记录排列数据的排列顺序对应的、表示第1数据的消失位置的第1记录排列消失指针的步骤；

对该消失指针进行第1解交错处理，生成与第1编码句列数据的排列顺序对应的消失指针的步骤；

采用该第1编码句列数据的排列顺序的消失指针，对第1编码句列数据进行消失误码纠正的步骤。

43.根据权利要求42所述的数据再现方法，其特征是生成与第1记录排列数据的排列顺序对应的消失指针的步骤，在所述第1数据误码位置信息中，判定在所述记录数据的记录方向上在所述第2记录排列数据以及所述同步误码中是否产生了误码，生成所述消失指针。

44.一种数据再现方法，是从采用对第1数据和第2数据分别进行误码纠正编码，对第1编码数据进行第1交错处理后生成第1记录排列数据，对第2编码数据进行第2交错处理后生成第2记录排列数据，在给定周期内交互记录同步编码、所述第1记录排列数据、所述第2记录排列数据的格式记录了数据的记录介质中进行数据再现的方法，其特征是包括

分离从记录介质中读出的记录数据，生成同步编码、第1记录排列编码、第2记录排列编码，从所述同步编码中抽出同步误码信息，所述第1记录排列数据被分割成多个数据片，对所分割的各数据片进行第1解交错处理后生成多个第1编码句列数据片，对所述第2记录排列数据进行第2解交错处理生成第2编码句列数据的步骤；

将所述多个第1编码句列数据片组合生成第1编码句列数据的步骤；

对第2编码句列数据进行误码纠正，生成与第2编码句列数据的排列顺序对应的数据误码位置信息的步骤；

根据该数据误码位置信息、和所述同步误码信息，生成与第1记录排列数据的排列顺序对应的、表示第1数据的消失位置的消失指针的步骤；

对该消失指针进行第1解交错处理的同时被采用，对第1编码句列数据进行消失误码纠正的步骤。

45.一种数据再现方法，是从采用对第1数据和第2数据分别进行误码纠正编码，对第1编码数据进行第1交错处理后生成第1记录排列数据，对第2编码数据进行第2交错处理后生成第2记录排列数据，在给定周期内交互记录同步编码、所述第1记录排列数据、所述第2记录排列数据的格式记录了数据的记录介质中进行数据再现的方法，其特征是包括

分离从记录介质中读出的记录数据，生成同步编码、第1记录排列编码、第2记录排列编码，从所述同步编码中抽出同步误码信息并写入第1存储器中，所述第1记录排列数据被分割成多个数据片，对所分割的各数据片进行第1解交错处理后生成多个第1编码句列数据片并写入到第2存储器中，对所述第2记录排列数据进行第2解交错处理生成第2编码句列数据并写入到第3存储器中的步骤；

将所述第2存储器内的第1编码句列数据片依次写入到第4存储器中，生成第1编码句列数据的步骤；

对第2编码句列数据进行误码纠正，将第2编码句列数据的排列顺序对应的数据误码位置信息写入到第5存储器中的步骤；

根据该数据误码位置信息、和所述同步误码信息，生成与第1记录排列数据的排列顺序对应的表示第1数据的消失位置的消失指针并写入到第6存储器中的步骤；

对该消失指针进行第1解交错处理的同时被采用，对第1编码句列数据进行消失误码纠正的步骤。

46.根据权利要求45所述的数据再现方法，其特征是所述第2存储器的容量比所述第1记录排列数据的数据容量小。

47.根据权利要求45所述的数据再现方法，其特征是所述第3存储器和所述第4存储器设置在同一缓冲存储器内、第1数据的编码句列数据和第2数据的编码句列数据被写入到该缓冲存储器内的分别分配的区域中。

48.根据权利要求45所述的数据再现方法，其特征是所述同步检测信息、所述第1记录排列数据、所述第2记录排列数据对应的标志按照所述记录数据的顺序进行设定，根据该标志将写入地址切换到第1存储器、第2存储器、以及缓冲存储器内的第2编码句列数据区域的其中一个。

49.根据权利要求45所述的数据再现方法，其特征是所述第2编码句列排列数据误码位置信息，对第2编码句列数据的1字节分配1比特，对第2编码句列数据的1编码列的误码位置信息采用m字节(m为整数)的数据进行管理。

50.根据权利要求45所述的数据再现方法，其特征是所述同步误码信息的格式，使一个同步检测信息对应于1字节的各字节，按照所述记录数据的顺序配置。

51.根据权利要求45所述的数据再现方法，其特征是所述第1记录排列消失指针由多个字节构成，每个字节表示消失位置信息，各字节按照第1记录排列数据的排列进行配置。

52.根据权利要求45所述的数据再现方法，其特征是所述第1、第5以及第6存储器被分配成1个小容量存储器内的区域。

53.根据权利要求52所述的数据再现方法，其特征是所述小容量存储器具有为保存所述同步误码信息的2个区域、为保存所述第2数据的数据误码位置信息的1个区域、为保存所述第1记录排列消失指针的1个区域。

54.一种数据记录方法，是采用将第1数据和第2数据交互配置的格式在记录介质上记录数据的方法，其特征是包括

对第1数据进行误码纠正编码，生成第1编码句列数据的步骤；

对第2数据进行误码纠正编码，生成第2编码句列数据的步骤；

产生同步编码的步骤；

对第1编码句列数据进行第1交错处理后生成第1记录排列数据，对第2编码句列数据进行第2交错处理后生成第2记录排列数据，在给定周期交互配置所述同步编码、所述第1记录排列数据、所述第2记录排列数据后进行记录的步骤。

55.一种数据记录方法，是采用将第1数据和第2数据交互配置的格式在记录介质上记录数据的方法，其特征是

对第1数据进行误码纠正编码，将第1数据的编码句列数据写入到第1存储器中的步骤；

对第2数据进行误码纠正编码，将第2数据的编码句列数据写入到第2存储器中的步骤；

产生同步编码的步骤；

对写入到所述第1存储器中的第1数据的编码句列数据在进行第1交错处理的同时进行读出，另外，对写入到所述第2存储器中的第2数据的编码句列数据在进行第2交错处理的同时进行读出，在给定周期交互配置所述同步编码、所述交错处理后的第1编码句列数据、所述交错处理后的第2编码句列数据后进行记录的步骤。

56.根据权利要求55所述的数据记录方法，其特征是所述同步编码、所述第1数据的编码句列数据、所述第2数据的编码句列数据对应的标志按照所述记录数据的记录顺序进行设定，根据该标志将读出地址切换到产生所述同步编码的装置、所述第1存储器、所述第2存储器的其中一个。

57.根据权利要求55所述的数据记录方法，其特征是所述第1存储器和所述第2存储器设置在同一缓冲存储器内、所述第1数据的编码句列数据和所述第2数据的编码句列数据被写入到该缓冲存储器内的分别分配的区域中。

58.一种数据记录方法，是采用将第1数据和第2数据交互配置的格式在记录介质上记录数据的方法，其特征是包括

对所述第1数据进行误码纠正编码，生成第1编码句列数据的步骤；

对所述第2数据进行误码纠正编码，生成第2编码句列数据的步骤；

产生同步编码的步骤；

将所述第1数据的编码句列数据分割成给定数的步骤；

对分割后的第1数据的编码句列数据的一片进行第1交错处理生成第1记录排列数据的一片，对第2编码句列数据进行第2交错处理生成第2记录排列数据，在给定周期交互配置所述同步编码、所述第1记录排列数据、所述第2记录排列数据后进行记录的步骤。

59.一种数据记录方法，是采用将第1数据和第2数据交互配置的格式在记录介质上记录数据的方法，其特征是包括

对所述第1数据进行误码纠正编码，将第1编码句列数据写入到第1存储器中的步骤；

对所述第2数据进行误码纠正编码，将第2编码句列数据写入到第2存储器中的步骤；

将所述第1数据的编码句列数据分割成给定数的编码句列片的步骤；

将所述第1数据的编码句列数据的所分割的一片写入到第3存储器中的步骤；

产生同步编码的步骤；

对所述第1编码句列数据片进行第1交错处理的同时从第3存储器中读出后生成第1记录排列数据片，另外，对第2数据的编码句列数据进行第2交错处理的同时从第2存储器中读出后生成第2记录排列数据，在给定周期交互配置所述同步编码、所述第1记录排列数据片、所述第2记录排列数据后进行记录的步骤。

60.根据权利要求59所述的数据记录方法，其特征是所述同步编码、所述第1数据的编码句列数据、所述第2数据的编码句列数据对应的标志按照所述记录数据的顺序进行设定，根据该标志将读出地址切换到产生所述同步编码的装置、所述第2存储器以及所述第3存储器的其中一个。

61.根据权利要求59所述的数据记录方法，其特征是所述第1存储器和所述第2存储器设置在同一缓冲存储器内，所述第1数据的编码句列数据和所述第2数据的编码句列数据被写入到该缓冲存储器内的分别分配的区域中。

62.一种数据再现电路，是从采用对第1数据和第2数据分别进行误码纠正编码，对第1编码数据进行第1交错处理后生成第1记录排列数据，对第2编码数据进行第2交错处理后生成第2记录排列数据，在给定周期内交互配置同步编码、所述第1记录排列数据、所述第2记录排列数据的格式记录了数据的记录介质中进行数据再现的电路，其特征是包括

分离从记录介质中读出的记录数据，生成同步编码、第1记录排列编码、第2记录排列编码的分离装置；

对所述第1记录排列数据进行第1解交错处理后生成第1编码句列数据的第1编码生成装置；

对所述第2记录排列数据进行第2解交错处理后生成第2编码句列数据的第2编码生成装置；

对第2编码句列数据进行误码纠正，生成与第2编码句列数据的排列顺序对应的数据误码位置信息的编码句列排列误码位置生成装置；

对与该第2列数据的排列顺序对应的数据误码位置信息进行第2交错处理，生成与第2记录排列数据的排列顺序对应的数据误码位置信息的记录排列误码位置生成装置；

从所述同步编码中抽出同步误码信息的同步误码抽出装置；

按照所述记录数据的记录顺序对与所述第2记录排列数据的排列顺序对应的数据误码位置信息，和所述同误码信息进行合成，生成第1数据误码位置信息的数据误码位置生成装置；

根据该第1数据误码位置信息、生成表示第1数据的消失位置，与第1记录排列数据的排列顺序对应的消失指针的记录排列消失指针生成装置；

对与所述第1记录排列数据的排列顺序对应的消失指针进行第1解交错处理，生成与第1编码句列数据的排列顺序对应的消失指针的编码句列排列消失指针生成装置；

采用该第1编码句列数据的排列顺序的消失指针，对所述第1编码句列数据进行消失误码纠正的纠正装置。

63.根据权利要求62所述的数据再现方法，其特征是所述记录排列消失指针生成装置，在所述第1数据误码位置信息中，判定在所述记录数据的记录方向上在所述第2记录排列数据以及所述同步误码中是否产生了误码，生成所述消失指针。

64.一种数据再现电路，是从采用对第1数据和第2数据分别进行误码纠正编码，对第1编码数据进行第1交错处理后生成第1记录排列数据，对第2编码数据进行第2交错处理后生成第2记录排列数据，在给定周期内交互记录同步编码、所述第1记录排列数据、所述第2记录排列数据的格式记录了数据的记录介质中进行数据再现的电路，其特征是包括

分离从记录介质中读出的记录数据，生成同步编码、第1记录排列编码、第2记录排列编码，从所述同步编码中抽出同步误码信息，对所述第1记录排列数据进行第1解交错处理后生成第1编码句列数据，对所述第2记录排列数据进行第2解交错处理生成第2编码句列数据的分离·解交错装置；

对所述第2编码句列数据进行误码纠正，生成与第2编码句列数据的排列顺序对应的数据误码位置信息的误码位置生成装置；

根据该数据误码位置信息、和所述同步误码信息，生成表示第1数据中的数据消失位置，与第1记录排列数据的排列顺序对应的消失指针的消失指针生成装置；

对该消失指针进行第1解交错处理的同时被采用，对所述第1编码句列数据进行消失误码纠正的纠正装置。

65.一种数据再现电路，是从采用对第1数据和第2数据分别进行误码纠正编码，对第1编码数据进行第1交错处理后生成第1记录排列数据，对第2编码数据进行第2交错处理后生成第2记录排列数据，在给定周期内交互记录同步编码、所述第1记录排列数据、所述第2记录排列数据的格式记录了数据的记录介质中进行数据再现的电路，其特征是包括

第1到第5存储器；

分离从记录介质中读出的记录数据，生成同步编码、第1记录排列编码、第2记录排列编码，从所述同步编码中抽出同步误码信息并写入到所述第1存储器中，对所述第1记录排列数据进行第1解交错处理后生成第1编码句列数据并且写入到所述第2存储器中，对所述第2记录排列数据进行第2解交错处理生成第2编码句列数据并写入到第3存储器中的分离·解交错装置、

对所述第2编码句列数据进行误码纠正，将与第2编码句列数据的排列顺序对应的数据误码位置信息写入到所述第4存储器中的误码位置生成装置；

根据该数据误码位置信息、和所述同步误码信息，生成与第1记录排列数据的排列顺序对应的、表示第1数据的消失数据的位置的消失指针，并写入到所述第5存储器中的消失指针生成装置；

对该消失指针进行第1解交错处理的同时被采用，对所述第1编码句列数据进行消失误码纠正的纠正装置。

66.根据权利要求65所述的数据再现电路，其特征是所述第2存储器和所述第3存储器设置在同一缓冲存储器内、所述第1编码句列数据和所述第2编码句列数据被写入到该缓冲存储器内的分别分配的区域中。

67.根据权利要求65所述的数据再现电路，其特征是所述同步检测信息、所述第1记录排列数据、所述第2记录排列数据对应的标志按照所述记录数据的顺序进行设定，根据该标志将写入地址切换到所述第1存储器、所述缓冲存储器内的第1编码句列数据区域、所述缓冲存储器内的第1编码句列数据区域的其中一个。

68.根据权利要求65所述的数据再现电路，其特征是所述第2编码句列排列数据误码位置信息，对第2编码句列数据的1字节分配1比特，对第2编码句列数据的1编码列的误码位置信息采用m字节(m为整数)的数据进行管理。

69.根据权利要求65所述的数据再现电路，其特征是在所述同步误码信息的格式中，使1个同步误码信息与1字节的数据对应，各字节按照所述记录数据的顺序进行配置。

70.根据权利要求65所述的数据再现电路，其特征是所述消失指针由多个字节构成，每个字节表示消失位置信息，各字节按照第1记录排列数据的排列进行配置。

71.根据权利要求65所述的数据再现电路，其特征是所述第1存储器、所述第4存储器、所述第5存储器被分配成1个小容量存储器内的区域。

72.根据权利要求71所述的数据再现电路，其特征是所述小容量存储器具有为保存所述同步误码信息的2个区域、为保存所述数据误码位置信息的1个区域、为保存所述消失指针的1个区域。

73.一种数据再现电路，是从采用对第1数据和第2数据分别进行误码纠正编码，对第1编码数据进行第1交错处理后生成第1记录排列数据，对第2编码数据进行第2交错处理后生成第2记录排列数据，在给定周期内交互记录了同步编码、所述第1记录排列数据、所述第2记录排列数据的格式记录了数据的记录介质中进行数据再现的方法，其特征是包括

分离从记录介质中读出的记录数据，生成同步编码、第1记录排列编码、第2记录排列编码的分离装置；

所述第1记录排列数据被分割成多个数据片，对所分割的各数据片进行第1解交错处理后生成多个第1编码句列数据片的数据片生成装置；

将所述多个第1编码句列数据片组合生成第1编码句列数据的数据片组合装置；

对所述第2记录排列数据进行第2解交错处理生成第2编码句列数据的第2编码句列生成装置；

对第2编码句列数据进行误码纠正，生成与第2编码句列数据的排列顺序对应的数据误码位置信息的编码句列排列误码位置生成装置；

对该数据误码位置信息进行第2交错处理，生成与第2记录排列数据的排列顺序对应的数据误码位置信息的记录排列误码位置生成装置；

从所述同步编码中抽出同步误码信息的同步误码信息抽出装置；

按照所述记录数据的记录顺序对与所述第2记录排列数据的排列顺序对应的数据误码位置信息、和所述同误码信息进行合成，生成表示所述第1数据误码位置信息的合成装置；

根据该第1数据误码位置信息，生成与第1记录排列数据的排列顺序对应的、表示第1数据的消失位置的消失指针的第1记录排列消失指针生成装置；

对该消失指针进行第1解交错处理，生成与第1编码句列数据的排列顺序对应的消失指针的第1编码句列排列消失指针生成装置；

采用与所述第1编码句列数据的排列顺序对应的消失指针，对所述第1编码句列数据进行消失误码纠正的纠正装置。

74.根据权利要求73所述的数据再现电路，其特征是所述第1记录排列消失指针生成装置，在所述第1数据误码位置信息中，判定在所述记录数据的记录方向上在所述第2记录排列数据以及所述同步误码中是否产生了误码，生成所述消失指针。

75.一种数据再现电路，是从采用对第1数据和第2数据分别进行误码纠正编码，对第1编码数据进行第1交错处理后生成第1记录排列数据，对第2编码数据进行第2交错处理后生成第2记录排列数据，在给定周期内交互记录同步编码、所述第1记录排列数据、所述第2记录排列数据的格式记录了数据的记录介质中进行数据再现的方法，其特征是包括

分离从记录介质中读出的记录数据，生成同步编码、第1记录排列编码、第2记录排列编码，从同步编码中抽出同步误码信息，所述第1记录排列数据被分割成多个数据片，对所分割的各数据片进行第1解交错处理后生成多个第1编码句列数据片，对所述第2记录排列数据进行第2解交错处理生成第2编码句列数据的分离·交错装置；

将所述多个第1编码句列数据片组合生成第1编码句列数据的组合装置；

对第2编码句列数据进行误码纠正，生成与第2编码句列数据的排列顺序对应的数据误码位置信息的误码位置生成装置；

根据该数据误码位置信息、和所述同步误码信息，生成与第1记录排列数据的排列顺序对应的、表示第1记录数据的消失位置的消失指针的消失指针生成装置；

对该消失指针进行第1解交错处理的同时被采用，对所述第1编码句列数据进行消失误码纠正的纠正装置。

76.一种数据再现电路，是从采用对第1数据和第2数据分别进行误码纠正编码，对第1编码数据进行第1交错处理后生成第1记录排列数据，对第2编码数据进行第2交错处理后生成第2记录排列数据，在给定周期内交互记录同步编码、所述第1记录排列数据、所述第2记录排列数据的格式记录了数据的记录介质中进行数据再现的方法，其特征是包括

第1到第5存储器；

分离从记录介质中读出的记录数据，生成同步编码、第1记录排列编码、第2记录排列编码；从所述同步编码中抽出同步误码信息并写入第1存储器中，所述第1记录排列数据被分割成多个数据片，对所分割的各数据片进行第1解交错处理后生成多个第1编码句列数据片并写入到第2存储器中，对所述第2记录排列数据进·行第2解交错处理生成第2编码句列数据并写入到第3存储器中的分离·交错装置；

将所述第2存储器内的第1编码句列数据片依次写入到第4存储器中，生成第1编码句列数据的数据组合装置；

对第2编码句列数据进行误码纠正，将第2编码句列数据的排列顺序对应的数据误码位置信息写入到第5存储器中的误码位置生成装置；

根据所述第2编码句列数据的排列顺序的数据误码位置信息、和所述同步误码信息，生成与第1记录排列数据的排列顺序对应的、表示第1数据的消失数据位置的消失指针并写入到所述第6存储器中的消失指针生成装置；

对该消失指针进行第1解交错处理的同时被采用，对所述第1编码句列数据进行消失误码纠正的纠正装置。

77.根据权利要求76所述的数据再现电路，其特征是所述第2存储器的容量比所述第1记录排列数据的数据容量小。

78.根据权利要求76所述的数据再现电路，其特征是所述第3存储器和所述第4存储器设置在同一缓冲存储器内、第1编码句列数据和第2编码句列数据被写入到该缓冲存储器内的分别分配的区域中。

79.根据权利要求76所述的数据再现电路，其特征是所述同步检测信息、所述第1记录排列数据、所述第2记录排列数据对应的标志按照所述记录数据的顺序进行设定，根据该标志将写入地址切换到所述第1存储器、所述第2存储器、以及所述缓冲存储器内的第2编码句列数据区域的其中一个。

80.根据权利要求76所述的数据再现电路，其特征是所述第2编码句列排列数据误码位置信息，对第2编码句列数据的1字节分配1比特，对第2编码句列数据的1编码列的误码位置信息采用m字节(m为整数)的数据进行管理。

81.根据权利要求76所述的数据再现电路，其特征是所述同步误码信息的格式，使一个同步检测信息对应于1字节的数据、各字节按照所述记录数据的顺序进行配置。

82.根据权利要求76所述的数据再现电路，其特征是所述第1记录排列消失指针由多个字节构成，每个字节表示消失位置信息，各字节按照第1记录排列数据的排列进行配置。

83.根据权利要求76所述的数据再现电路，其特征是所述第1、第5以及第6存储器被分配成1个小容量存储器内的区域。

84.根据权利要求76所述的数据再现电路，其特征是所述小容量存储器具有为保存所述同步误码信息的2个区域、为保存所述第2数据误码位置信息的1个区域、为保存所述第1记录排列消失指针的1个区域。

85.一种数据记录电路，是采用将第1数据和第2数据交互配置的格式在记录介质上记录数据的记录电路，其特征是

对第1数据进行误码纠正编码，生成第1编码句列数据的第1编码生成装置；

对第2数据进行误码纠正编码，生成第2编码句列数据的第2编码生成装置；

产生同步编码的同步编码产生装置；

对所述第1编码句列数据进行第1交错处理后生成第1记录排列数据，对所述第2编码句列数据进行第2交错处理后生成第2记录排列数据，在给定周期交互配置所述同步编码、所述第1记录排列数据、所述第2记录排列数据后进行记录的记录数据生成装置。

86.一种数据记录电路，是采用将第1数据和第2数据交互配置的格式在记录介质上记录数据的记录电路，其特征是

对所述第1数据进行误码纠正编码，生成第1编码句列数据并写入到第1存储器中的第1编码生成装置；

对所述第2数据进行误码纠正编码，生成第2编码句列数据并写入到第2存储器中的第2编码生成装置；

产生同步编码的同步编码产生装置；

对所述第1数据的编码句列数据在进行第1交错处理的同时进行读出，对所述第2数据的编码句列数据在进行第2交错处理的同时进行读出，在给定周期交互配置所述同步编码、所述交错处理后的第1数据的编码句列数据、所述交错处理后的第2数据的编码句列数据后在所述记录介质中进行记录的记录数据生成装置。

87.根据权利要求86所述的数据记录电路，其特征是所述同步编码、所述第1数据的编码句列数据、所述第2数据的编码句列数据对应的标志按照所述记录数据的记录顺序进行设定，根据该标志将读出地址切换到产生所述同步编码的装置、所述第1存储器、所述第2存储器的其中一个。

88.根据权利要求86所述的数据记录电路，其特征是所述第1存储器和所述第2存储器设置在同一缓冲存储器内、所述第1编码句列数据和所述第2编码句列数据被写入到该缓冲存储器内的分别分配的区域中。

89.一种数据记录电路，是采用将第1数据和第2数据交互配置的格式在记录介质上记录数据的记录电路，其特征是

对所述第1数据进行误码纠正编码，生成第1编码句列数据的第1编码生成装置；

对所述第2数据进行误码纠正编码，生成第2编码句列数据的第2编码生成装置；

将所述第1编码句列数据分割成给定数的编码句列数据片的分割装置；

产生同步编码的同步编码产生装置；

对所述编码句列数据片进行第1交错处理生成第1记录排列数据片，同时对所述第2编码句列数据进行第2交错处理生成第2记录排列数据，在给定周期交互配置所述同步编码、所述第1记录排列数据片、所述第2记录排列数据，生成记录数据片的记录数据片生成装置；

判定是否采用了所有被分割的第1记录数据片生成了记录数据片的判定装置。

90.一种数据记录电路，是采用将第1数据和第2数据交互配置的格式在记录介质上记录数据的记录电路，其特征是

第1到第3存储器；

对所述第1数据进行误码纠正编码，生成第1编码句列数据，并写入到所述第1存储器中的第1编码生成装置；

对所述第2数据进行误码纠正编码，生成第2编码句列数据，并写入到所述第2存储器中的第2编码生成装置；

将所述第1编码句列数据分割成给定数的编码句列数据片的分割装置；

将所述编码句列数据片写入到所述第3存储器中的存储器写入装置；

产生同步编码的同步编码产生装置；

从所述第3存储器中读出所述第1编码句列数据片进行第1交错处理生成第1记录数据片，同时从所述第2存储器中读出所述第2编码句列数据进行第2交错处理生成第1记录排列数据，在给定周期交互配置所述同步编码、所述第1记录排列数据片、所述第2记录排列数据，生成记录数据片的记录数据片生成装置；

判定是否采用了所有被分割的第1记录数据片生成了记录数据片的判定装置。

91.根据权利要求90所述的数据记录电路，其特征是所述同步编码、所述第1编码句列数据、所述第2编码句列数据对应的标志按照所述记录数据的记录顺序进行设定，根据该标志将读出地址切换到产生所述同步编码的装置、所述第3存储器以及所述第2存储器的其中一个。

92.根据权利要求90所述的数据记录电路，其特征是所述第1存储器和所述第2存储器设置在同一缓冲存储器内、所述第1编码句列数据和所述第2编码句列数据被写入到该缓冲存储器内的分别分配的区域中。

Images