CN100543492C - 多通道高频雷达接收机的数字信号处理方法 - Google Patents

Abstract

一种多通道高频雷达接收机的数字信号处理方法，采用带通采样的方式对中频信号进行采样，对采样得到的数据进行正交分解，采用基于多相滤波的数字正交变换的方法得到同相分量I和正交分量Q，其特征在于：对正交分解后的I路和Q路信号数据分别进行分组抽取，并将每组的同相分量I和正交分量Q分别作为该组的复数信号的实数分量和虚数分量，进行该组的复数FFT运算，将每组的FFT的运算结果乘上一个相移因子e^-j*w(k)进行累加，从而得到距离信息。本发明采用了分组抽取及FFT相位补偿累加的思想，取代了传统的抗混叠滤波抽取方法，由于对采样数据没有进行滤波，因此保留了较为完整的回波信息，同时减少了运算量，提高了系统运行的效率。

Description

多通道高频雷达接收机的数字信号处理方法

技术领域

本发明涉及一种多通道雷达接收机的数字信号处理技术及多通道数据采集和处理技术。

背景技术

高频地波雷达(HFSWR)在海洋探测中发挥了巨大的作用，在高频雷达的数字接收机中为了解决因为较高的模数转换速率导致的大数据量从而影响后续数据处理的速度，作为信号处理常用的快速傅立叶变换(FFT)来说，较大的输入数据量会导致较低的运算效率，因此往往采用数字下变频的方法来降低数据率，在传统的高频雷达接收机数字信号处理往往采用的方案是：对采样后的数据进行正交分解后，采用了“抗混叠滤波抽取”的数字下变频的方法，然后再对抽取后的数据进行FFT处理；在数据处理过程中，当抽取因子n较大的时候，抗混叠滤波器的阶数N较高，从而降低了系统的运行的效率；而且由于抽取前对信号进行了抗混叠滤波，导致了抽取后部分频率成分的信息丢失，影响了后续的信号处理分析。且该雷达为多通道雷达接收机，接收机需要实时处理多通道的雷达回波数据，因此更有必要提出一种高效的，快速的信号处理算法。因此，本发明提出了一种改进的数字信号处理方法来提高接收机的性能，且该信号处理方法能够在单片的数字信号处理器(ADSP-21060)中完成三个雷达接收通道的数据处理。

发明内容

为了提高多通道高频雷达接收机的工作性能，本发明的目的是提出一种多通道高频雷达接收机的数字信号处理方法，该信号处理方法的主要思路是：采用分组抽取加FFT相位补偿累加的思想实现雷达接收机的数字下变频和距离处理，提高系统运行的效率。

本发明技术方案：一种多通道高频雷达接收机的数字信号处理方法，采用带通采样的方式对中频信号进行采样，对采样得到的数据进行正交分解，采用基于多相滤波的数字正交变换的方法得到同相分量I和正交分量Q，其特征在于：对正交分解后的I路和Q路信号数据分别进行分组抽取，并将每组的同相分量I和正交分量Q分别作为该组的复数信号的实数分量和虚数分量，进行该组的复数FFT运算，将每组的FFT的运算结果乘上一个相移因子进行累加，从而得到距离信息。

针对多通道雷达接收机的大数据量的数字信号处理，对数据处理的实时性提出了较高的要求，本方案采用了一种新型的数字下变频和距离处理方法，从而提高了系统的实时性和系统运行的效率。其特征在于：采用了分组抽取及FFT相位补偿累加的思想，在完成数字下变频的过程中并没有进行抗混叠滤波，而是直接对分组后的数据进行FFT运算并对各组的FFT的结果乘上一个相移因子进行累加从而得到目标的距离处理。

本发明的方法实现主要由单片浮点数字信号处理器(ADSP21060)完成的，它具有40MHz主频，4Mbit的片内SRAM，48bit的数据总线，完成512点浮点快速傅立叶变换(FFT)只需0.244ms等特点(工作在主频40MHz)，其中较大的片内存储器为实现多通道的数据处理提供了可能。

本发明的有益效果是：采用了分组抽取及FFT相位补偿累加的方法实现了雷达中频接收机的数字下变频和距离处理，与传统的数字下变频相比降低了运算量，该信号处理方法能够在单片的数字信号处理器(ADSP-21060)中实现，增强了系统的多通道的数据处理能力，提高了系统的实时性，同时又避免了抗混叠滤波导致了部分回波信息的丢失，保证了较为完整的海洋回波信息，为后续的信号处理提供了方便。

附图说明

图1是多通道高频雷达接收机的硬件部分框图。

图2是基于多相滤波的正交变换框图。

图3是本发明实施例的分组抽取加FFT相位补偿累加的下变频及距离处理的框图。

具体实施方式

本发明的数字下变频及距离处理的信号处理方法是在多通道高频雷达数字接收机中针对传统的数字下变频方法运算量较大的前提下提出的一种高效的信号处理方法，从而来提高接收机的工作性能。

多通道高频雷达接收机的硬件部分如图1中所示：该三通道雷达接收机的中频信号为21.405MHz，由FPGA产生AD转换时钟信号及同步控制信号，模数转换器件的转换位数为14，在实际中对转换的最高的两位进行补零的操作，则三个通道的数字信号分别通过ADSP21060的D0-D15，D16-D31，D32-D48将数据传送到DSP处理器中。由FPGA产生60KHz的采样时钟对中频信号进行带通采样，然后采用多相滤波的方法对中频信号进行正交解调，从而得到同相分量和正交分量(如图2所示)。由于在数字信号输入数字信号处理器之前并没有进行下变频，在本雷达接收机中的一个工作周期为0.256s，则一个工作周期内的一个通道的采样点数为15360点，若要满足三个通道同时处理且保证其实时性，则往往需要进行降速率处理，在本系统中按照设计要求选择浮点FFT运算的点数为512点，需对正交分解后的信号进行抽取因子N为15的抽取处理。当采用传统的高频雷达接收机数字信号处理方案时，由于抽取因子N值较大，则对低通滤波器的要求较为苛刻，从而使得滤波器的阶数很高，导致了较大的运算量，降低了系统的实时性。

在本发明的方法实现中，对正交分解后的数据进行分组抽取，由于采用的是基于多相滤波的正交变换方法，使得同相信号(I路信号)和正交信号(Q路信号)的数据率分别为原始数据率的一半，则每一路的I和Q信号的点数为7680点，然后对该路的I和Q信号进行分组抽取，具体分组的方法详见图3所示；经过分组抽取之后该路得到I和Q各15组数据，每一组数据的点数为512点，同相分量I和正交分量Q分别作为复数信号的实数分量和虚数分量，则I和Q的对应的一组数据组成一组512点复数，进行复数FFT运算，并将运算的结果保存在一组寄存器中；同样下一组I路和Q路数据也组成512点复数进行FFT运算，由于抽取时每组数据与上组数据相差一个时间因子，则需在每组的FFT的运算结果上乘上一个相移因子。

参见图3，所谓分组抽取是指对一组序列按照抽取因子N进行分组抽取，设序列长度为L，则可以得到N个长度为M(M＝L/N)的子序列，即取出序列的第1点和第N+1点，第2N+1…(M-1)*N+1点，作为第一组序列，取第2点，第N+2点，2N+2点…第(M-1)*N+2点得到第二组序列，以此类推，可以得到N组长度为M的序列组。

例如：对7680点的序列进行抽取因子N＝15的分组抽取时，每组数据长度为512点，取出该序列中的第1点，第16点，第31点…，得到第一组的512点的序列，取该序列的第2点，第17点，第32点…，得到第2组…，以此类推，从而得到15组序列。

得到的每组序列做傅立叶变换之后，由于他们每组子序列的第一点在原始序列中的位置不一样，则需在FFT的结果上补偿一个相移因子，再将补偿后的FFT结果累加，详细推导由下式给出：

设x_i(n)为通道1的I路信号，一个工作周期内AD采样后的数据进行正交分解后得到的I路的数据点数为N＝7680点，则根据设计要求需分为15组，每组的点数为512点。

根据x_i(n)的傅立叶变换为 $X_i\left(k\right)=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}{x}_i\left(n\right){\mathrm{ge}}^{-j\frac{2\mathrm{\πnk}}{N}}.$

由x_i(n)的傅立叶变换公式

$X\left(K\right)=x\left(0\right)\×e^{-j\×\frac{2\mathrm{\πk}\×0}{N}}+x\left(1\right)\×e^{-j\×\frac{2\mathrm{\πk}\×1}{N}}+...+x\left(14\right)\×e^{-j\×\frac{2\mathrm{\πk}\×14}{N}}$

$+x\left(15\right)\×e^{-j\×\frac{2\mathrm{\πk}\×(15+0)}{N}}+x(15+1)\×e^{-j\×\frac{2\mathrm{\πk}\×(15+1)}{N}}+...+x(15+14)\×e^{-j\×\frac{2\mathrm{\πk}\×(15+14)}{N}}$

$+...+$

$+x(511\×15)\×e^{-j\×\frac{2\mathrm{\πk}\×(511\×15+0)}{N}}+x(511\×15+1)\×e^{-j\×\frac{2\mathrm{\πk}\×(511\×15+1)}{N}}+...+x(511\×15+14)\×e^{-j\×\frac{2\mathrm{\πk}\×(511\×15+14)}{N}}$

根据以上计算式，将每一列的值相加，设M＝512，q＝15，则得：

$X\left(K\right)=\underset{m=0}{\overset{M-1}{\mathrm{\Σ}}}{x}_i(m\×q)\×{\mathrm{ge}}^{-j\frac{2\mathrm{\πk}\×(m\×q+0)}{N}}+\underset{m=0}{\overset{M-1}{\mathrm{\Σ}}}{x}_i(m\×q+1)\×{\mathrm{ge}}^{-j\frac{2\mathrm{\πk}\×(m\×q+1)}{N}}$

$+...+\underset{m=0}{\overset{M-1}{\mathrm{\Σ}}}{x}_i(m\×q+q-1){\mathrm{ge}}^{-j\frac{2\mathrm{\πk}\×(m\×q+q-1)}{N}}$

$=\mathrm{FFT}\left[x_i(m*q)\right]+\mathrm{FFT}\left[x_i(m\×q+1)\right]\×e^{-j\frac{2\mathrm{\πk}\×1}{N}}+...+\mathrm{FFT}\left[x_i(m\×q+q-1)\right]\×e^{-j\frac{2\mathrm{\πk}\×(q-1)}{N}}$

在上述举例中的7680点的数据，即I路或者Q路的数据长度，对I路和Q路数据分别进行N＝1/15的分组，分别得到15组I路的子序列和15组Q路的子序列，对应的I路和Q路序列，组合成复数，完成复数的FFT变换，从而可以得到15组FFT结果，由于每组的抽取的数据的第一点对应的时间位置不同，则每组的FFT的结果需要乘上一个相位补偿因子(p＝0，...，q-1)(见附图3)，使得在不必完成抗混叠滤波的条件下完成了下变频和FFT处理。在数字信号处理芯片中完成512点浮点的FFT运算所需要的时间为0.244ms(40MHz主频)，则在一个工作周期一共完成了45组FFT运算，共占用了时间为10.98ms，加上分组等运算开销总的运算时间为31.20ms，而采用抗混叠滤波抽取再作FFT则开销的时间为71.40ms，由此可见，采用分组FFT相位补偿累加的方法实现高频雷达接收机的数字下变频和距离处理是一种高效可行的方案；同时对于DSP运算的结果中完整了保留了海洋回波前256点的正距离元和256点的负距离元的信息，为后续的回波信号的提取及抗干扰处理提供的方便。

本发明的核心是在基于变速率信号处理和软件无线电思想的基础上，对雷达采样数据进行IQ正交分解，然后分别对I，Q两路信号进行分组，对分组后的对应I，Q路的子序列组成的复数子序列(I路为实部，Q路为虚部)进行傅立叶分析，得到雷达回波的距离信息，相对于传统的方法具有运算量小，执行效率高，同时又能够较完整地保留了回波信息，是一种高效的雷达接收机数字信号处理算法。

Claims (1)

1.一种多通道高频雷达接收机的数字信号处理方法，采用带通采样的方式对中频信号进行采样，对采样得到的数据进行正交分解，采用基于多相滤波的数字正交变换的方法得到同相分量I和正交分量Q，其特征在于：对正交分解后的I路和Q路的数据长度为N的信号数据分别进行分组抽取；对分组后的对应I、Q路的序列长度为M的子序列组成的复数子序列，I路为实部，Q路为虚部，进行傅立叶分析，并对子序列傅立叶分析的结果与对应的相位补偿因子进行相乘并相加，最后得到雷达回波的距离信息。

Images