CN100539422C - 具控频灵敏度补偿能力的锁相回路 - Google Patents
具控频灵敏度补偿能力的锁相回路 Download PDFInfo
- Publication number
- CN100539422C CN100539422C CNB2004100321507A CN200410032150A CN100539422C CN 100539422 C CN100539422 C CN 100539422C CN B2004100321507 A CNB2004100321507 A CN B2004100321507A CN 200410032150 A CN200410032150 A CN 200410032150A CN 100539422 C CN100539422 C CN 100539422C
- Authority
- CN
- China
- Prior art keywords
- signal
- phase
- control signal
- frequency
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000035945 sensitivity Effects 0.000 title abstract description 9
- 238000001914 filtration Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 230000009183 running Effects 0.000 claims description 3
- 230000008859 change Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 15
- 238000005086 pumping Methods 0.000 description 13
- 238000004891 communication Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 230000011664 signaling Effects 0.000 description 4
- 230000033228 biological regulation Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- SYELZBGXAIXKHU-UHFFFAOYSA-N dodecyldimethylamine N-oxide Chemical compound CCCCCCCCCCCC[N+](C)(C)[O-] SYELZBGXAIXKHU-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供一种锁相回路。运用该锁相回路的一回路频宽值为一相位检测器增益值与一电压控制振荡器增益值(或称为控频灵敏度)的一函数的关系,藉由调整该相位检测器增益值,以补偿该电压控制振荡器增益值的变动情形,致使该回路频宽值更为平稳。
Description
技术领域
本发明涉及一种锁相回路(Phase-Locked Loop,PLL),特别是涉及具有补偿控频灵敏度(Tuning Sensitivity)能力的PLL,以得到更为平稳的回路频宽(Loop Bandwidth)。
背景技术
在通讯系统中,PLL是用以产生具有特定相位与特定频率输出信号的一装置,并且为达到此目的,在感兴趣的PLL输入信号频率范围内,该PLL的回路频宽W应尽可能维持平稳。
请参照图1,其示出了传统PLL 10的系统方块图。传统PLL 10包括有一相位检测器(Phase Detector)12、一回路滤波器(Loop Filter)14、一电压控制振荡器(Voltage Controlled Oscillator,VCO)16、以及一频率转换器(Frequency Converter)18。相位检测器12同时接收一输入频率fI与一参考频率fR,并比较两者相位,以得到正比于两信号间相位差的一相位差信号Sp。该相位差信号Sp输入至回路滤波器14中,将不需要的噪声滤掉之后,回路滤波器14输出一频率控制信号Vt输入至VCO 16中。VCO 16所输出的一输出频率fPLL用以作为PLL10的输出,而输出频率fPLL则经过频率转换器18进行降频处理后,输出参考频率fR至相位检测器12。如一般已知的关系式,PLL的一回路频宽值W是一正比于一VCO增益值KVCO与一相位检测器增益值KPD乘积的平方根的一数值,其中,如一般习惯使用的定义,VCO增益值KVCO定义为输出信号fPLL的变化量与输入的频率控制信号Vt的变化量间的比值,VCO增益值KVCO亦称为控频灵敏度(Tuning Sensitivity),而相位检测器增益值KPD定义为相位差信号Sp与相位差的比值。
请参阅图2、图3及图4,图2是VCO增益值KVCO与频率控制信号Vt的关系图,图3是相位检测器增益值KPD与频率控制信号Vt的关系图,图4是回路频宽值W与频率控制信号Vt的关系图。对传统的VCO 16而言,VCO增益值KVCO的线性度可以有很好的表现,亦即VCO增益值KVCO在感兴趣的频率控制信号Vt范围内可近似为一定值。然而,当PLL系统整合进集成电路(Intergrated Circuit,IC)时,发现VCO增益值KVCO的线性度受到严重的影响,造成在感兴趣的频率控制信号Vt范围内,VCO增益值KVCO(如图2所示)不能被近似为一定值,此时,即便相位检测器增益值KPD有很好的线性度(如图3所示),回路频宽W仍会受到VCO增益值KVCO特性的影响,而造成回路频宽值W平稳度的下降,如图4所示,造成在感兴趣的频率控制信号Vt范围内的回路频宽W值变动范围过大。
请参阅图5,图5是另一已知PLL 20的系统方块图,披露于美国专利第2002/0039050A1公告号。已知PLL 20主要包含VCO 25、一分频器(Divider)29、相位检测器22、一充放电泵浦(Charge Pump)23、一回路滤波器24及一增益控制器26。VCO 25接收一频率控制信号Vt,响应产生一输出信号Fout。分频器29根据一选定的除数,将输出信号Fout分频,产生一第一回授信号Ffb。相位检测器22为一数字式相位检测器,用以检测一参考信号Fref及第一回授信号Ffb之间的相位差,输出一相位差信号Sp。充放电泵浦23接收相位差信号Sp,以及产生一电流信号Ifc,其中该充放电泵浦23的一充放电泵浦增益值KC可由一增益控制信号Sgc调整。回路滤波器24用以将充放电泵浦23所输出的电流信号Ifc进行滤波处理,产生频率控制信号Vt。该频率控制信号Vt又连接至一高阻抗缓冲放大器/滤波器27,获得一第二回授信号Vfb。增益控制器26接收该第二回授信号Vfb,该第二回授信号Vfb首先通过一包含在增益控制器26中的模拟/数字转换器(Analog/DigitalConverter)28,将模拟形式的第二回授信号Vfb转换成数字形式后,以数字形式的第二回授信号Vfb为一索引,然后对一预设在增益控制器26中的对照表(图未显示)进行查表操作,而产生调整充放电泵浦增益值KC的增益控制信号Sgc。
已知PLL 20是利用回路频宽W正比于VCO增益值KVCO与充电泵浦增益值KC乘积的平方根值的关系,因此可藉由调整充电泵浦增益值KC来解决PLL的回路频宽W会随着VCO增益值KVCO变化而变动的问题。
美国专利第2002/0039050A1公告号所披露的已知PLL 20架构,只能应用在相位检测器22为一数字式相位检测器的情形,本发明则可应用于模拟式相位检测器的PLL,并且该PLL亦可进一步作为通信系统的传送器之用。
发明内容
本发明的主要目的是提供一种具有控频灵敏度(Tuning Sensitivity)补偿能力的PLL,以实现更平稳的PLL回路频宽。
本发明提供一种PLL,包含:一相位检测器、一回路滤波器、一增益控制器(Gain Controller)及一VCO。该相位检测器用以接收一第一回授信号、一参考信号以及一增益控制信号。该第一回授信号是该VCO所输出的一输出信号。该相位检测器响应该第一回授信号与该参考信号之间的一相位差,输出一相位差信号。该增益控制信号是相关于该相位检测器增益值的调整,其中该相位检测器增益值代表该相位差信号与该相位差的一比值。
该回路滤波器用以对该相位差信号进行滤波,进而输出一频率控制信号。该增益控制器具有一耦合至接收一第二回授信号的输入端,该增益控制器并且回应该第二回授信号产生该增益控制信号。该VCO具有一耦合至接收该频率控制信号的输入端,该VCO并且响应该频率控制信号,输出该输出信号。
该PLL的一回路频宽值为该相位检测器增益值与一VCO增益值的一函数,其中该VCO增益值代表该输出信号与该频率控制信号的一比值。该相位检测器增益值随着该第二回授信号进行调整,以补偿VCO增益值的变动,致使该回路频宽值维持稳定。
本发明的该PLL利用该回路频宽值正比于该VCO增益值及该相位检测器增益值的乘积的平方根值的关系,藉由调整该相位检测器增益值来解决回路频宽值因VCO增益值变化而变动的问题,并且可更进一步包含一调制器,使本发明的PLL应用为通信系统的一传送器。
关于本发明的优点与精神可以藉由以下结合附图对本发明的详述得到进一步的了解。
附图说明
图1是传统的PLL的系统方块图。
图2是VCO增益值与频率控制信号的关系图。
图3是相位检测器增益值与频率控制信号的关系图。
图4是回路频宽值与频率控制信号的关系图。
图5是已知PLL的系统方块图。
图6是本发明第一具体实施例的PLL系统方块图。
图7为VCO增益值与频率控制信号的关系图。
图8为依据本发明的相位检测器增益值与频率控制信号的关系图。
图9为依据本发明的回路频宽值与频率控制信号的关系图。
图10A是依据本发明的增益控制信号控制偏压电流值的示意图。
图10B是依据本发明的增益控制信号控制相位检测器输出电流值的示意图。
图10C是依据本发明的增益控制信号控制相位检测器输出电压值的示意图。
图11A是依据本发明的偏压电流值与第二回授信号的关系图。
图11B是依据本发明的相位检测器输出电流值与第二回授信号的关系图。
图11C是依据本发明的相位检测器输出电流值与第二回授信号的关系图。
图12是本发明第二具体实施例的传送器系统方块图。
图13是本发明第三具体实施例的传送器系统方块图。
图14是依据本发明的第二回授信号点与回路滤波器的电路图。
附图标号说明
10:传统锁相回路 12:相位检测器
14:回路滤波器 16:电压控制振荡器
18:频率转换器 20:已知锁相回路
22:相位检测器 23:充放电泵浦
24:回路滤波器 25:电压控制振荡器
26:增益控制器 27:高阻抗缓冲放大器/滤波器
28:模拟/数字转换器 29:分频器
30:锁相回路 32:相位检测器
34:回路滤波器 36:增益控制器
38:电压控制振荡器 40:频率转换器
42:混频器 44:偏压电路
45:第一电流源 46:第二电流源
47:第三电流源 50:第二具体实施例的传送器
52:调制器 60:第三具体实施例的传送器
62:频率转换器 64:调制器
101:输出电流单元 101a:第一电流泵模块
101b:第二电流泵模块 101c:第三电流泵模块
102:输出电压单元
104a、104b:可调式负载 106:减法器
A:第一信号点 B:第二信号点
C:第三信号点 Fcon:降频信号
Ffb:第一回授信号 fI:输入频率
FIF:中频信号 Fout:电压控制振荡器输出信号
fPLL:输出频率 fR:参考频率
Fref:参考信号 I1:第一电流值
I2:第二电流值 I3:第三电流值
Ib:偏压电流值 Ifc:电流信号
Ip:相位检测器输出电流
KC:充放电泵浦增益值 KPD:相位检测器增益值
W:锁相回路频宽值 KVCO:电压控制振荡器增益值
Sd:数据信号 Sgc:增益控制信号
Sgc1:第一开关控制信号 Sgc2:第二开关控制信号
Sp:相位差信号 Vfb:第二回授信号
Vp:相位检测器输出电压 Vt:频率控制信号
具体实施方式
请参阅图6,图6是本发明第一具体实施例的PLL 30的系统方块图。本发明提供了一种PLL 30,包含一相位检测器32、一回路滤波器34、一增益控制器36、一VCO 38及一频率转换器40。
相位检测器32为一模拟(Analog)式相位检测器,用以接收一第一回授信号Ffb、一参考信号Fref及一增益控制信号Sgc,输出一相位差信号Sp,相位差信号Sp反应第一回授信号Ffb与参考信号Fref两信号之间的相位差。相位检测器32的一相位检测器增益值KPD定义为相位差信号Sp与相位差的比值。相位检测器增益值KPD可被增益控制信号Sgc所调整。
相位检测器32的实施方式非本发明的重点,由于其为本领域的技术人员所熟知,此处不详加探讨。仅简单举例而言,相位检测器32可包含一混频器(Mixer)42及一偏压电路(Bias Circuit)44,通过调整偏压电路44输出的一偏压电流(Bias Current)值Ib,可据以调整相位检测器增益值KPD,因此在本发明中,增益控制信号Sgc控制偏压电流值Ib,其中偏压电路44响应增益控制信号Sgc,输出偏压电流值Ib,偏压电流值Ib将驱动混频器42运作,并影响相位检测器增益值KPD。另外第一回授信号Ffb是相关于由VCO 38所输出的一输出信号Fout的回授。回路滤波器34用以滤波相位差信号Sp成为一频率控制信号Vt。
VCO 38用以接收频率控制信号Vt,并在频率控制信号Vt的控制下,响应产生输出信号Fout,其中频率控制信号Vt为电压形式的信号。如一般习惯使用的定义,一VCO增益值KVCO定义为输出信号Fout的变化量与输入的频率控制信号Vt的变化量间的比值。频率转换器40用以接收输出信号Fout,将输出信号Fout降频(Down-Convert)成为第一回授信号Ffb。该频率转换器40可以是一已知的分频器(Frequency Divider),或是一已知的混频器(FrequencyConversion Mixer)。增益控制器36用以接收一第二回授信号Vfb,响应第二回授信号Vfb输出增益控制信号Sgc。
本发明调整相位检测器增益值KPD的基本精神为,将频率控制信号Vt的范围切分为几段,然后对各区段频率控制信号Vt所对应的VCO增益值KVCO取一代表值,进而得出一所期望的相位检测器增益值KPD,然后通过增益控制信号Sgc,将相位检测器增益值KPD调整至该期望的值。为进一步详细说明,现举例如下。
请参阅图7,图7为VCO增益值KVCO与频率控制信号Vt的关系图。此例中,由于VCO组件的特性,使得VCO增益值KVCO并不是一个平稳的值。在图7中,频率控制信号Vt被区分成数个区段,如:三个区段,分别为1.2V以下、1.2-1.4V之间、及1.4V以上。在各个区段皆用一代表值代表该区段的VCO增益值KVCO,以图7为例,分别为14、12、10MHz/volt。在这样的情形下,为了补偿VCO增益值KVCO的变动情形,我们希望相位检测器增益值KPD在各Vt区段的值分别为K0/14、K0/12、K0/10,如图8所示,图8为依据本发明的相位检测器增益值KPD与频率控制信号Vt的关系图,其中K0为一正值常数。依据图7、图8,图9为所得回路频宽值W与频率控制信号Vt的关系图,如此,相较于未补偿之前(即如图4所示),我们可以得到更为平稳的回路频宽值W。
基于增益控制信号Sgc对相位检测器增益值KPD的调整有多种实施状态,现列举三种说明如下:
图10A为一实施例示意图,是增益控制信号Sgc通过控制一偏压电路44的I偏压电流值Ib的方式,实现调控相位检测器增益值KPD的目的。其中,利用相位检测器增益值KPD与偏压电流Ib呈一正比的关系,因此,欲达到调整相位检测器增益值KPD如图8所示的结果,偏压电流Ib必须被控制成如图11A所示,在各第二回授信号Vfb区段的值分别为30·I0、35·I0、42·I0(即彼此间的比例为1/14:1/12:1/10),其中I0为一正值常数。如图10A所示,增益控制信号Sgc包含二个开关控制信号,分别为一第一开关控制信号Sgc1及一第二开关控制信号Sgc2,偏压电路44包含三个电流源,分别为一第一电流源45、一第二电流源46及一第三电流源47,第一开关控制信号Sgc1用以控制第一电流源45所提供的一第一电流值I1是否输入至混频器42,第二开关控制信号Sgc2用以控制第二电流源46所提供的一第二电流值I2是否输入至混频器42;第三电流源47持续提供一第三电流值I3输入至混频器42;亦即,偏压电流值Ib为该第三电流值I3选择性地加上该第一电流值I1,以及选择性地加上该第二电流值I2。
结合图11A,可推得该第一电流值是设为5·I0、该第二电流值是设为7·I0及该第三电流值是设为30·I0。参考图11A,当第二回授信号Vfb小于1.2V时,增益控制信号Sgc中的第一开关控制信号Sgc1及第二开关控制信号Sgc2分别控制该第一电流值及该第二电流值皆不输入至混频器42,因此,此时偏压电流值Ib为30·I0;当第二回授信号Vfb大于或等于1.2V及小于1.4V时,第一开关控制信号Sgc1控制该第一电流值输入至混频器42,第二开关控制信号Sgc2控制该第二电流值不输入至混频器42,因此,此时偏压电流值Ib为35·I0。当第二回授信号Vfb大于或等于1.4V时,第一开关控制信号Sgc1及第二开关控制信号Sgc2分别控制该第一电流值及该第二电流值皆输入至混频器42,因此,此时偏压电流值Ib为42·I0。如此实现如图11A的效果。
图10B为一实施例示意图,是增益控制信号Sgc通过控制相位检测器的一输出电流单元101的一输出电流值Ip的方式,实现调控相位检测器增益值KPD的目的。该输出电流单元101包含三个(此为该实施例的情形,可依实际应用调整个数)电流泵模块,分别为第一电流泵模块101a、第二电流泵模块101b、第三电流泵模块101c。利用相位检测器增益值KPD与输出电流值Ip呈一正比的关系,因此,欲达到调整检测器增益值KPD如图8所示的结果,输出电流值Ip必须被控制成如图11B所示,在各第二回授信号Vfb区段的值分别为30·I0、35·I0、42·I0(即彼此间的比例为1/14:1/12:1/10),其中I0为一正值常数。如图10B所示,增益控制信号Sgc包含二个开关控制信号,分别为一第一开关控制信号Sgc1及一第二开关控制信号Sgc2,相位检测器32包含三个电流泵模块(pumping module),分别为一第一电流泵模块101a、一第二电流泵模块101b及一第三电流泵模块101c。第一开关控制信号Sgc1用以控制第一电流泵模块101a,通过对第一电流泵模块101a中的开关SW1a及SW1b的控制,控制第一电流泵模块101a所提供的一第一电流值I1是否加入输出电流Ip。第二开关控制信号Sgc2用以控制第二电流泵模块101b,通过对第二电流泵模块101b中的开关SW2a及SW2b的控制,控制第二电流泵模块101b所提供的一第二电流值I2是否加入输出电流Ip。第三电流泵模块101c所提供的一第三电流值I3持续加入输出电流Ip。综上所述,输出电流值Ip为该第三电流值I3选择性地加上该第一电流值I1,以及选择性地加上该第二电流值I2。
结合图11B,可推得该第一电流值是设为5·I0、该第二电流值是设为7·I0及该第三电流值是设为30·I0。参考图11B,当第二回授信号Vfb小于1.2V时,增益控制信号Sgc中的第一开关控制信号Sgc1及第二开关控制信号Sgc2分别控制该第一电流值及该第二电流值皆不加入输出电流Ip,因此,此时加入输出电流Ip为30·I0;当第二回授信号Vfb大于或等于1.2V及小于1.4V时,第一开关控制信号Sgc1控制该第一电流值加入输出电流Ip,第二开关控制信号Sgc2控制该第二电流值不加入输出电流Ip,因此,此时输出电流Ip为35·I0。当第二回授信号Vfb大于或等于1.4V时,第一开关控制信号Sgc1及第二开关控制信号Sgc2分别控制该第一电流值及该第二电流值皆加入输出电流Ip,因此,此时输出电流Ip为42·I0。如此实现如图11B的效果。
如本领域的技术人员所知,相位检测器的输出结果除了可以是一电流形式的信号外,亦可为一电压形式的信号。此时,相位检测器增益值KPD将与输出电压值Vp呈一正比的关系。图10C为一实施例示意图,是增益控制信号Sgc通过控制相位检测器之一输出电压单元102的一输出电压值Vp的方式,实现调控相位检测器增益值KPD的目的。输出电压单元102包含可调式负载104a、104b及一减法器(如一差动放大器)106。混频器42的节点A、B分别经由可调式负载104a、104b连接至电源线。可调式负载104a、104b可受增益控制信号Sgc控制调整其负载值。节点A、B又接至一减法器,得出节点A电压VA与节点B电压VB的一差值,输出为相位检测器输出信号Sp的电压值Vp。举例而言,Vp=VB-VA,当流经节点A的电流与流经节点B的电流,大小皆为IM、方向相反时,此时可进一步得到,Vp=VB-VA=IM×(ZB+ZA),其中ZA、ZB分别为负载104a、104b的负载值。由此可见,输出电压值Vp与(ZB+ZA)呈正比的关系。
由于相位检测器增益值KPD与输出电压值Vp呈一正比的关系,因此,欲实现调整检测器增益值KPD如图8所示的结果,输出电压值Vp必须被控制成如图11C所示,在各第二回授信号Vfb区段的值分别为30·V0、35·V0、42·V0(即彼此间的比例为1/14:1/12:1/10),其中V0为一正值常数。以此为例,负载104a、104b的负载值ZA、ZB可受增益控制信号Sgc控制调整其负载值倍数于1倍、35/30倍、42/30倍之间。也就是,(ZB+ZA)值,连同最后的输出电压值Vp,便受增益控制信号Sgc控制调整其倍数于1倍、35/30倍、42/30倍之间。如此,输出电压值Vp即实现如图11C的效果。
本发明所提供的PLL 30,可进一步应用为通讯系统的传送器,请参阅图12,图12是本发明第二具体实施例的传送器50的系统方块图。在第二具体实施例中,除第一具体实施例所包含的组件外,进一步包含一调制器52。以下将详述第二具体实施例中各组件的运作方式,并着重于第二具体实施例与第一具体实施例的相异之处。
在第二具体实施例中,调制器52用以接收一数据信号Sd及一中频信号FIF,并且将数据信号Sd乘上中频信号FIF,进而输出参考信号Fref,其中中频信号FIF用以升频(Up-Convert)数据信号Sd,。其余各组件的功能与第一具体实施例相同,在此不再赘述。
请参阅图13,图13是本发明第三具体实施例的传送器60的系统方块图。第三具体实施例与第二具体实施例相似,不同之处如下。
在第三具体实施例中,一频率转换器62用以接收VCO 38所输出的输出信号Fout,将输出信号Fout降频成为一降频信号Fcon。频率转换器62可以是一已知的分频器(Frequency Divider),或是一已知的混频器(Mixer)。一调制器64用以接收数据信号Sd以及降频信号Fcon,调制器64依据降频信号Fcon将数据信号Sd进行调制处理,进而输出第一回授信号Ffb。相位检测器32接收第一回授信号Ffb与一中频信号FIF,并比较两者相位,以得到正比于两信号间相位差的一相位差信号Sp。其余各组件的功能与第二具体实施例相同,在此不再赘述。
请参阅图14,图14是第二回授信号点与回路滤波器34的电路图。在第一、第二及第三具体实施例中,第二回授信号Vfb为频率控制信号Vt的回授,但依据本发明,第一、第二及第三实施例中的第二回授信号Vfb亦可以是相位差信号Sp的回授,或为相位差信号Sp滤波为频率控制信号Vt过程中的一中间信号,意即为回路滤波器34滤波过程的一信号。如图14所示,第二回授信号Vfb可以自一第一信号点A回授(此时,第二回授信号Vfb即为相位差信号Sp)、或自一第二信号点B回授(此时,第二回授信号Vfb即为回路滤波器34滤波过程的一信号)、或取自一第三信号点C(此时,第二回授信号Vfb即为频率控制信号Vt)。
已知PLL 20利用回路频宽W是正比于VCO增益值KVCO与充电泵浦增益值KC乘积的平方根值的关系,因此可藉由调整充电泵浦增益值KC来解决已知PLL 20的回路频宽W会受到VCO增益值KVCO变化而变动的问题。然而本发明的PLL 30是利用回路频宽W正比于VCO增益值KVCO及相位检测器增益值KPD的乘积的平方根值的关系,藉由调整相位检测器增益值KPD来解决已知的问题。
美国专利第2002/0039050A1公告号所披露的已知PLL 20所包含的相位检测器22为一数字式相位检测器。本发明所提出的PLL 30包含的相位检测器32则为一模拟式相位检测器,且本发明若进一步包含调制器52、64,则可将PLL 30应用为通信系统的传送器50、60。
藉由以上较佳具体实施例的详述,是希望能更加清楚描述本发明的特征与精神,而并非以上述所披露的较佳具体实施例来对本发明的范畴加以限制。相反地,其目的是希望能涵盖各种改变及具相等性的安排于本发明的权利要求的范畴内。
Claims (21)
1.一种锁相回路,该锁相回路的一回路频宽值为一相位检测器增益值与一电压控制振荡器增益值的一函数,该锁相回路包含:
一相位检测器,该相位检测器用以接收一第一回授信号、一参考信号以及一增益控制信号,该第一回授信号是一电压控制振荡器所输出的一输出信号,该相位检测器回应该第一回授信号与该参考信号之间的一相位差,输出一相位差信号,该增益控制信号相关于该相位检测器增益值的调整,其中该相位检测器增益值代表该相位差信号与该相位差的一比值;
一回路滤波器,该回路滤波器用以对该相位差信号进行滤波,进而输出一频率控制信号;
一增益控制器,该增益控制器具有一耦合至接收一第二回授信号的输入端,该增益控制器并且回应该第二回授信号产生该增益控制信号;以及
一电压控制振荡器,该电压控制振荡器具有一耦合至接收该频率控制信号的输入端,该电压控制振荡器并且响应该频率控制信号,输出该输出信号,该电压控制振荡器增益值代表该输出信号的变化量与该频率控制信号的变化量的一比值;
其中该相位检测器增益值随着该第二回授信号进行调整。
2.如权利要求1所述的锁相回路,其中该第二回授信号为该相位差信号。
3.如权利要求1所述的锁相回路,其中该第二回授信号为该频率控制信号。
4.如权利要求1所述的锁相回路,其中该第二回授信号为该相位差信号滤波成该频率控制信号过程中的一中间信号。
5.如权利要求1所述的锁相回路,其中该相位检测器为一模拟式相位检测器。
6.如权利要求5所述的锁相回路,其中该相位检测器包含一偏压电路,该偏压电路响应该增益控制信号,输出一偏压电流值,据以影响该相位检测器增益值。
7.如权利要求6所述的锁相回路,其中该相位检测器进一步包含一混频器,该偏压电流值将驱动该混频器运作,据以调整该相位检测器增益值。
8.如权利要求5所述的锁相回路,其中该相位检测器包含一电流调整单元,该电流调整单元响应该增益控制信号,调整该相位检测器的一输出电流值,据以影响该相位检测器增益值。
9.如权利要求5所述的锁相回路,其中该相位检测器包含一电压调整单元,该电压调整单元响应该增益控制信号,调整该相位检测器的一输出电压值,据以影响该相位检测器增益值。
10.如权利要求1所述的锁相回路,进一步包含一频率转换器,该频率转换器用以接收该电压控制振荡器所输出的输出信号,并且对该输出信号进行降频处理,进而输出该第一回授信号。
11.一种传送器,该传送器的一回路频宽为一相位检测器增益值与一电压控制振荡器增益值的一函数,该传送器包含:
一相位检测器,该相位检测器用以接收一第一回授信号、一参考信号以及一增益控制信号,该第一回授信号是由一电压控制振荡器所输出的一输出信号,该相位检测器回应该第一回授信号与该参考信号之间的一相位差,输出一相位差信号,该增益控制信号相关于该相位检测器增益值的调整,其中该相位检测器增益值代表该相位差信号与该相位差的一比值;
一回路滤波器,该回路滤波器用以对该相位差信号进行滤波,进而输出一频率控制信号;
一增益控制器,该增益控制器具有一耦合至接收一第二回授信号的输入端,该增益控制器并且回应该第二回授信号产生该增益控制信号;以及
一电压控制振荡器,该电压控制振荡器具有一耦合至接收该频率控制信号的输入端,该电压控制振荡器并且响应该频率控制信号,输出该输出信号,该电压控制振荡器增益值代表该输出信号的变化量与该频率控制信号的变化量的一比值;
其中该相位检测器增益值随着该第二回授信号进行调整。
12.如权利要求11所述的传送器,其中该第二回授信号为该相位差信号。
13.如权利要求11所述的传送器,其中该第二回授信号为该频率控制信号。
14.如权利要求11所述的传送器,其中该第二回授信号为该相位差信号滤波成该频率控制信号过程中的一中间信号。
15.如权利要求11所述的传送器,其中该相位检测器为一模拟式相位检测器。
16.如权利要求15所述的传送器,其中该相位检测器包含一偏压电路,该偏压电路响应该增益控制信号,输出一偏压电流值,据以影响该相位检测器增益值。
17.如权利要求15所述的传送器,其中该相位检测器包含一电流调整单元,该电流调整单元响应该增益控制信号,调整该相位检测器的一输出电流值,据以影响该相位检测器增益值。
18.如权利要求15所述的传送器,其中该相位检测器包含一电压调整单元,该电压调整单元响应该增益控制信号,调整该相位检测器的一输出电压值,据以影响该相位检测器增益值。
19.如权利要求16所述的传送器,其中该相位检测器进一步包含一混频器,该偏压电流值将驱动该混频器运作,据以调整该相位检测器增益值。
20.如权利要求11所述的传送器,进一步包含:
一频率转换器,该频率转换器用以接收该电压控制振荡器所输出的输出信号,并且对该输出信号进行降频处理,进而输出该第一回授信号;以及
一调制器,该调制器用以接收一数据信号以及一中频信号,该调制器依据该中频信号,将该数据信号进行调制处理,进而输出该参考信号。
21.如权利要求11所述的传送器,进一步包含:
一频率转换器,该频率转换器用以接收该电压控制振荡器所输出的输出信号,并且对该输出信号进行降频处理,进而输出一降频信号;
一调制器,该调制器用以接收一数据信号以及该降频信号,该调制器并且依据该降频信号,将数据信号进行调制处理,进而输出该第一回授信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100321507A CN100539422C (zh) | 2004-04-01 | 2004-04-01 | 具控频灵敏度补偿能力的锁相回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100321507A CN100539422C (zh) | 2004-04-01 | 2004-04-01 | 具控频灵敏度补偿能力的锁相回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1677866A CN1677866A (zh) | 2005-10-05 |
CN100539422C true CN100539422C (zh) | 2009-09-09 |
Family
ID=35050205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100321507A Expired - Lifetime CN100539422C (zh) | 2004-04-01 | 2004-04-01 | 具控频灵敏度补偿能力的锁相回路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100539422C (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101123433B (zh) * | 2006-08-11 | 2012-02-01 | 凌阳科技股份有限公司 | 锁相回路 |
CN101673954B (zh) * | 2009-09-27 | 2012-05-23 | 北京东标电子有限公司 | 发电并网中电网电压相位检测的锁相环电路及锁相方法 |
-
2004
- 2004-04-01 CN CNB2004100321507A patent/CN100539422C/zh not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
CN1677866A (zh) | 2005-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6777991B2 (en) | Method and apparatus for stable phase-locked looping | |
US7728688B2 (en) | Power supply circuit for a phase-locked loop | |
US7501867B2 (en) | Power supply noise rejection in PLL or DLL circuits | |
US8026769B2 (en) | Frequency-locked clock generator | |
US6683502B1 (en) | Process compensated phase locked loop | |
US7180377B1 (en) | Method and apparatus for a hybrid phase lock loop frequency synthesizer | |
US5259007A (en) | Phase locked loop frequency synthesizer | |
US7719335B2 (en) | Self-biased phase locked loop and phase locking method | |
EP1296447B1 (en) | High-frequency amplifying device | |
US6873214B2 (en) | Use of configurable capacitors to tune a self biased phase locked loop | |
KR20070100350A (ko) | 위상동기루프용 디지털 위상 검출기 | |
CN112953516B (zh) | 一种低功耗小数分频锁相环电路 | |
CN101877589A (zh) | 锁相环电路 | |
US20030231037A1 (en) | Charge pump having reduced switching noise | |
CN102035544A (zh) | 电流源、电子装置和集成电路 | |
JPH11163636A (ja) | 出力段、チャージポンプ、復調器及び無線電話デバイス | |
CN115280676A (zh) | 用于降低锁相环路中的噪声的方法和电路 | |
US5081429A (en) | Voltage controlled oscillator with controlled load | |
EP2326011A1 (en) | A phase locked loop frequency synthesizer circuit with improved noise performance | |
CN1677821B (zh) | 具有整流子的电荷泵电路 | |
CN100539422C (zh) | 具控频灵敏度补偿能力的锁相回路 | |
CN1639979A (zh) | 电荷泵 | |
US7023249B1 (en) | Phase locked loop with low phase noise and fast tune time | |
GB2367961A (en) | Phase-locked loop circuit | |
EP1271787B1 (en) | Method and device for improving lock-in of a frequency synthesizer by reducing cycle slips |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20090909 |
|
CX01 | Expiry of patent term |