CN100524127C - 异型串行数据到标准异步通信波形的转换装置及转换方法 - Google Patents
异型串行数据到标准异步通信波形的转换装置及转换方法 Download PDFInfo
- Publication number
- CN100524127C CN100524127C CNB2007101788411A CN200710178841A CN100524127C CN 100524127 C CN100524127 C CN 100524127C CN B2007101788411 A CNB2007101788411 A CN B2007101788411A CN 200710178841 A CN200710178841 A CN 200710178841A CN 100524127 C CN100524127 C CN 100524127C
- Authority
- CN
- China
- Prior art keywords
- data
- processing module
- module
- output
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Abstract
一种异型串行数据到标准异步通信波形的转换装置，包括设置在单片机内部的串联连接的输入模块、判断模块、处理模块、输出模块，还包括一个中断处理模块，中断处理模块的输入端与处理模块的另一输出端相连，中断处理模块的输出端与输出模块相连。该异型串行数据到标准异步通信波形的转换装置通过中断处理模块对低电平数据波形整形，从而实现对整个波形的转换，能够有效的解决总线传输时形成的波形信号不能直接使用单片机端口接收的缺陷，同时，总线数据收发器中的数据接收器的数据输出端与单片机外围连接简单，省去了复杂的外围线路的连接，并有助于产品集成化。本发明还设计该波形转换的方法。
Description
技术领域
本发明涉及波形转换装置，特别是基于特定总线收发器产生的异型串行数据到标准异步通信波形的转换装置。
背景技术
针对目前的工业用现场总线不能同时兼顾传输距离、传输速率、资源利用率及成本的技术问题，本申请人提供一种总线数据收发器，来接收和发送数字信号，见申请号为：200710178354.5，名称为总线数据收发器的发明专利申请。同时为了实现连续低电平信号，申请人又提供了一种数字数据的形成方法，见申请号为：200710178430.2，名称为总线传输的数字数据的形成方法的发明专利申请，但是这种数字数据形成的逻辑波形是一种非标准的串行信号，一般常见的单片机至少有一个标准的USART异步串行通信接口，所以这种总线传输形成的波形信号不能直接使用此端口接收。可接收这种逻辑波形常规方法一般有两种方法：一种是使用软件来实现接收，这样会使用很长的代码来实现，增加较多的单片机FLASH存储空间，且接收期间，单片机会被接收子程序完全占用，不能进行其它中断操作；还有一种方法是使用整形电路，将逻辑波形转换为通用异步通信可接收的波形，再使用单片机内部的通用异步通信口接收，这样做会增加硬件成本和耗电，同时不利于产品集成化。
发明内容
针对现有技术存在的缺陷，本发明提供一种波形转换装置，能够有效的解决总线传输时形成的波形信号不能直接使用单片机端口接收的缺陷，本发明还设计该波形转换的方法。
本发明的技术方案是：
一种异型串行数据到标准异步通信波形的转换装置，其特征在于，包括设置在单片机内部的串联连接的输入模块、判断模块、处理模块、输出模块，还包括一个中断处理模块，所述中断处理模块的输入端与处理模块的另一输出端相连，中断处理模块的输出端与输出模块相连，总线数据收发器中的数据接收器的数据输出端连接单片机的外部中断输入端作为数据接收端，单片机中逻辑电平转换的波形输出端连接单片机串行口接收端，所述输入模块把数据接收器的数据输出端输出的异型串行数据送给判断模块，所述判断模块对异型串行数据的逻辑电平进行判断后将逻辑电平和判断结果送给处理模块，所述处理模块根据判断模块的判断结果将逻辑电平进行分配，将高电平数据直接送给输出模块，所述输出模块输出高电平数据；将低电平数据送给中断处理模块，所述中断处理模块执行中断处理，将低电平数据送给输出模块并延时，延时期间若数据接收端出现由高变低电平时中断结束并重新返回中断处理模块，延时到时则中断处理模块输出高电平数据并送给输出模块且中断结束。
所述中断处理模块为外部中断INT使能启动的中断处理模块。
一种异型串行数据到标准异步通信波形的转换方法，其特征在于按照以下步骤进行的：
A、单片机接收总线数据接收器的数据输出端的异型串行数据；
B、对异型串行数据的逻辑电平进行判断；
C、根据判断结果将逻辑电平进行分配，执行D或E步骤；
D、若接收数据为高电平，则直接输出；
E、若接收数据为低电平，则执行中断处理，将低电平数据输出并延时；
F、延时期间若数据接收端出现由高变低电平时中断结束并返回E步骤，延时到时则输出高电平数据且中断结束；
G、输出标准异步通信波形。
技术效果：
一种异型串行数据到标准异步通信波形的转换装置，包括设置在单片机内部的串联连接的输入模块、判断模块、处理模块、输出模块，还包括一个中断处理模块，所述中断处理模块的输入端与处理模块的另一输出端相连，中断处理模块的输出端与输出模块相连，所述输入模块把数据接收器的数据输出端输出的异型串行数据送给判断模块，所述判断模块对异型串行数据的逻辑电平进行判断后将逻辑电平和判断结果送给处理模块，所述处理模块根据判断模块的判断结果将逻辑电平进行分配，将高电平数据直接送给输出模块，所述输出模块输出高电平数据；将低电平数据送给中断处理模块，所述中断处理模块执行中断处理，将低电平数据送给输出模块并延时，延时期间若数据接收端出现由高变低电平时中断结束并重新返回中断处理模块，延时到时则中断处理模块输出高电平数据并送给输出模块且中断结束。该异型串行数据到标准异步通信波形的转换装置通过中断处理模块对低电平数据执行中断处理，采用外部中断对低电平数据波形整形，从而实现对整个波形的转换，通过数据接收端是否出现由高变低电平的判断，即判断数据接收端是否下降沿，若出现下降沿则中断结束，若再次捕获到INTO低电平则马上重新返回中断处理，这样就避免波形输出有锯齿，形成了标准异步通信波形，使得单片机能够由通用异步接收器来接收总线传输时形成的波形信号。总线数据收发器中的数据接收器的数据输出端连接单片机的外部中断输入端作为数据接收端，单片机中逻辑电平转换的波形输出端连接单片机串行口接收端，总线数据收发器中的数据接收器的数据输出端与单片机外围连接简单，省去了复杂的外围线路的连接，并有助于产品集成化。
中断处理模块为外部中断INT使能启动的中断处理模块，中断处理模块收到低电平数据时执行中断处理，将低电平数据送给输出模块并延时，延时期间若数据接收端出现由高变低电平时中断结束，利用单片机中断反应速度很快，能够更好的实现标准波形的转换。
本发明异型串行数据到标准异步通信波形的转换方法，能够用标准的单片机端口接收总线传输形成的波形信号，有助于产品集成化。
附图说明
图1为本发明一种异型串行数据到标准异步通信波形的转换装置结构框图；
图2为本发明一种异型串行数据到标准异步通信波形的转换装置的单片机外围连线图；
图3为本发明一种异型串行数据到标准异步通信波形的转换方法的流程图；
图4为本发明一种异型串行数据到标准异步通信波形的转换前后串行数据逻辑波形图。
具体实施方式
下面结合附图对本发明做进一步的说明。
图1是本发明一种异型串行数据到标准异步通信波形的转换装置结构框图。
一种异型串行数据到标准异步通信波形的转换装置，包括设置在单片机内部的串联连接的输入模块、判断模块、处理模块、输出模块，还包括一个中断处理模块，所述中断处理模块的输入端与处理模块的另一输出端相连，中断处理模块的输出端与输出模块相连，总线数据收发器中的数据接收器的数据输出端连接单片机的外部中断输入端作为数据接收端，单片机中逻辑电平转换的波形输出端连接单片机串行口接收端，所述输入模块把数据接收器的数据输出端输出的异型串行数据送给判断模块，所述判断模块对异型串行数据的逻辑电平进行判断后将逻辑电平和判断结果送给处理模块，所述处理模块根据判断模块的判断结果将逻辑电平进行分配，将高电平数据直接送给输出模块，所述输出模块输出高电平数据；将低电平数据送给中断处理模块，所述中断处理模块执行中断处理，将低电平数据送给输出模块并延时，延时期间若数据接收端出现由高变低电平时中断结束并重新返回中断处理模块，延时到时则中断处理模块输出高电平数据并送给输出模块且中断结束。该异型串行数据到标准异步通信波形的转换装置通过中断处理模块对低电平数据执行中断处理，进行波形整形，从而实现对整个波形的转换，通过数据接收端是否出现由高变低电平的判断，即判断数据接收端是否下降沿，若出现下降沿则中断结束，若再次捕获到INTO低电平则马上重新返回中断处理，这样就避免波形输出有锯齿，形成了标准异步通信波形，使得单片机能够由通用异步接收器来接收总线传输时形成的波形信号。
所述单片机为有标准串口和外部中断INT的单片机，该波形转换装置能够用标准的单片机端口接收总线传输形成的波形信号，省去了纯软件使用很长的代码和增加较多的单片机FLASH存储空间的缺陷，还避免了使用整形电路造成的硬件成本的增加。总线数据收发器中的数据接收器的数据输出端连接单片机的外部中断输入端作为数据接收端，单片机中逻辑电平转换的波形输出端连接单片机串行口接收端。单片机以ATMEL公司生产的AVR单片机ATmage8为例，图2是本发明一种异型串行数据到标准异步通信波形的转换装置的单片机外围连线图，采用外部中断对波形进行转换，可使转换前后波形基本同步。
各端子含义如下：
RECE：数据接收端，可接于数据接收器的RECE端。
INTO：单片机的外部中断0输入端，接于RECE端。
DEMO：实现对逻辑电平转换的波形输出端，接于RXD，使得单片机通过通用异步串行接收口接收数据。
RXD：通用串行口接收端。
数据收发器中的数据接收器的数据输出端与单片机外围连接简单，省去了复杂的外围线路的连接，并有助于产品集成化。
中断处理模块为外部中断INTO使能启动的中断处理模块，中断处理模块收到低电平数据时执行中断处理，将低电平数据送给输出模块并延时，延时期间若数据接收端出现由高变低电平时中断结束，利用单片机中断反应速度很快，能够更好的实现标准波形的转换。
异型串行数据到标准异步通信波形的转换方法，按照以下步骤进行的：
A、单片机接收总线数据接收器的数据输出端的异型串行数据；
B、对异型串行数据的逻辑电平进行判断；
C、根据判断结果将逻辑电平进行分配，执行D或E步骤；
D、若接收数据为高电平时，则直接输出；
E、若接收数据为低电平，则执行中断处理，将低电平数据输出并延时；
F、延时期间若数据接收端出现由高变低电平时中断结束并返回E步骤，延时到时则输出高电平数据且中断结束；
G、输出标准异步通信波形。
图3是本发明一种异型串行数据到标准异步通信波形的转换方法的流程图，其中T/CO延时计数器将捕获的低电平延时1个逻辑位的周期。首先是初始化，主要是设置DEMO为输出，设置单片机串行口接收端使能接收，外部中断INT使能启动，使能INTO为低电平中断使能，使能T/CO延时计数器，然后进行逻辑电平信号的判断，再进行信号处理，接收数据为高电平时，即INTO高电平，则直接输出，即DEMO为1，若捕获INTO低电平，进入INTO中断处理程序，则DEMO输出0延时，延时期间判断RECE是否出现由高变低电平，RECE出现由高变低电平时中断结束，当RECE没有出现由高变低电平时，DEMO输出0并继续延时，延时到时输出DEMO为1。通过数据接收端出现由高变低电平的判断，即判断数据接收端是否下降沿，若出现下降沿则中断结束，若再次捕获到INTO低电平则马上重新返回中断处理，这样就避免波形输出有锯齿，形成标准异步通信波形。
图4为本发明一种异型串行数据到标准异步通信波形的转换前后串行数据逻辑波形图。如果设定串行数据通信采用1个起始位，8个数据位，1个奇校验位，1个停止位。假设传输1个8位数据，其二进制数为10010011，其中RECE为接收到的异型串行数据的逻辑波形，DEMO为波形变换后输出的标准通用异步串行通信数据波形。
Claims (3)
1、一种异型串行数据到标准异步通信波形的转换装置，其特征在于，包括设置在单片机内部的串联连接的输入模块、判断模块、处理模块、输出模块，还包括一个中断处理模块，所述中断处理模块的输入端与处理模块的另一输出端相连，中断处理模块的输出端与输出模块相连，总线数据收发器中的数据接收器的数据输出端连接单片机的外部中断输入端作为数据接收端，单片机中逻辑电平转换的波形输出端连接单片机串行口接收端，所述输入模块把数据接收器的数据输出端输出的异型串行数据送给判断模块，所述判断模块对异型串行数据的逻辑电平进行判断后将逻辑电平和判断结果送给处理模块，所述处理模块根据判断模块的判断结果将逻辑电平进行分配，将高电平数据直接送给输出模块，所述输出模块输出高电平数据；将低电平数据送给中断处理模块，所述中断处理模块执行中断处理，将低电平数据送给输出模块并延时，延时期间若数据接收端出现由高变低电平时中断结束并重新返回中断处理模块，延时到时则中断处理模块输出高电平数据并送给输出模块且中断结束。
2、根据权利要求1所述异型串行数据到标准异步通信波形的转换装置，其特征在于所述中断处理模块为外部中断INT使能启动的中断处理模块。
3、一种异型串行数据到标准异步通信波形的转换方法，其特征在于按照以下步骤进行的：
A、单片机接收总线数据接收器的数据输出端的异型串行数据；
B、对异型串行数据的逻辑电平进行判断；
C、根据判断结果将逻辑电平进行分配，执行D或E步骤；
D、若接收数据为高电平，则直接输出；
E、若接收数据为低电平，则执行中断处理，将低电平数据输出并延时；
F、延时期间若数据接收端出现由高变低电平时中断结束并返回E步骤，延时到时则输出高电平数据且中断结束；
G、输出标准异步通信波形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007101788411A CN100524127C (zh) | 2007-12-06 | 2007-12-06 | 异型串行数据到标准异步通信波形的转换装置及转换方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007101788411A CN100524127C (zh) | 2007-12-06 | 2007-12-06 | 异型串行数据到标准异步通信波形的转换装置及转换方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101221432A CN101221432A (zh) | 2008-07-16 |
| CN100524127C true CN100524127C (zh) | 2009-08-05 |
Family
ID=39631314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007101788411A Active CN100524127C (zh) | 2007-12-06 | 2007-12-06 | 异型串行数据到标准异步通信波形的转换装置及转换方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100524127C (zh) |
-
2007
- 2007-12-06 CN CNB2007101788411A patent/CN100524127C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101221432A (zh) | 2008-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103049414B (zh) | Fc总线与can总线间数据的转换及传输方法 | |
| CN102163180B (zh) | 一种i2c总线接口电路模块及其控制方法 | |
| US10579581B2 (en) | Multilane heterogeneous serial bus | |
| CN102780705B (zh) | Ethernet-CAN协议转换器 | |
| US10484164B2 (en) | Clock and data recovery for pulse based multi-wire link | |
| CN101707042B (zh) | 用于单线级联数据通讯的编码和数据存储再生转发方法 | |
| CN103870421B (zh) | 一种基于fpga的串行接口和pwm组合应用ip核装置 | |
| TW201546623A (zh) | 在共享多模式匯流排上之傳統及下一代裝置之共存 | |
| CN103716118A (zh) | 一种自适应多速率的数据发送和接收方法及装置 | |
| CN201917898U (zh) | 一种i2c总线接口电路模块 | |
| CN201378851Y (zh) | 一种ccd图像数据采集装置 | |
| CN100524127C (zh) | 异型串行数据到标准异步通信波形的转换装置及转换方法 | |
| CN200944235Y (zh) | 数字信号处理器同步串口与异步串行设备的接口装置 | |
| CN101140551B (zh) | 一种实现数字信号处理器异步串行通讯的装置 | |
| CN103279442A (zh) | 一种高速互联总线的报文过滤系统及方法 | |
| CN201804327U (zh) | 一种通用串行接口电路 | |
| CN201378316Y (zh) | 通用输入/输出接口扩展电路和具有该电路的移动终端 | |
| CN101577643B (zh) | 用于一测试系统的数据转换方法及其相关数据转换装置 | |
| CN210609167U (zh) | 一种通信切换电路及通信切换装置 | |
| CN112035399A (zh) | 一种基于fpga的spi从机模块实现方法 | |
| CN201444661U (zh) | Cmos摄像头转接装置 | |
| CN203376748U (zh) | 单总线接收逻辑结构 | |
| CN116155843B (zh) | 一种基于pynq的脉冲神经网络芯片数据通信方法及系统 | |
| CN101753543B (zh) | Ff总线帧类型识别器 | |
| CN219958106U (zh) | 用于检测控制器的多路电压电路、系统及电动汽车 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |