TW201546623A - 在共享多模式匯流排上之傳統及下一代裝置之共存 - Google Patents

在共享多模式匯流排上之傳統及下一代裝置之共存 Download PDF

Info

Publication number
TW201546623A
TW201546623A TW104105933A TW104105933A TW201546623A TW 201546623 A TW201546623 A TW 201546623A TW 104105933 A TW104105933 A TW 104105933A TW 104105933 A TW104105933 A TW 104105933A TW 201546623 A TW201546623 A TW 201546623A
Authority
TW
Taiwan
Prior art keywords
bus
devices
mode
communication protocol
command
Prior art date
Application number
TW104105933A
Other languages
English (en)
Other versions
TWI633441B (zh
Inventor
Shoichiro Sengoku
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of TW201546623A publication Critical patent/TW201546623A/zh
Application granted granted Critical
Publication of TWI633441B publication Critical patent/TWI633441B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Power Sources (AREA)

Abstract

本發明提供一種裝置，其包含一匯流排、第一組裝置及第二組裝置。該第一組裝置耦接至該匯流排並經組態以根據一第一通信協定在該匯流排上通信。該第二組裝置耦接至該匯流排並經組態以根據該第一通信協定及一第二通信協定兩者在該匯流排上通信。在一第一操作模式中，該第一組裝置及該第二組裝置可使用該第一通信協定在該匯流排上同時通信。在一第二操作模式中，該第二組裝置使用該第二通信協定在該匯流排上彼此通信，且該第一組裝置停止在該匯流排上操作。

Description

在共享多模式匯流排上之傳統及下一代裝置之共存 [相關申請案]
本專利申請案主張2014年2月20日申請的名為「Technique to Transition from CCIe-Compatible Devices to Next Generation Devices」之臨時申請案第App.No.：61/942,215號的優先權，該案讓與給本受讓人並在此以引用之方式明確地併入本文中。
本發明關於允許不同代裝置在耦接至共享匯流排時共存的技術，且更特定而言，關於准許下一代裝置停用在共享匯流排上之傳統裝置。
I2C(亦稱作I2C)為用於將低速周邊設備附接至母板、嵌入式系統、蜂巢式電話或其他電子裝置的多主控串列單端匯流排。I2C匯流排包括具有7位元定址之時脈(SCL)及資料(SDA)線。匯流排具有用於裝置之兩個角色：主控及從屬。主控裝置為產生時脈並起始與從屬裝置之通信的節點。從屬裝置為接收時脈並在由主控裝置定址時作出回應的節點。I2C匯流排為意謂可存在任何數目個主控裝置之多主控匯流排。另外，主控及從屬角色可在訊息之間改變(在發送停止(STOP)之後)。I2C定義基本訊息類型，其中之每一者以開始(START)開頭並以停止(STOP)結束。
I2C(亦稱作I2C)為用於將低速周邊設備附接至母板、嵌入式系統、蜂巢式電話或其他電子裝置的多主控串列單端控制資料匯流排。I2C控制資料匯流排包括以7位元定址之時脈(SCL)及資料(SDA)線。控制資料匯流排具有用於節點之兩個角色：主控及從屬。主控節點為產生時脈並起始與從屬節點之通信的節點。從屬節點為接收時脈並在由主控節點定址時作出回應的節點。I2C控制資料匯流排為意謂可存在任何數目個主控節點之多主控控制資料匯流排。另外，主控及從屬角色可在訊息之間改變。I2C定義基本訊息類型，其中之每一者以開始(START)開頭並以停止(STOP)結束。
在相機實施之此情況下，單向傳輸可用以自感測器捕獲影像並傳輸此影像資料至基頻處理器中之記憶體，同時控制資料可在基頻處理器與感測器以及其他周邊裝置之間交換。在一個實例中，相機控制介面(CCI)協定可用於基頻處理器與影像感測器(及/或一或多個從屬裝置)之間的此控制資料。在一個實例中，CCI協定可在影像感測器與基頻處理器之間的I2C串列匯流排上實施。
已開發編碼資訊以供在共享匯流排上傳輸的稱為CCIe(相機控制介面擴展)之CCI擴展。CCIe不在共享匯流排上實施單獨時脈線。取而代之，其將時脈嵌入傳輸之轉碼資訊內。
CCIe經設計以與I2C相容的裝置共存並共享同一匯流排。舉例而言，CCIe相容裝置及I2C相容裝置可同時在共享資料控制匯流排上操作。在I2C相容裝置使用匯流排之第一線用於資料並使用匯流排之第二線用於時脈時，CCIe相容裝置使用兩個匯流排線用於資料傳輸。在I2C相容裝置耦接至共享匯流排時，CCIe協定准許改良在兩線匯流排上的資料速率。在I2C相容裝置淘汰時，引入CCIe相容裝置。最終，當I2C相容裝置淘汰時，僅可使用CCIe匯流排。在將來某一時刻，CCIe可因下一代裝置的引入而被淘汰。
在CCIe相容裝置之此淘汰時間段期間可需要允許其與下一代裝置共存的機制。舉例而言，在可由傳統裝置(例如，CCIe相容裝置)及下一代裝置兩者共享的匯流排中，需要允許從屬裝置待由下一代裝置選擇性地停用的機制。
因此，需要允許選擇性地停用匯流排由傳統裝置及下一代裝置兩者共享的系統中之傳統裝置(例如，CCIe相容裝置)的解決方案。
提供一種裝置，其包含一匯流排(例如，兩線匯流排)、第一組裝置及第二組裝置。第一組裝置可耦接至匯流排並經組態以根據第一通信協定在匯流排上通信。第二組裝置可耦接至匯流排並經組態以根據第一通信協定及第二通信協定兩者在匯流排上通信。在第一操作模式中，第一組裝置及第二組裝置使用第一通信協定在匯流排上同時通信。在第二操作模式中，第二組裝置使用第二通信協定在匯流排上彼此通信，且第一組裝置停止在匯流排上操作。第一通信協定可在匯流排上提供第一資料輸送量而第二通信協定可在匯流排上提供第二資料輸送量，其中第二資料輸送量大於第一資料輸送量。第一操作模式的信號可在匯流排之兩線上傳輸且時脈信號以複數個符號之符號至符號轉變嵌入信號內。
在第一操作模式期間，第二組裝置中之至少一者可在匯流排上發送停用命令或睡眠命令以使第一組裝置停止在匯流排上操作。停用命令防止第一組裝置中之每一者在匯流排上通信，直至第一組裝置之通電重設或硬體重設為止。睡眠命令防止第一組裝置中之每一者在匯流排上通信，直至在匯流排上接收到喚醒命令為止。
在進入第二操作模式之前或與進入第二操作模式同時，來自第二組裝置之至少一個裝置可使第一組裝置進入睡眠或停用模式。在第二操作模式期間，第一組裝置不受匯流排活動影響。第一組裝置中之 每一者可包括能夠僅使用嵌入根據第一通信協定傳輸之信號內的時脈信號至少部分地解碼匯流排上之信號的接收器裝置。在接收到睡眠命令或停用命令後，接收器裝置分別進入睡眠模式或停用模式中。若接收器裝置在睡眠模式中，則接收器裝置在接收到喚醒命令後醒來。若接收器裝置在停用模式中，則其不能由任何命令或信號序列喚醒，取而代之，需要裝置之完整通電重設以再次使接收器裝置可操作。此停用模式准許在匯流排上實施可能與第一通信協定不相容的其他通信協定。
亦提供一種方法，其包含將第一組裝置耦接至匯流排(例如，兩線匯流排)，第一組裝置經組態以根據第一通信協定在匯流排上通信。第二組裝置亦耦接至匯流排，第二組裝置經組態以根據第一通信協定及第二通信協定兩者在匯流排上通信。在第一操作模式中，第一組裝置及第二組裝置經組態以使用第一通信協定在匯流排上同時通信。接著在第一操作模式期間在匯流排上自第二組裝置中之至少一者發送停用命令或睡眠命令以使第一組裝置停止在匯流排上操作。第一通信協定可在匯流排上提供第一資料輸送量，而第二通信協定在匯流排上提供第二資料輸送量，其中第二資料輸送量大於第一資料輸送量。第一操作模式的信號可在兩線上傳輸且時脈信號以複數個符號之符號至符號轉變嵌入信號內。在第一操作模式期間，第二組裝置中之至少一者在匯流排上發送停用命令或睡眠命令以使第一組裝置停止在匯流排上操作。停用命令防止第一組裝置中之每一者在匯流排上通信，直至第一組裝置之通電重設或硬體重設為止。睡眠命令防止第一組裝置中之每一者在匯流排上通信，直至在匯流排上接收到喚醒命令為止。在進入第二操作模式之前或與進入第二操作模式同時，來自第二組裝置之至少一個裝置使第一組裝置進入睡眠或停用模式。在第二操作模式期間，第一組裝置不受匯流排活動影響。第一通信協定可為 相機控制介面擴展(CCIe)協定或I2C協定中之一者。
第一組裝置中之每一者包括能夠僅使用嵌入根據第一通信協定傳輸之信號內的時脈信號至少部分地解碼匯流排上之信號的接收器裝置。在接收到睡眠命令或停用命令後，接收器裝置分別進入睡眠模式或停用模式中。若接收器裝置在睡眠模式中，則接收器裝置在接收到喚醒命令後醒來。若接收器裝置在停用模式中，則其不能由任何命令或信號序列喚醒，取而代之，需要裝置之完整通電重設以再次使接收器裝置可操作。
根據又一個實例，提供一種裝置，其包含一通信電路以耦接至匯流排(例如，兩線匯流排)，及耦接至通信電路之控制電路。通信電路可經組態以根據第一通信協定在匯流排上通信。控制電路可經配置/經調適以：(a)組態通信電路以使用第一通信協定在匯流排上通信，(b)針對睡眠或停用命令監視匯流排，及/或(c)在偵測到睡眠或停用命令後，重新組態通信電路以忽略匯流排上之活動。
第一通信協定信號可在兩線上傳輸且時脈信號以複數個符號之符號至符號轉變嵌入信號內。睡眠或停用命令可使裝置停止在匯流排上操作。停用命令可防止裝置在匯流排上通信，直至裝置之通電重設或硬體重設為止。睡眠命令可防止裝置中之每一者在匯流排上通信，直至在匯流排上接收到喚醒命令為止。在一個實例中，通信電路可包括經組態以僅使用嵌入根據第一通信協定傳輸之信號內的時脈信號至少部分解碼在匯流排上之信號的接收器裝置。
亦提供可在裝置上操作之方法，其包含：(a)組態通信電路以使用第一通信協定在匯流排上通信，(b)針對睡眠或停用命令監視匯流排，(c)自能夠在使用第一通信協定之第一操作模式中及在使用第二通信協定之第二操作模式中操作的第二裝置在匯流排上接收睡眠或停用命令，及/或(d)在偵測到睡眠或停用命令後，重新組態通信電路以 忽略在匯流排上之活動。
在又一實例中，提供一種裝置，其包含通信電路及控制電路。 通信電路可用以耦接至與其他裝置共享的匯流排。控制電路可耦接至通信電路並經組態以：(a)組態通信電路以在於匯流排上使用第一通信協定之第一模式中操作，(b)在匯流排上發送睡眠或停用命令以向不支援第二通信協定之其他裝置指示忽略在匯流排上之活動；及/或(c)重新組態通信電路以在於匯流排上使用第二通信協定之第二模式中操作。
在又一實例中，提供可在裝置上操作之方法，其包含：(a)組態通信電路以在於匯流排上使用第一通信協定之第一模式中操作；(b)在匯流排上發送睡眠或停用命令以向不支援第二通信協定之其他裝置指示忽略在匯流排上之活動；及/或(c)重新組態通信電路以在於匯流排上使用第二通信協定之第二模式中操作。
102‧‧‧匯流排
104‧‧‧下一代裝置
106‧‧‧下一代裝置
108‧‧‧傳統裝置
110‧‧‧傳統裝置
202‧‧‧裝置
204‧‧‧基頻處理器
206‧‧‧影像感測器
208‧‧‧多模式控制資料匯流排
212‧‧‧裝置/下一代裝置
214‧‧‧裝置/下一代裝置
216‧‧‧影像資料匯流排
218‧‧‧裝置/傳統裝置
302‧‧‧第一線(SDA)
304‧‧‧第二線(SCL)
306‧‧‧開始條件
308‧‧‧開始條件
310‧‧‧開始條件
402‧‧‧再見/停用命令/呼叫
404‧‧‧SID欄位
406‧‧‧位址部分/位址
502‧‧‧睡眠命令/呼叫
504‧‧‧SID欄位
506‧‧‧位址部分/位址/睡眠位址
802‧‧‧傳輸器
804‧‧‧資料位元
809‧‧‧三元數目
810‧‧‧轉變至符號區塊
812‧‧‧時脈線SCL/SCL線
814‧‧‧資料線SDA/SDA線
816‧‧‧順序符號
820‧‧‧接收器
822‧‧‧順序符號
824‧‧‧SCL線
826‧‧‧SDA線
828‧‧‧時脈資料恢復(CDR)區塊
830‧‧‧符號至轉變數目轉換器區塊
832‧‧‧轉變數目至位元轉換器
902‧‧‧傳輸器
904‧‧‧接收器
906‧‧‧「位元至12×T」轉換器
908‧‧‧「12×T至位元」轉換器
1002‧‧‧轉變數目
1004‧‧‧順序符號
1006‧‧‧第一循環
1008‧‧‧第二(下一)循環
1010‧‧‧第三循環
1012‧‧‧第四循環
1102‧‧‧表
1104‧‧‧順序符號
1228‧‧‧時脈資料恢復(CDR)
1234‧‧‧暫存器
1302‧‧‧兩線匯流排
1304‧‧‧兩線匯流排
1306‧‧‧符號
1308‧‧‧轉變
1310‧‧‧接收器時脈RXCLK
1311‧‧‧初始時脈
1312‧‧‧遞減計數器(DNCNT)
1313‧‧‧第一時脈循環
1314‧‧‧字線
1315‧‧‧字標號器
1317‧‧‧倒數第二時脈循環C11
1319‧‧‧最後循環/最後時脈循環C12
1321‧‧‧最終或最後符號S0
1322‧‧‧原始位元/原始位元資料
1324‧‧‧時間段
1402‧‧‧最後或第十二個時脈
1404‧‧‧額外時脈/額外時脈循環
1501‧‧‧三元權重/三元數目
1502‧‧‧第一電路
1503‧‧‧最後三元權重
1504‧‧‧輸出多工器
1505‧‧‧第一三元權重
1506‧‧‧第二多工器
1508‧‧‧原始位元
1510‧‧‧第三電路
1512‧‧‧位址解碼器
1513‧‧‧第二正反器或暫存器
1514‧‧‧資料解碼器
1516‧‧‧第二電路
1518‧‧‧開始指示符
1520‧‧‧提取之時脈RXCLK
1522‧‧‧資料/接收器時脈/字標號器
1523‧‧‧遞減計數器DELCNT
1525‧‧‧第一正反器
1602‧‧‧CCIe從屬裝置
1604‧‧‧共享匯流排
1606‧‧‧共享匯流排
1608‧‧‧接收器電路
1610‧‧‧傳輸器電路
1612‧‧‧時脈資料恢復電路/CDR
1614‧‧‧控制邏輯
1618‧‧‧暫存器
1620‧‧‧時脈產生器/傳輸時脈
1800‧‧‧CDR電路
1804‧‧‧比較器
1806‧‧‧設定-重設鎖存器
1808‧‧‧單發元件/單發邏輯/單發電路
1808a‧‧‧類比延遲元件/第一類比延遲裝置/類比延遲電路
1810‧‧‧位準鎖存器
1812‧‧‧類比延遲元件/第二類比延遲元件/第二類比延遲裝置/類比延遲S元件/類比延遲電路
1814‧‧‧比較信號(NE)
1816‧‧‧比較信號(NEFLT)
1818‧‧‧IRXCLK信號
1820‧‧‧輸入信號(SI)/SI信號
1822‧‧‧信號(S)/S信號/位準鎖存之S信號
1824‧‧‧NE1SHOT信號
1826‧‧‧類比延遲元件/第三類比延遲元件/類比延遲電路
1828‧‧‧信號(NEDEL信號)/延遲之NEDEL信號
1830‧‧‧輸出時脈信號RXCLK/CDR產生時脈
1902‧‧‧前一符號S0
1906‧‧‧脈衝
1910‧‧‧符號/第一符號值S1
1912‧‧‧符號
1916‧‧‧延遲時間段P
1918‧‧‧延遲S時間段
1920‧‧‧延遲(Delay)R時間段
1922a‧‧‧延遲
1922b‧‧‧延遲
1922c‧‧‧延遲
1922d‧‧‧延遲
1938‧‧‧尖峰或轉變
2302‧‧‧傳統裝置
2304‧‧‧控制電路/邏輯
2306‧‧‧通信電路/傳輸器/接收器電路
2308‧‧‧命令監視電路/模組
2310‧‧‧睡眠/停用偵測電路/模組
2312‧‧‧啟用偵測電路/模組
2314‧‧‧轉碼電路/模組
2316‧‧‧時鐘恢復電路/模組
2318‧‧‧傳輸/接收緩衝器
2502‧‧‧下一代裝置
2504‧‧‧控制電路/邏輯
2506‧‧‧通信電路/傳輸器/接收器電路
2508‧‧‧第一模式電路/模組
2510‧‧‧睡眠/停用電路/模組
2512‧‧‧第二模式電路/模組
2514‧‧‧轉碼電路/模組
2516‧‧‧時鐘恢復電路/模組
2518‧‧‧傳輸/接收緩衝器
當結合圖式理解時，自下文陳述之詳細描述，各種特徵、性質及優點可變得顯而易見，在諸圖式中，類似參考符號對應地識別類似元件。
圖1為說明由傳統裝置及下一代裝置共享的匯流排之實例的方塊圖。
圖2為說明具有基頻處理器及影像感測器並實施影像資料匯流排及多模式控制資料匯流排之裝置的方塊圖。
圖3說明共享匯流排之兩條導線/線可用於在CCIe模式中的資料傳輸之方式。
圖4說明可用以將傳統(CCIe)裝置置於停用模式中之一例示性一般呼叫。
圖5說明可用以將傳統(CCIe)裝置置於睡眠模式中之一例示性一 般呼叫。
圖6說明可在下一代裝置處操作以使共享同一匯流排之傳統裝置(例如，CCIe相容裝置)停用/睡眠的方法。
圖7說明允許下一代裝置使共享同一匯流排之傳統裝置停用/睡眠的方法。
圖8為說明用於在傳輸器處將資料位元轉碼成經轉碼符號以將時脈信號嵌入經轉碼符號內之一例示性方法的方塊圖。
圖9說明在傳輸器處之自位元至轉變數目且接著在接收器處之自轉變數目至位元之一例示性轉換。
圖10說明在三元數目(轉變數目)與(順序)符號之間轉換之一個實例。
圖11說明順序符號與轉變數目之間的轉換。
圖12說明經組態以僅使用自所接收資料恢復的時脈(亦即，不需要自由執行時脈)將在共享匯流排上接收之資料寫入至暫存器的接收器。
圖13為說明在符號內編碼之資料的接收、時脈自符號轉變中的恢復以及用以僅使用所恢復時脈完成所接收資料至暫存器之寫入操作的所產生信號之時序的時序圖。
圖14說明視兩線匯流排之狀態而定的不同恢復時脈條件。
圖15說明用於將十二數位三元數目轉換成位元並僅使用恢復時脈達成提取位元之暫存器寫入操作的電路。
圖16說明經組態以在不需要從屬裝置喚醒的情況下藉由使用自所接收傳輸提取的時脈並寫入來自傳輸之資料而接收來自共享匯流排之傳輸的一例示性CCIe從屬裝置。
圖17說明可在從屬裝置上操作以在共享匯流排上接收傳輸並僅使用自傳輸恢復之時脈將此傳輸內之此資料儲存於暫存器中的方法。
圖18說明根據本文所揭示之一或多個態樣的時鐘恢復電路之一實例。
圖19展示由圖18之例示性時鐘恢復電路產生的某些信號之時序之一實例。
圖20說明將三元數目(以3為底之數目)轉換成二元數目的一般實例，其中{T11,T10,…T2,T1,T0}中之每一T為符號轉變數目。
圖21說明用於將二元數目(位元)轉換成12數位三元數目(以3為底之數目)之一例示性方法。
圖22說明圖21之除法及模運算的一個可能實施之一實例，該等運算可由商用合成工具合成。
圖23為說明一例示性傳統裝置之方塊圖。
圖24說明可由傳統裝置實施之一例示性方法。
圖25為說明一例示性下一代裝置之方塊圖。
圖26說明可由下一代裝置實施之一例示性方法。
在以下描述中，給出特定細節以提供對實施例之透徹理解。然而，一般熟習此項技術者將理解，可在無需此等特定細節的情況下實施該等實施例。舉例而言，可以方塊圖展示電路以便不會以不必要之細節使實施例晦澀難懂。在其他個例中，可能不詳細地展示熟知的電路、結構及技術，以便不使該等實施例模糊。
概述
在下一代裝置及傳統裝置共享匯流排之系統中，提供准許下一代裝置選擇性地使傳統裝置(或傳統裝置之至少匯流排介面)停用或睡眠以便改良在匯流排上的效能之特徵。第一組裝置(例如，傳統裝置、CCIe相容裝置等等)可經組態以根據第一通信協定在匯流排上通信。第二組裝置(例如，下一代裝置)可經組態以根據第一通信協定及 第二通信協定兩者在匯流排上通信。在第一操作模式中，第一組裝置及第二組裝置可使用第一通信協定在匯流排上同時通信。在第二操作模式中，第二組裝置使用第二通信協定在匯流排上彼此通信，且第一組裝置停止在匯流排上操作。舉例而言，來自第二組裝置之至少一個裝置可使第一組裝置進入睡眠或停用模式，且第二組裝置使用第二通信協定彼此通信。因此，第一組裝置在第二操作模式期間忽略在匯流排上之活動(例如，不傳輸並忽略大多數命令)。
在一個實例中，第一通信協定在匯流排上提供第一資料輸送量，而第二通信協定在匯流排上提供第二資料輸送量，其中第二資料輸送量一般大於第一資料輸送量。
在第一操作模式期間，第二組裝置中之至少一者在匯流排上發送停用命令或睡眠命令以使第一組裝置停止在匯流排上操作。
例示性操作環境
圖1為說明由傳統裝置108及110與下一代裝置104及106共享的匯流排102之實例的方塊圖。在一個實例中，傳統裝置108及110可為CCIe相容裝置(或I2C相容裝置)，而下一代裝置104及106可為後CCIe裝置。此等下一代裝置104及106相對於傳統裝置108及110而言可具有改良之效能或特徵(例如，可操作得更快，或包括改良之能力)。
在一些操作模式中，可能需要在傳統裝置108及110與下一代裝置104及106(例如，針對回溯相容性)之間共享匯流排102。在此等操作模式中，下一代裝置104及106可在減小的效能位準下操作以便適應傳統裝置108及110之操作。
在其他操作模式中，可能需要藉由停用傳統裝置108及110(或傳統裝置之至少匯流排介面)改良匯流排上之效能，藉此准許下一代裝置104及106在不關注傳統裝置108及110的情況下按其全部能力操作。
圖2為說明具有基頻處理器204及影像感測器206並實施影像資料 匯流排216及多模式控制資料匯流排208之裝置202的方塊圖。控制資料匯流排208可實施於各種不同裝置及/或系統(例如，相機、行動電話等等)中。影像資料可在影像資料匯流排216(例如，高速差動DPHY鏈路)上自影像感測器206發送至基頻處理器204。在一個實例中，控制資料匯流排208可包含兩條導線，例如，一時脈線(SCL)及一串列資料線(SDA)。時脈線SCL可用以同步化在控制資料匯流排208上之所有資料傳送。資料線SDA及時脈線SCL耦接至控制資料匯流排208上之所有裝置212,214及218。在此實例中，控制資料可經由控制資料匯流排208在基頻處理器204與影像感測器206以及其他周邊裝置218之間交換。
在一個實例中，控制資料匯流排208可由一或多個傳統裝置218(例如，CCIe相容裝置或I2C相容裝置)以及下一代裝置212及214(例如，後CCIe裝置)共享(例如，同時使用)。
在此實例中，在基頻處理器204中之第一下一代裝置212可作為主控裝置/節點操作且在影像感測器206中之第二下一代裝置214可作為從屬裝置/節點操作。
根據一個態樣，第一操作模式可在多模式控制資料匯流排208上實施以支援下一代裝置212及214與傳統裝置218之同時操作。在此第一操作模式中，下一代裝置212及214可在減小之效能位準下操作以便適應傳統裝置218。在第二操作模式中，傳統裝置218可被停用使得下一代裝置212及214可根據其全部能力或效能之位準操作。
為達成停用傳統裝置218，提供一機制以允許下一代裝置212及214經由在共享匯流排208上發出的命令停用傳統裝置218。與在傳統裝置218在共享匯流排102及208上操作時可能的能力相比，此可允許下一代裝置212及214在全部能力(例如，較快傳輸速度、增加之頻寬等等)下操作。
圖3說明共享匯流排之兩條導線/線可用於在CCIe模式中的資料傳輸之方式。舉例而言，共享匯流排102或208可包括一第一線(SDA)302及一第二線(SCL)304。在一個實施中，一時脈信號可嵌入符號轉變內(如以下進一步論述)。SDA線302及SCL線304可各自自傳統裝置(例如，具CCIe能力之節點)在兩個連續開始條件306、308及310之間傳輸任何任意12個符號。
任何CCIe字可在攜載20個位元資訊之12個符號中發送。20個位元中之十六個(16)位元可用於資料資訊，而20個位元中之4個位元可用於諸如控制資訊之其他資訊。
停用傳統(CCIe)裝置之例示性方法
圖4說明可用以將傳統(CCIe)裝置(或至匯流排之至少其介面)置於停用模式(例如，暫時中止、停止或終止模式，因此傳統裝置不喚醒)中之例示性一般呼叫。亦即，當傳統裝置隨後將不被喚醒(惟經由電力重設或重啟除外)時，可使用此停用模式。舉例而言，下一代裝置212或214可在共享匯流排102或208上發送使傳統裝置218變得停用直至電力重設發生為止的再見/停用命令/呼叫402。再見/停用命令/呼叫402可包括經特定選擇以停用傳統(CCIe)裝置之位址部分406。用於SID欄位404中之具體位址406經選擇使得無傳統裝置意外地將其擊解譯為有效位址。取而代之，此再見位址由傳統裝置解釋並處理為再見/停用命令/呼叫。再見位址可為緊湊且簡單的程式碼以在於傳統裝置處解碼時避免大的硬體額外消耗。
再見/停用命令/呼叫402可(例如)由主控裝置(例如，對於在共享匯流排上之通信，下一代裝置作為主控裝置操作)發送。當接收此再見/停用命令/呼叫402時，下一代裝置可經組態以切換至不同模式(例如，下一代裝置根據不同通信協定、傳輸速度等操作的模式)。舉例而言，在接收到再見/停用命令/呼叫402後，下一代裝置可改變其輸入 /輸出規格(例如，輸入/輸出位準、轉換速率等等)。
將傳統(CCIe)裝置置於睡眠模式中之例示性方法
圖5說明可用以將傳統(CCIe)裝置(或至匯流排之至少其介面)置於睡眠模式中之例示性一般呼叫。睡眠模式准許將傳統(CCIe)裝置置於暫時睡眠中，該等裝置可在不需要電力重設的情況下(由另一命令)自暫時睡眠喚醒。
下一代裝置212或214可在共享匯流排102或208上發送使傳統裝置218進入睡眠模式的睡眠命令/呼叫502。在此睡眠模式中，傳統裝置218可休眠(例如，不對在共享匯流排上之通信作出回應)，但在傳統裝置中之接收器可針對喚醒命令/呼叫監視匯流排。睡眠命令/呼叫502可包括經特定選擇以停用傳統(CCIe)裝置之位址部分506。用於SID欄位504中之具體位址506經選擇使得無傳統裝置意外地將其解譯為有效位址。實際上，此睡眠位址506由傳統裝置解釋並處理為睡眠命令/呼叫。睡眠位址可為緊湊且簡單的程式碼以在於傳統裝置處解碼時避免大的硬體額外消耗。
睡眠命令/呼叫502可(例如)由主控裝置(例如，對於在共享匯流排上通信，下一代裝置作為主控裝置操作)發送。當接收此睡眠命令/呼叫502時，下一代裝置可經組態以切換至不同模式(例如，下一代裝置根據不同通信協定、傳輸速度等等操作的模式)。舉例而言，在接收到睡眠命令/呼叫502後，下一代裝置可修改其至匯流排之介面及/或改變其輸入/輸出規格(例如，輸入/輸出位準、轉換速率等等)。
類似地，喚醒命令/呼叫可由下一代裝置發送以復活或喚醒傳統裝置。此喚醒命令/呼叫可經設計以使傳統裝置之接收器喚醒傳統裝置。此喚醒呼叫之出現亦可使下一代裝置切換至准許在共享匯流排上與傳統裝置共存的操作模式。
圖6說明可在下一代裝置處操作以使共享同一匯流排之傳統裝置 (例如，CCIe相容裝置)停用/睡眠的方法。下一代裝置可確定何時自第一操作模式(其中下一代裝置在匯流排上與傳統裝置共存)改變至第二操作模式，第二操作模式相對於第一操作模式具有改良效能(例如，較大資料輸送量、增加之頻寬、增加之匯流排速度等等)，602。下一代裝置接著可分別在匯流排上發送睡眠命令或停用命令以使傳統裝置進入睡眠模式中或變得停用，604。在睡眠模式或停用模式中，惟喚醒命令除外，傳統裝置可忽略在匯流排上之大多數或所有傳輸。下一代裝置接著可根據第二操作模式在匯流排上傳輸或接收信號，606。 在一些情況下，下一代裝置可恢復在第一操作模式中操作並在匯流排上傳輸喚醒命令以使傳統裝置開始在匯流排上通信(例如，接收或傳輸)，608。
圖7說明准許下一代裝置使共享同一匯流排之傳統裝置停用/睡眠的方法。第一組裝置(例如，傳統裝置)可耦接至匯流排，第一組裝置經組態以根據第一通信協定在匯流排上通信，702。第二組裝置(例如，下一代裝置)可耦接至匯流排，第二組裝置經組態以根據第一通信協定及第二通信協定兩者在匯流排上通信，704。在第一操作模式中，第一組裝置及第二組裝置可使用第一通信協定在匯流排上同時通信，706。在第二操作模式中，第二組裝置使用第二通信協定在匯流排上彼此通信，且第一組裝置停止在匯流排上操作(例如，接收及/或傳輸)，708。
亦即，在第二操作模式期間，第一組裝置不受匯流排活動影響(例如，忽略匯流排上之所有或大多數傳輸及/或不在匯流排上傳輸)。舉例而言，在進入第二操作模式之前或與進入第二操作模式同時，來自第二組裝置之至少一個裝置可使第一組裝置進入睡眠或停用模式。舉例而言，可在第一操作模式期間在匯流排上自第二組裝置中之至少一者發送停用命令或睡眠命令以使第一組裝置停止在匯流排上操作， 710。
第一通信協定在匯流排上提供第一資料輸送量，而第二通信協定在匯流排上提供第二資料輸送量，其中第二資料輸送量大於第一資料輸送量。
在一個實例中，匯流排可包括兩條線。在第一操作模式中，信號可在兩線上傳輸且時脈信號可以複數個符號之符號至符號轉變嵌入信號內。
在第一操作模式期間，第二組裝置中之至少一者在匯流排上發送停用命令或睡眠命令以使第一組裝置停止在匯流排上操作(或通信)。
停用命令防止第一組裝置中之每一者在匯流排上通信，直至第一組裝置之通電重設或硬體重設為止。舉例而言，此可藉由防止用於裝置(在第一組裝置內)之匯流排介面在匯流排上接收及/或傳輸而實現。在另一實例中，停用命令可停用第一組裝置內之每一裝置的操作。
睡眠命令可防止第一組裝置中之每一者在匯流排上通信，直至在匯流排上接收到喚醒命令為止。舉例而言，此可藉由防止用於裝置(在第一組裝置內)之匯流排介面在匯流排上接收及/或傳輸而實現。在另一實例中，睡眠命令可將第一組裝置內之每一裝置置於睡眠模式中。
第一組裝置中之每一者包括能夠僅使用嵌入根據第一通信協定傳輸之信號內的時脈信號至少部分地解碼匯流排上之信號的接收器裝置。在接收到睡眠命令或停用命令後，接收器裝置可分別進入睡眠模式或停用模式中。接收器裝置可在接收到喚醒命令後醒來。
第一通信協定可為(例如)相機控制介面擴展(CCIe)協定或I2C協定中之一者。
用於傳統(CCIe)裝置之例示性轉碼技術
為了實施上文所描述的睡眠/喚醒模式，需要准許在傳統裝置睡眠(例如，不操作)時傳統(CCIe)裝置接收睡眠命令/呼叫及/或喚醒命令/呼叫之機制。此可藉由具有在傳統裝置內之能夠在隨後不需要接收器時脈的情況下接收來自共享匯流排之傳輸信號的接收器裝置而實現。
圖8為說明用於在傳輸器處將資料位元轉碼成順序符號以將時脈信號嵌入順序符號內之一例示性方法的方塊圖。在傳輸器802處，將一系列資料位元804轉換成三元(以3為底)數目(例如，其中三元數目之每一個別數位被稱作「轉變數目」)，且將三元數目轉換成在包括時脈線SCL 812及資料線SDA 814之控制資料匯流排上傳輸的順序符號。
在一個實例中，二元資料之原先20位元804輸入至位元至轉變數目轉換器區塊808以待轉換成12數位三元數目809。12數位三元數目之每一數位可表示「轉變數目」。轉變數目之兩個連續數位可為相同數位值。轉變數目之每一數位在轉變至符號區塊810處轉換成順序符號以使得無兩個連續順序符號具有相同值。因為在每一順序符號處保證轉變(例如，改變)，所以此順序符號轉變可用以嵌入時脈信號。每一順序符號816接著在兩條導線實體鏈路(例如，包含SCL線812及SDA線814之I2C控制資料匯流排)上發送。
在接收器820處，過程經顛倒以將順序符號轉換回成位元，且在過程中，自順序符號轉變提取時脈信號。接收器820在兩條導線實體鏈路(例如，包含SCL線824及SDA線826之I2C控制資料匯流排)上接收順序符號822。所接收順序符號822輸入至時脈資料恢復(CDR)區塊828中以恢復時脈時序並取樣順序符號(S)。符號至轉變數目轉換器區塊830接著將每一順序符號轉換成轉變數目，其中每一轉變數目表示 三元數目之數位。接著，轉變數目至位元轉換器832轉換十二個(12)轉變數目(亦即，三元數目)以自12數位三元數目恢復原始資料之二十個(20)位元。
本文中說明的技術可用於增加控制資料匯流排102(圖1)及208(圖2)之鏈路速率超過I2C標準控制資料匯流排提供的鏈接速率且在此稱為CCIe模式。在一個實例中，耦接至控制資料匯流排102及208的主控節點/裝置及/或從屬節點/裝置可實施在順序符號改變/轉變內嵌入時脈信號(如圖10中所說明)以便達成在同一控制資料匯流排上與使用標準I2C控制資料匯流排可能的位元率相比高的位元率之傳輸器及/或接收器。
圖9說明在傳輸器902處之自位元至轉變數目且接著在接收器904處之自轉變數目至位元的例示性轉換。此實例說明使用12個轉變符號的2導線系統之傳輸。傳輸器902將二元資訊(位元)饋入至「位元至12×T」轉換器906中以產生12個符號轉變數目(T0至T11)。接收器904接收12個符號轉變數目(T0至T11)，其饋入至「12×T至位元」轉換器908以擷取二元資訊(位元)。若每一T(T0至T11)存在r個可能符號轉變狀態，則12個轉變可發送r12個不同狀態。對於2導線匯流排，r=22-1。因此，轉變T0…T11含有可具有(22-1)12個不同狀態的資料。因此，r=4-1=3且狀態之數目=(4-1)^12=531441。
在對於使用12個符號轉變數目之2導線系統的此實例中，可假定每一T之可能符號轉變，r為3(=22-1)。若分組中符號之數目為12，則可使用12數位三元數目(以3為底之數目)：T11,T10,…,T2,T1,T0，其中每一Ti：0、1、2。舉例而言，對於{T11,T10,…T2,T1,T0}={2,1,0,0,1,1,0,1,0,1,2,1}，三元數目為：2100_1101_01213(三元數目)=2×311+1×310+0×39+0×38
+1×37+1×36+0×35+1×34+0×33+1×32+2×31+1×30=416356(0x65A64)。
以此方式，12個轉變數目可轉換成數目。應注意，三元數目2100_1101_01213可用作(例如)圖8中之轉變數目，使得每一整數可映射至順序符號且反之亦然。當以倒置次序發送2100_1101_01213時，以冪之遞減次序發送Ts，亦即，T11為待由311倍乘的數位，因此其具有第十一次冪，依此類推。
對於2導線系統及12個符號轉變數目的圖8中所說明之實例可一般化為n導線系統及m符號轉變數目。若每一T(T0至Tm-1)存在r個可能符號轉變狀態，則m個轉變可發送rm不同狀態，亦即，r=2n-1。因此，轉變T0…Tm-1含有可具有(2n-1)m個不同狀態的資料。
圖10說明轉變數目1002與順序符號1004之間的例示性轉換。三元數目(以3為底的數目)之個別數位(亦被稱作轉變數目)可具有三個(3)可能數位或狀態(0、1或2)中之一者。相同數位可出現在三元數目之兩個連續數位中，無兩個連續順序符號具有相同值。轉變數目與順序符號之間的轉換保證即使連續轉變數目相同，順序符號仍始終改變(在順序符號間)。
在一個實例中，轉換功能添加轉變數目(例如，三元數目之數位)加1至先前原始順序符號值。若添加導致大於3之數目，則其自0翻轉，接著結果變為用於當前順序符號之狀態數目或值。
在第一循環1006中，當輸入第一轉變數目(Ta)1時，前一順序符號(Ps)為1，因此第一轉變數目1加1經添加至前一順序符號(Ps)，且為3之所得當前順序符號(Cs)變為發送至實體鏈路的當前順序符號。
在第二(下一)循環1008中，輸入為0之第二轉變數目(Tb)，且第二轉變數目0加1經添加至為3之前一順序符號(Ps)。由於加法(0+1+3)之 結果等於4，大於3，因此翻轉數目0變為當前順序符號(Cs)。
在第三循環1010中，輸入第三轉變數目(Tc)0。轉換邏輯將第三轉變數目0加1添加至前一順序符號(Ps)0以產生當前順序符號(Cs)1。
在第四循環1012中，輸入第四轉變數目(Td)2。轉換邏輯將第四轉變數目(Td)2加1添加至前一符號(Ps)1以產生當前順序符號(Cs)0(由於加法之結果4大於3，因此翻轉數目0變為當前順序符號)。
因此，即使兩個連續三元數位Tb與Tc具有相同數目，此轉換仍保證兩個連續順序符號具有不同狀態值。由於此轉換，在符號之序列1004中的保證之順序符號改變或轉變可用以嵌入時脈信號，藉此釋放I2C控制資料匯流排中之時脈線SCL以用於資料傳輸。
應注意，在轉變數目至順序數目轉換之此實例添加保證之數目「1」以在連續順序符號之間遞增時，其他值可用於其他實施中以保證順序符號之間的轉變或改變。
再次參看圖8，在接收器820處，圖10中所說明之過程經顛倒以將順序符號轉換回至位元，且在該過程中，自符號轉變提取時脈信號。接收器820在兩導線實體鏈路(例如，包含SCL線824及SDA線826之I2C匯流排)上接收順序符號822。所接收順序符號422輸入至時脈資料恢復(CDR)區塊828中以恢復時脈時序並取樣轉碼符號(S)。符號至轉變數目轉換器區塊830接著將每一順序符號轉換成轉變數目，亦即，其構成三元數目內之數位。接著，轉變數目至位元轉換器832轉換12個轉變數目(亦即，三元數目)以自12數位三元數目恢復原先資料之20個位元。
圖11說明順序符號與轉變數目之間的轉換。此轉換將自前一順序符號數目(Ps)至當前順序符號(Cs)的每一轉變映射至轉變數目(T)。在傳輸器裝置處，轉變數目正被轉換成順序符號。由於使用相對轉換方案，因此轉變數目保證無兩個連續順序符號1104將相同。
在針對2導線系統之一個實例中，存在經指派給4個順序符號S0、S1、S2及S3的4個原始符號。對於4個順序符號，表1102說明可如何基於前一順序符號(Ps)指派當前順序符號(Cs)並基於當前轉變數目(T)指派暫時轉變數目Ttmp。
在此實例中，可根據以下各者指派轉變數目CS：Cs=Ps+Ttmp
其中Ttmp=T==0？3：T。替代性地陳述，若當前轉變數目T等於零，則暫時轉變數目Ttmp變為3，否則Ttmp變得等於T。且在計算Ttmp後，Cs設定成Ps加Ttmp。此外，在接收器末端上，邏輯經顛倒以恢復T，Ttmp=Cs+4-Ps且T=Ttmp==3？0：Ttmp。
圖20說明將三元數目(以3為底之數目)轉換成二元數目之一般實例，其中{T11,T10,…T2,T1,T0}中之每一T為符號轉變數目。
圖21說明用於將二元數目(位元)轉換成12數位三元數目(以3為底之數目)之一例示性方法。每一數位可藉由將來自按3之較高數位計算的餘數(模運算之結果)分成數位數目次冪(拋棄小數點數目)而計算。
圖22說明圖21之除法及模運算的一個可能實施之實例，該等運算可由商用合成工具合成。
例示性嵌入之接收器時脈
圖12說明經組態以僅使用自所接收資料恢復的時脈(亦即，不需要自由執行時脈)將在共享匯流排(圖8中之線824及826)上接收的資料寫入至暫存器1234的接收器820之實例。問題存在於試圖僅使用可自嵌入之時脈獲得的n個時脈循環將所接收資料寫入至暫存器中。亦即，在可自接收之傳輸內的符號至符號轉變提取時脈時，在最終符號至符號轉變之後需要附加時脈循環以將提取之位元寫入至暫存器中以供儲存。由於主控裝置將需要確保在傳輸之前從屬裝置醒著，因此此可藉由具有不合需要的自由執行時脈而實現。替代地，類比延遲可作 為時脈提取電路之部分而引入。然而，在某些條件下(圖8中所說明)，提取之時脈不足以接收傳輸之資料及將其寫入至暫存器。
圖13為說明在符號內編碼之資料的接收、時脈自符號轉變的恢復以及用以僅使用所恢復時脈完成所接收資料至暫存器之寫入操作的所產生信號之時序的時序圖。在開始指示符S之前，一系列符號1306經由兩線匯流排1302及1304傳輸。說明一系列符號1306及在符號之間的轉變1308。自符號至符號轉變1308提取接收器時脈1310。初始時脈1311對應於開始指示符S(例如，I2C規範中亦稱為「開始條件」)。由於無兩個相同順序符號重複，因此複數個時鐘C1、C2、…、C12可自連續符號S11、S10、S9、…、S0之間的轉變(T11、T10、T9、…、T0)提取。
在此實例中，遞減計數器(DNCNT)1312用於遞減計數十二個(12)循環(每一循環為接收器時脈RXCLK 1310的自低至高轉變至低至高轉變)，自偵測到第一時脈循環1313時開始，直至最後循環1319為止。當遞減計數器DNCNT 1312到達0x0六時，在字線1314上觸發字標號器1315。
在倒數第二時脈循環C11 1317之後但在最後時脈循環C12 1319之前(例如，在時間段1324期間)，最終或最後符號S0 1321被接收並與剩餘符號S11…S1組合使得當最後時脈循環C12 1319發生時原始位元1322可用。應注意，原先位元可經解碼以獲得原始位元資料1322是僅在接收到最後符號(例如，第十二個符號S0)之後。最後時脈循環C12 1319接著用以將資料1322(或其部分)儲存於暫存器中。此允許僅使用嵌入時脈(例如，自符號至符號轉變恢復的時脈)並在接收器(從屬)裝置處不使用外部或自由執行時脈的情況下接收、解碼及儲存資料1322。應注意，此在不需要填補或插入額外符號或位元的情況下完成。
在一個實例中，所接收的符號之數目為十二。十二個符號可編碼資訊之二十個位元(例如，包括十六個(16)資料位元及四個(4)控制位元)。在其他實例中，不同數目個符號可用以編碼不同數目個位元。
圖14說明視兩線匯流排1302及1304之狀態而定的不同恢復時脈條件。在情況0、1、2及3下，符號全部在最後或第十二個時脈1402上接收，且額外時脈1404並非總是可用於將資料寫入至暫存器中。在此第十三個時脈可用以將接收之資料寫入至暫存器中時，此額外時脈循環1404在情況3下並不可用。此將防止接收器能夠將接收之資料寫入至暫存器中。
然而，遞減計數器(DNCNT)1312及字標號器1315之使用甚至在情況3下准許一致地將所接收資料至寫入暫存器。如圖15中進一步描述及說明，在從屬裝置上不需要自由執行或額外時脈的情況下及在僅出於使額外時脈循環可用之目的不需要插入未使用/填補位元的情況下在最後恢復時脈RXCLK 1310循環上執行暫存器寫入操作。
圖15說明用於將十二數位三元數目轉換成位元並僅使用恢復時脈達成提取位元之暫存器寫入操作的電路。返回參看圖8，將二十個(20)位元之原先資料轉換為三元數目，接著此轉變數目經轉換(亦即，轉碼)成十二個順序符號，且此等轉碼符號係在匯流排上傳輸。接收裝置(例如，從屬裝置)接收傳輸並執行時鐘恢復及符號取樣以將所轉碼符號轉換回成三元數目，三元數目接著供應至圖15中之電路，電路將三元數目轉換回成原先二十位元二元資料。
第一電路1502用以自十二個(12)符號提取二十個(20)原始位元1508。此等十二個符號充當經轉換為三元權重1501的輸入，三元權重1501充當至單一輸出多工器1504之輸入。此允許三元數目1501之串行化使得可提取二十個原始位元1508。二十個位元可包括十六個(16)資 料位元及四個(4)控制位元。第二多工器1506充當乘法器以用於Ti×3^i運算並由自符號至三元數目區塊830(圖8及圖12)輸出之2位元觸發。 當三元數目1501自三元權重1501解碼或轉換成原始位元1508時，藉由提取之時脈RXCLK 1520觸發的第一正反器1525用以累積暫時位元。 應注意，在倒數第二時脈C11 1317觸發第一正反器1525以輸出待以來自由第二多工器1506輸出之最後三元權重1503之位元添加的收集的暫時位元之後接收最後符號S0 1321之出現。因此，在最後符號S0輸入之後(在倒數第二時脈循環C11 1317之後)但在最後時脈循環C12 1319之前，原始位元1508(例如，圖15中之資料1522)可得到。
當接收全部符號時，第二電路1516可用以獲得字標號器1522。 在檢測到接收器時脈1522之開始指示符1518(例如，圖13中之時脈1311)後，遞減計數器DELCNT 1523開始自0xB六(或12)遞減計數至零(在倒數第二時脈C11 1317處的0x0六)，且接著至0xF六(在最後時脈C12 1319處)。在遞減計數器到達0x0六後觸發字標號器1522(例如，圖13中之標號器1315)。此字標號器1522充當至第三電路1510之輸入以實現寫入資料位元至暫存器中。應注意，遞減計數器DELCNT 1523亦用以自多工器1504選擇輸入信號，開始於輸入「B」(第一三元權重1505)並遞減計數至輸入「0」(最後三元權重1503)。
第三電路1510說明可將接收之位元寫入至第二正反器或暫存器1513中之方式。位址解碼器1512接收位址資訊之十七個(17)位元並解碼其。類似地，資料解碼器1514接收二十個(20)原始位元1508並解碼其以獲得(例如)十六個(16)資料位元(亦即，自二十個原始位元移除四個控制位元)。當字標號器1522(例如，圖13中之1315)被觸發且解碼位址時，此實現待儲存在正反器或暫存器1513中的解碼資料(來自資料解碼器1514)之寫入(例如，將十六個(16)資料位元寫入至正反器或暫存器1513中)。此第三電路1510有效地使用字標號器1522以在最後 時脈循環C12 1319(圖13)上觸發至第二正反器或暫存器1513的寫入。
在倒數第二時脈循環(例如，圖13中之時脈C11 1317)上，遞減計數器DELCNT 1523(其在0xB六處開始)到達0x0六，因此字標號器1522自低轉至高(觸發圖13之標號器1315)。在最後時脈循環C12 1319處，第二正反器或暫存器1513經啟用並儲存現在攜載經解碼資料位元的16位元匯流排。
此方法准許在從屬裝置上無執行時脈的情況下將所接收資料位元儲存至正反器或暫存器1513中。因此，從屬裝置可在不通知主控裝置的情況下進入睡眠模式中。亦即，當從屬裝置進入睡眠模式中時無需單獨機制用於通知主控裝置(例如，無須來自從屬裝置的「從屬睡眠請求」)。因為嵌入之時脈允許從屬裝置接收所傳輸位元且第三電路1510在不需要從屬裝置醒著的情況下產生額外時脈，所以甚至當從屬裝置睡著或在睡眠模式中時，主控裝置仍可將資料寫入至從屬裝置暫存器(例如，在不需要自由執行時脈的情況下)。在一些實施中，從屬裝置可使用寫入之暫存器資料以條件性地喚醒部分或全部其功能性。因此，在發送或寫入資料至從屬裝置之前，主控裝置不必知曉從屬裝置是醒著或是睡眠。另外，從屬裝置可在不通知主控裝置的情況下獨立地進入睡眠模式中。
圖16說明一例示性CCIe從屬裝置1602，其經組態以在不需要從屬裝置醒著的情況下藉由使用自所接收傳輸提取的時脈並寫入來自傳輸之資料而接收來自共享匯流排之傳輸。從屬裝置1602包括耦接至共享匯流排1604及1606的接收器電路1608及傳輸器電路1610。控制邏輯1614可用以選擇性地啟動/去啟動接收器電路1608及/或傳輸器電路1610，使得從屬裝置在共享匯流排1604及1606上接收或傳輸。從屬裝置1602亦可包括自從屬裝置攫取或收集用於傳輸之資訊的感測器裝置。
接收器電路1608可包括可自如圖9、圖11及圖13中所說明之符號至符號轉變提取接收器時脈(RXCLK)的時脈資料恢復電路1612。接收器電路1608亦可包括第一電路1502、第二電路1510及/或第三電路1516(圖15)中之一或多者以解碼並提取在共享匯流排上接收的資料，並僅使用來自接收之資料傳輸的提取時脈且在不導致提取時脈之延遲的情況下將此資料儲存在暫存器1618中。應注意，第一電路1502、第二電路1510及/或第三電路1516(圖15)可整合成一個電路或分佈在不同模組或子系統中。
時脈產生器1620可存在於從屬裝置1602內，但其僅用於自從屬裝置傳輸資料及/或其他從屬裝置操作(例如，由感測器裝置進行的運動偵測或溫度量測)。
圖17說明可在從屬裝置上操作以在共享匯流排上接收傳輸並僅使用自傳輸恢復之時脈將此傳輸內之此資料儲存至暫存器中的方法。 舉例而言，此方法可由圖16中之接收器裝置實施。可在共享匯流排上接收複數個符號，1702。提取以複數個符號之符號至符號轉變嵌入的時脈信號，1704。複數個符號轉換為三元數目，1706。三元數目可轉換為一連串位元，1708。該一連串位元之至少部分可僅使用時脈信號儲存至暫存器中，1710。
圖18說明根據本文所揭示之一或多個態樣的CDR電路1800之一實例且圖19展示由CDR電路1800產生的某些信號之時序之一實例。CDR電路1800可用於CCIe傳輸方案中，其中時脈資訊嵌入於符號之經傳輸序列中。CDR電路1800可用作CDR 1228(圖12)或CDR 1612(圖16)。 CDR電路1800包括類比延遲元件1808a、1812及1826，其經組態以最大化用於自CCIe兩線匯流排824及826(圖8)接收之符號1910、1912的設置時間。CDR電路1800包括一比較器1804、一設定-重設鎖存器1806、包括第一延遲元件1808a之單發元件1808、第二類比延遲元件1812、 第三類比延遲元件1826及一位準鎖存器1810。比較器1804可比較包括符號1910及符號1912(圖19)之流的輸入信號(SI)1820與為SI信號1820之位準鎖存個例的信號(S)1822。比較器輸出比較信號(NE)1814。設定-重設鎖存器1806自比較器1804接收NE比較信號1814並輸出比較信號(NEFLT)1816之經濾波形式。第一類比延遲裝置1808a可接收NEFLT信號1816之經濾波形式並輸出為NEFLT信號1816之延遲個例的信號(NEDEL信號)1828。在操作中，單發邏輯1808接收NEFLT信號1816及延遲之NEDEL信號1828，並輸出包括由NEFLT信號1816觸發之脈衝1906(圖19)的信號(NE1SHOT)1824。
第二類比延遲裝置1812接收NE1SHOT信號1824並輸出IRXCLK信號1818，其中IRXCLK信號1818可用以使用第三類比延遲元件1826產生輸出時脈信號1830。輸出時脈信號1830可用於解碼S信號1822中之鎖存符號。設定-重設鎖存器1806可基於IRXCLK信號1818之狀態而重設。位準鎖存器1810接收SI信號1820並輸出位準鎖存之S信號1822，其中位準鎖存器1810藉由IRXCLK信號1818而啟用。
當接收第一符號值S11910時，其使SI信號1820開始改變其狀態。SI信號1820之狀態可歸因於中間或不確定狀態可歸因於互連線歪斜、信號突增、信號負向尖峰、串擾等等在自前一符號S0 1902至第一符號S1 1910之信號轉變時出現的可能性而不同於S1信號1910之狀態。 當比較器1804偵測到SI信號1820與S信號1822之間的不同值時，NE信號1814轉變為高，從而使設定-重設鎖存器1806被異步地設定。因此，NEFLT信號1816轉變為高，且維持此高狀態，直至在IRXCLK 1818變為高時設定-重設鎖存器1806被重設為止。IRXCLK 1818在對NEFLT信號1816之上升的延遲回應中轉變至高狀態，其中延遲可部分歸因於類比延遲元件1812。
SI信號1820上之中間狀態可視為無效資料且可包括符號S0 1902 之符號值的短時間段，且當比較器1804之輸出在短時段內朝向低狀態返回時，此等中間狀態可引起NE信號1814中的尖峰或轉變1938。尖峰1938不影響由設定-重設鎖存器1806輸出之NEFLT信號1816，因為設定-重設鎖存器1806在輸出NEFLT信號1816之前有效地阻擋及/或濾除NE信號1814上之尖峰1938。
單發電路1808在NEFLT信號1816之上升邊緣之後輸出NE1SHOT信號1824的高狀態。在NE1SHOT信號1824返回至低狀態之前單發電路1808在延遲時間段P 1916內將NE1SHOT信號1824維持在高狀態。 NE1SHOT信號1824上的所得脈衝1906在由類比延遲S元件1812產生之延遲S時間段1918之後傳播至IRXCLK信號1818。IRXCLK信號1818之高狀態重設設定-重設鎖存器1806，且NEFLT信號1816轉變為低。 IRXCLK信號1818之高狀態亦啟用位準鎖存器1810且SI信號1820之值經輸出為S信號1822。
比較器1804偵測對應於S1符號1910之S信號1822匹配SI信號1820之符號S1符號1910的時間，且比較器1804之輸出將NE信號1814驅動為低。NE1SHOT信號1824上的脈衝1906之後邊緣在由類比延遲S元件1812產生的延遲S時間段1918之後傳播至IRXCLK信號1818。當正接收新的符號S2 1912時，SI信號1820開始其至對應於在IRXCLK信號1818之尾邊緣之後的符號S2 1912之值的轉變。
在一個實例中，輸出時脈信號RXCLK 1830由第三類比延遲元件1826延遲一延遲(Delay)R時間段1920。輸出時脈信號1830及S信號1822(資料)可提供給解碼電路1502、1510及/或1516(圖15)。解碼電路1502、1510及/或1516(圖15)可使用輸出時脈信號1830或其導數信號取樣S信號1822上之符號。
在描繪之實例中，各種延遲1922a至1922d可歸因於各種電路之切換時間及/或可歸因於連接器之上升時間。為了提供充分設定時間用 於解碼電路的符號擷取，用於符號循環時間段tSYM之時序約束條件可定義如下：tdNE+tdNEFLT+td1S+Delay S+Delay P+max(tHD,tREC-tdNE)<tSYM
且用於設置時間tSU之時序約束條件可為如下：Max skew spec+tSU<tdNE+td1S+Delay S
其中：tsym：一個符號循環時間段，tSU：參考IRXCLK 1818之上升(前)邊緣的用於位準鎖存器1810的SI 1820之設定時間，tHD：參考IRXCLK 1818之下降(後)邊緣的用於位準鎖存器1810的SI 1820之保持時間，tdNE：比較器1804之傳播延遲，tdRST：自IRXCLK 1818之上升(前)邊緣的設定-重設鎖存器1806之重設時間。
CDR電路1800採用類比延遲電路1808a、1812及1826以確保接收器裝置(例如，從屬裝置1602)可在不使用自由執行系統時鐘的情況下解碼CCIe編碼符號並將所得位元儲存於暫存器中。因此，CCIe從屬裝置1602(參見圖16)可經調適以當回應於CCIe讀取(READ)命令時使用傳輸時脈1620作為系統時鐘，且當接收資料時或當從屬裝置睡著時可使用CDR產生時脈1830。
例示性傳統裝置及其操作
圖23為說明一例示性傳統裝置2302之方塊圖。在一個實例中，傳統裝置2302可為CCIe相容裝置。裝置2302可包括耦接至通信電路2306之一控制電路/邏輯2304。通信電路2306可用以耦接至共享資料匯流排並可經組態以根據第一通信協定在匯流排上通信。在一個實例中，通信電路2306可包括或界定傳輸器/接收器電路2306，其實施轉 碼電路/模組2314、時鐘恢復電路/模組2316及/或傳輸/接收緩衝器2318。轉碼電路/模組2314可執行圖3至圖22中所說明之一或多個功能以將位元轉換成符號以用於在匯流排上傳輸並在匯流排上接收後將所接收符號轉換成位元。此轉碼亦可有效地將時脈嵌入於符號至符號轉變內。時鐘恢復電路/模組2316可用以自符號至符號轉變提取此嵌入時脈。傳輸/接收緩衝器2318可用以針對傳輸及/或在接收期間緩衝位元。
控制電路邏輯2304可包括或實施命令監視電路/模組2308、睡眠/停用偵測電路/模組2310及/或啟用偵測電路/模組2312。控制電路/邏輯2304可經調適以組態通信電路2306以使用第一通信協定在匯流排上通信。命令監視電路/模組2308可針對睡眠或停用命令監視匯流排。 若偵測到睡眠或停用命令，則睡眠/停用電路/模組可完全或部分地停用通信電路2306之操作以忽略在匯流排上之活動。
在一個實例中，匯流排可為兩線匯流排。在第一通信協定中，信號可在兩線上傳輸且時脈信號以複數個符號之符號至符號轉變嵌入信號內。
睡眠或停用命令可使裝置停止在匯流排上操作(例如，停止傳輸及停止自匯流排接收)。舉例而言，停用命令可防止裝置在匯流排上通信，直至裝置之通電重設或硬體重設為止。在另一實例中，睡眠命令可防止裝置中之每一者在匯流排上通信，直至在匯流排上接收到喚醒命令為止。
在一例示性實施中，通信電路2306可包括或實施經組態以僅使用嵌入於根據第一通信協定傳輸之信號內的時脈信號至少部分解碼匯流排上之信號的接收器裝置。
圖24說明可由傳統裝置實施之一例示性方法。通信電路可經組態以使用第一通信協定在匯流排上通信，2402。裝置可針對睡眠或停 用命令監視匯流排，2404。裝置可自能夠在使用第一通信協定之第一操作模式中及在使用第二通信協定之第二操作模式中操作的第二裝置在匯流排上接收睡眠或停用命令，2406。通信電路可經重新組態以在偵測到睡眠或停用命令後忽略在匯流排上之活動，2408。
第一通信協定可在匯流排上提供第一資料輸送量，而第二通信協定在匯流排上提供第二資料輸送量，其中第二資料輸送量大於第一資料輸送量。
匯流排可包括兩條線，且在第一操作模式中，信號係在兩線上傳輸且時脈信號係以複數個符號之符號至符號轉變嵌入信號內。
睡眠或停用命令可在匯流排經切換以根據裝置不支援的第二通信協定操作之前或與匯流排經切換以根據裝置不支援的第二通信協定操作同時所接收。
例示性下一代裝置及其操作
圖25為說明一例示性下一代裝置2502之方塊圖。在一個實例中，下一代裝置2502可為CCIe相容裝置。裝置2502可包括耦接至通信電路2506之一控制電路/邏輯2504。
通信電路2506可用以耦接至與其他裝置共享之匯流排。通信電路2506可經組態以根據第一通信協定或第二通信協定在匯流排上通信。在一個實例中，通信電路2506可包括或界定傳輸器/接收器電路2506，其實施轉碼電路/模組2514、時鐘恢復電路/模組2516及/或傳輸/接收緩衝器2518。轉碼電路/模組2514可執行圖3至圖22中所說明之一或多個功能以將位元轉換成符號以用於在匯流排上傳輸，並在使用第一通信協定時在匯流排上接收後將所接收符號轉換成位元。此轉碼亦可有效地將時脈嵌入於符號至符號轉變內。時鐘恢復電路/模組2516可用以自符號至符號轉變提取此嵌入時脈。傳輸/接收緩衝器2518可用以針對傳輸及/或在接收期間緩衝位元。
控制電路2504可包括或實施經調適以組態通信電路2506以在於匯流排上使用第一通信協定之第一模式中操作的第一模式電路/模組2508。控制電路2504可包括或實施一睡眠/停用電路/模組2510，其在匯流排上發送睡眠或停用命令以向不支援第二通信協定之其他裝置指示忽略在匯流排上之活動。控制電路可包括或實施經調適以重新組態通信電路以在匯流排上使用第二通信協定之第二模式中操作的第二模式電路/模組2512。
在一個實例中，第一通信協定在匯流排上提供第一資料輸送量/速率，而第二通信協定在匯流排上提供第二資料輸送量/速率，其中第二資料輸送量/速率一般大於第一資料輸送量/速率。
匯流排可包括兩條線或藉由兩條線界定，其中第一操作模式的信號係在兩線上傳輸且時脈信號係以複數個符號之符號至符號轉變嵌入信號內。
停用命令可防止其他裝置在匯流排上通信，直至其他裝置中之每一者之通電重設或硬體重設為止。睡眠命令可防止其他裝置在匯流排上通信，直至在匯流排上由裝置發送喚醒命令為止。
睡眠或停用命令可在裝置進入第二模式之前或與裝置進入第二模式同時所發送。
通信電路可包括能夠僅使用嵌入於根據第一通信協定傳輸之信號內的時脈信號至少部分地解碼匯流排上之信號的接收器裝置。
圖26說明可由下一代裝置實施之一例示性方法。通信電路可經組態以在於匯流排上使用第一通信協定的第一模式中操作，2602。下一代裝置可在匯流排上發送睡眠或停用命令以向不支援第二通信協定之其他裝置指示忽略在匯流排上之活動，2604。隨後，通信電路可經重組態以在於匯流排上使用第二通信協定之第二模式中操作，2606。
匯流排可包括兩條線，且在第一操作模式中，信號係在兩線上 傳輸且時脈信號係以複數個符號之符號至符號轉變嵌入信號內。
在一個實例中，睡眠或停用命令可在裝置進入第二模式之前或與裝置進入第二模式同時被發送。
諸圖中所說明的組件、步驟、特徵及/或功能中之一或多者可重新排列及/或組合成單一組件、步驟、特徵或功能，或體現在若干組件、步驟或功能中。
諸圖中所說明的組件、步驟、特徵及/或功能中之一或多者可重新排列及/或組合成單一組件、步驟、特徵或功能，或體現在若干組件、步驟或功能中。在不脫離本文所揭示之新穎特徵的情況下，亦可添加額外元件、組件、步驟及/或功能。諸圖中所說明之設備、裝置及/或組件可經組態以執行諸圖中描述之方法、特徵或步驟中之一或多者。本文中所描述之新穎演算法亦可有效率地實施於軟體中及/或嵌入於硬體中。
另外，應注意，可將實施例描述為一過程，該過程可被描繪為流程框圖、流程圖、結構圖或方塊圖。雖然流程框圖可將操作描述為順序過程，但操作中之許多者可並行或同時地執行。另外，可重新排列該等操作之次序。當一過程之操作完成時，該過程終止。過程可對應於方法、函式、程序、子常式、子程式等。當一過程對應於函式時，其終止對應於該函式返回至調用函式或主函式。
此外，儲存媒體可表示用於儲存資料之一或多個裝置，包括唯讀記憶體(ROM)、隨機存取記憶體(RAM)、磁碟儲存媒體、光學儲存媒體、快閃記憶體裝置及/或用於儲存資訊之其他機器可讀媒體。術語「機器可讀媒體」包括(但不限於)攜帶型或固定儲存裝置、光學儲存裝置、無線頻道及能夠儲存、含有或承載指令及/或資料之各種其他媒體。
另外，實施例可由硬體、軟體、韌體、中間軟體、微碼或其任 一組合來實施。當實施於軟體、韌體、中間軟體或微碼中時，可將執行必要任務之程式碼或碼段儲存於諸如儲存媒體或其他儲存器之機器可讀媒體中。處理器可執行必要任務。碼段可表示程序、函式、子程式、程式、常式、子常式、模組、套裝軟體、類別，或指令、資料結構或程式語句的任一組合。可藉由傳遞及/或接收資訊、資料、引數、參數或記憶體內容而將一碼段耦接至另一碼段或硬體電路。可經由包括記憶體共享、訊息傳遞、符記傳遞、網路傳輸等等之任何合適方式來傳遞、轉發或傳輸資訊、引數、參數、資料等等。
結合本文中所揭示之實例而描述之各種說明性邏輯區塊、模組、電路、元件及/或組件可以通用處理器、數位信號處理器(DSP)、特殊應用積體電路(ASIC)、場可程式化閘陣列(FPGA)或其他可程式化邏輯組件、離散閘或電晶體邏輯、離散硬體組件或其經設計以執行本文中所描述之功能之任何組合來實施或執行。通用處理器可為微處理器，但在替代例中，處理器可為任何習知之處理器、控制器、微控制器或狀態機。處理器亦可被實施為計算組件之組合，例如，一DSP與一微處理器之組合、許多微處理器、一或多個微處理器結合一DSP核心，或任何其他此種組態。
結合本文中揭示之實例所描述之方法及演算法可以處理單元、程式化指令或其他指導之形式直接以硬體、可由處理器執行之軟體模組或兩者之組合來體現，且可含於單一裝置中或分佈於多個裝置上。 軟體模組可駐留於RAM記憶體、快閃記憶體、ROM記憶體、EPROM記憶體、EEPROM記憶體、暫存器、硬碟、抽取式碟片、CD-ROM或此項技術中已知的任一其他形式之儲存媒體中。儲存媒體可耦接至處理器，使得該處理器可自該儲存媒體讀取資訊，並可將資訊寫入至該儲存媒體。在替代例中，儲存媒體可整合至處理器。
熟習此項技術者將進一步瞭解可將結合本文中所揭示之實施例 而描述的各種說明性邏輯區塊、模組、電路及演算法步驟實施為電子硬體、電腦軟體或兩者之組合。為了清楚地說明硬體與軟體之此可互換性，上文已大體上在功能性方面描述了各種說明性組件、區塊、模組、電路及步驟。此功能性經實施為硬體或是軟體取決於特定應用及強加於整個系統之設計約束而定。
本文中所描述之本發明之各種特徵可在不脫離本發明之情況下實施於不同系統中。應注意，前述實施例僅為實例且不應被解釋為限制本發明。對實施例之描述意欲為說明性的，且並不限制申請專利範圍之範疇。因而，本發明之教示可易於應用於其他類型之設備，且許多替代、修改及變化對於熟習此項技術者而言將為顯而易見的。

Claims (48)

  1. 一種裝置，其包含：一匯流排；第一組裝置，其耦接至該匯流排並經組態以根據一第一通信協定在該匯流排上通信；第二組裝置，其耦接至該匯流排並經組態以根據該第一通信協定及一第二通信協定兩者在該匯流排上通信，其中在一第一操作模式中，該第一組裝置及該第二組裝置使用該第一通信協定在該匯流排上同時通信；且在一第二操作模式中，該第二組裝置使用該第二通信協定在該匯流排上彼此通信，且該第一組裝置停止在該匯流排上操作。
  2. 如請求項1之裝置，其中該第一通信協定在該匯流排上提供一第一資料輸送量，而該第二通信協定在該匯流排上提供一第二資料輸送量，其中該第二資料輸送量大於該第一資料輸送量。
  3. 如請求項1之裝置，其中該匯流排包括兩條線。
  4. 如請求項3之裝置，其中第一操作模式的信號係在該兩線上傳輸，且一時脈信號係以複數個符號之符號至符號轉變嵌入該等信號內。
  5. 如請求項1之裝置，其中在該第一操作模式期間，該第二組裝置中之至少一者在該匯流排上發送一停用命令或一睡眠命令以使該第一組裝置停止在該匯流排上操作。
  6. 如請求項5之裝置，其中該停用命令防止該第一組裝置中之每一者在該匯流排上通信，直至該第一組裝置之一通電重設或硬體 重設為止。
  7. 如請求項5之裝置，其中該睡眠命令防止該第一組裝置中之每一者在該匯流排上通信，直至一喚醒命令在該匯流排上接收到為止。
  8. 如請求項1之裝置，其中在進入該第二操作模式之前或與進入該第二操作模式同時，來自該第二組裝置之至少一個裝置使該第一組裝置進入一睡眠或停用模式。
  9. 如請求項1之裝置，其中在該第二操作模式期間，該第一組裝置不受匯流排活動影響。
  10. 如請求項1之裝置，其中該第一組裝置中之每一者包括能夠僅使用嵌入根據該第一通信協定傳輸之信號內的一時脈信號至少部分地解碼該匯流排上之信號的一接收器裝置。
  11. 如請求項10之裝置，其中該接收器裝置在接收到一睡眠命令或停用命令後分別進入一睡眠模式或停用模式中。
  12. 如請求項10之裝置，其中該接收器裝置在接收到一喚醒命令後醒來。
  13. 一種方法，其包含：將第一組裝置耦接至一匯流排，該第一組裝置經組態以根據一第一通信協定在該匯流排上通信；將第二組裝置耦接至該匯流排，該第二組裝置經組態以根據該第一通信協定及一第二通信協定兩者在該匯流排上通信；在一第一操作模式中，組態該第一組裝置及該第二組裝置以使用該第一通信協定在該匯流排上同時通信；及在該第一操作模式期間在該匯流排上自該第二組裝置中之至少一者發送一停用命令或一睡眠命令以使該第一組裝置停止在該匯流排上操作。
  14. 如請求項13之方法，其中該第一通信協定在該匯流排上提供一第一資料輸送量，而該第二通信協定在該匯流排上提供一第二資料輸送量，其中該第二資料輸送量大於該第一資料輸送量。
  15. 如請求項13之方法，其中該匯流排包括兩條線。
  16. 如請求項15之方法，其中該等第一操作模式的信號係在該兩線上傳輸，且一時脈信號係以複數個符號之符號至符號轉變嵌入該等信號內。
  17. 如請求項13之方法，其中在該第一操作模式期間，該第二組裝置中之至少一者在該匯流排上發送一停用命令或一睡眠命令以使該第一組裝置停止在該匯流排上操作。
  18. 如請求項17之方法，其中該停用命令防止該第一組裝置中之每一者在該匯流排上通信，直至該第一組裝置之一通電重設或硬體重設為止。
  19. 如請求項17之方法，其中該睡眠命令防止該第一組裝置中之每一者在該匯流排上通信，直至一喚醒命令在該匯流排上接收到為止。
  20. 如請求項13之方法，其中在進入該第二操作模式之前或與進入該第二操作模式同時，來自該第二組裝置之至少一個裝置使該第一組裝置進入一睡眠或停用模式。
  21. 如請求項13之方法，其中在該第二操作模式期間，該第一組裝置不受匯流排活動影響。
  22. 如請求項13之方法，其中該第一組裝置中之每一者包括能夠僅使用嵌入根據該第一通信協定傳輸之信號內的一時脈信號至少部分地解碼該匯流排上之信號的一接收器裝置。
  23. 如請求項22之方法，其中該接收器裝置在接收到一睡眠命令或停用命令後分別進入一睡眠模式或停用模式中。
  24. 如請求項22之方法，其中該接收器裝置在接收到一喚醒命令後醒來。
  25. 如請求項13之方法，其中該第一通信協定為一相機控制介面擴展(CCIe)協定或一I2C協定中之一者。
  26. 一種裝置，其包含：一通信電路，其耦接至一匯流排並經組態以根據一第一通信協定在該匯流排上通信；及一控制電路，其耦接至該通信電路並經調適以：組態該通信電路以使用該第一通信協定在該匯流排上通信，針對一睡眠或停用命令監視該匯流排，及在偵測到一睡眠或停用命令後，重新組態該通信電路以忽略在該匯流排上之活動。
  27. 如請求項26之裝置，其中該匯流排包括兩條線。
  28. 如請求項28之裝置，其中該等第一通信協定信號係在該兩線上傳輸且一時脈信號係以複數個符號之符號至符號轉變嵌入該等信號內。
  29. 如請求項26之裝置，其中該睡眠或停用命令使該裝置停止在該匯流排上操作。
  30. 如請求項26之裝置，其中該停用命令防止該裝置在匯流排上通信，直至該裝置之一通電重設或硬體重設為止。
  31. 如請求項26之裝置，其中該睡眠命令防止該裝置中之每一者在該匯流排上通信，直至一喚醒命令在該匯流排上接收到為止。
  32. 如請求項26之裝置，其中該通信電路包括經組態以僅使用嵌入根據該第一通信協定傳輸之信號內的一時脈信號至少部分解碼在該匯流排上之信號的一接收器裝置。
  33. 一種可在一裝置上操作之方法，其包含：組態一通信電路以使用一第一通信協定在一匯流排上通信；針對一睡眠或停用命令監視該匯流排；及在偵測到一睡眠或停用命令後，重新組態該通信電路以忽略在該匯流排上之活動。
  34. 如請求項33之方法，其進一步包含：在該匯流排上自能夠在使用該第一通信協定之一第一操作模式中及在使用一第二通信協定之一第二操作模式中操作的一第二裝置接收該睡眠或停用命令。
  35. 如請求項34之方法，其中該第一通信協定在該匯流排上提供一第一資料輸送量，而該第二通信協定在該匯流排上提供一第二資料輸送量，其中該第二資料輸送量大於該第一資料輸送量。
  36. 如請求項33之方法，其中該匯流排包括兩條線，且在該第一操作模式中，信號係在該兩線上傳輸且一時脈信號係以複數個符號之符號至符號轉變嵌入該等信號內。
  37. 如請求項33之方法，其中該睡眠或停用命令係在該匯流排經切換以根據該裝置不支援的一第二通信協定操作之前或與該匯流排經切換以根據該裝置不支援的一第二通信協定操作同時所接收。
  38. 一種裝置，其包含：一通信電路，其耦接至與其他裝置共享之一匯流排；及一控制電路，其耦接至該通信電路並經組態以：組態該通信電路以在於該匯流排上使用一第一通信協定之一第一模式中操作；在該匯流排上發送一睡眠或停用命令以向不支援一第二通信協定之其他裝置指示忽略在該匯流排上的活動；及 重新組態該通信電路以在該匯流排上使用該第二通信協定之一第二模式中操作。
  39. 如請求項38之裝置，其中該第一通信協定在該匯流排上提供一第一資料輸送量，而該第二通信協定在該匯流排上提供一第二資料輸送量，其中該第二資料輸送量大於該第一資料輸送量。
  40. 如請求項38之裝置，其中該匯流排包括兩條線。
  41. 如請求項40之裝置，其中該等第一操作模式的信號係在該兩線上傳輸，且一時脈信號係以複數個符號之符號至符號轉變嵌入該等信號內。
  42. 如請求項38之裝置，其中該停用命令防止其他裝置在該匯流排上通信，直至其他裝置中之每一者之一通電重設或硬體重設為止。
  43. 如請求項38之裝置，其中該睡眠命令防止其他裝置在該匯流排上通信，直至一喚醒命令在該匯流排上由該裝置發送為止。
  44. 如請求項38之裝置，其中該睡眠或停用命令係在該裝置進入該第二模式之前或與該裝置進入該第二模式同時所發送。
  45. 如請求項38之裝置，其中該通信電路包括能夠僅使用嵌入根據該第一通信協定傳輸之信號內的一時脈信號至少部分地解碼該匯流排上之信號的一接收器裝置。
  46. 一種可在一裝置上操作之方法，其包含：組態一通信電路以在於一匯流排上使用一第一通信協定之一第一模式中操作；在該匯流排上發送一睡眠或停用命令以向不支援一第二通信協定之其他裝置指示忽略在該匯流排上之活動；及重新組態該通信電路以在於該匯流排上使用該第二通信協定之一第二模式中操作。
  47. 如請求項46之方法，其中該匯流排包括兩條線，且在該第一操作模式中，信號係在該兩線上傳輸且一時脈信號係以複數個符號之符號至符號轉變嵌入該等信號內。
  48. 如請求項46之方法，其中該睡眠或停用命令係在該裝置進入該第二模式之前或與該裝置進入該第二模式同時所發送。
TW104105933A 2014-02-20 2015-02-24 電子裝置及可在其上操作之方法 TWI633441B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201461942215P 2014-02-20 2014-02-20
US61/942,215 2014-02-20
US14/626,847 2015-02-19
US14/626,847 US9852104B2 (en) 2014-02-20 2015-02-19 Coexistence of legacy and next generation devices over a shared multi-mode bus

Publications (2)

Publication Number Publication Date
TW201546623A true TW201546623A (zh) 2015-12-16
TWI633441B TWI633441B (zh) 2018-08-21

Family

ID=53798247

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104105933A TWI633441B (zh) 2014-02-20 2015-02-24 電子裝置及可在其上操作之方法

Country Status (3)

Country Link
US (1) US9852104B2 (zh)
TW (1) TWI633441B (zh)
WO (1) WO2015127282A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107408097A (zh) * 2015-03-11 2017-11-28 高通股份有限公司 用于旧式和下一代设备在共享多模总线上共存的告别重置和重启方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10353837B2 (en) 2013-09-09 2019-07-16 Qualcomm Incorporated Method and apparatus to enable multiple masters to operate in a single master bus architecture
US9996488B2 (en) * 2013-09-09 2018-06-12 Qualcomm Incorporated I3C high data rate (HDR) always-on image sensor 8-bit operation indicator and buffer over threshold indicator
US10139875B2 (en) 2014-02-20 2018-11-27 Qualcomm Incorporated Farewell reset and restart method for coexistence of legacy and next generation devices over a shared multi-mode bus
CA2856027A1 (en) * 2014-03-18 2015-09-18 Smartrek Technologies Inc. Mesh network system and techniques
US9710423B2 (en) * 2014-04-02 2017-07-18 Qualcomm Incorporated Methods to send extra information in-band on inter-integrated circuit (I2C) bus
KR101519793B1 (ko) * 2014-06-24 2015-05-12 현대자동차주식회사 차량용 네트워크 시스템 및 이 시스템 내 이종 통신 제어기의 데이터 전송 방법
WO2017189206A1 (en) * 2016-04-27 2017-11-02 Qualcomm Incorporated I3c high data rate (hdr) always-on image sensor 8-bit operation indicator and buffer over threshold indicator
US11043979B2 (en) * 2017-08-08 2021-06-22 Sony Semiconductor Solutions Corporation Transmission device and communication system
US10664424B2 (en) 2017-11-02 2020-05-26 Texas Instruments Incorporated Digital bus activity monitor
DE102018210061A1 (de) * 2018-06-21 2019-12-24 Robert Bosch Gmbh I3C-Slave-Schnittstelle, integrierte Schaltung mit einer I3C-Slave-Schnittstelle und Verfahren zum Betreiben einer I3C-Slave-Schnittstelle
US10795850B2 (en) 2019-02-26 2020-10-06 Texas Instruments Incorporated Methods and apparatus to transition devices between operational states
US11449457B2 (en) * 2019-07-15 2022-09-20 Hewlett-Packard Development Company, L.P. Communications bus with isolation circuit to operate one circuit domain while another is deactive
CN113747276B (zh) * 2021-08-25 2023-08-11 许继集团有限公司 一种光以太网数据链路层码元恢复及容错方法及装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6253268B1 (en) * 1999-01-15 2001-06-26 Telefonaktiebolaget L M Ericsson (Publ) Method and system for multiplexing a second interface on an I2C interface
US6574233B1 (en) 1999-04-09 2003-06-03 Avaya Technology Corp. Arrangement for redefining an interface while maintaining backwards compatibility
US6952751B1 (en) 2000-04-07 2005-10-04 Advanced Micro Devices, Inc. Method and apparatus for extending legacy computer systems
JP3626741B2 (ja) 2002-04-16 2005-03-09 オリオン電機株式会社 データ転送システム
US7039734B2 (en) 2002-09-24 2006-05-02 Hewlett-Packard Development Company, L.P. System and method of mastering a serial bus
US7953162B2 (en) * 2006-11-17 2011-05-31 Intersil Americas Inc. Use of differential pair as single-ended data paths to transport low speed data
US8898358B2 (en) * 2012-07-04 2014-11-25 International Business Machines Corporation Multi-protocol communication on an I2C bus
US9582457B2 (en) 2013-06-12 2017-02-28 Qualcomm Incorporated Camera control interface extension bus
US10139875B2 (en) 2014-02-20 2018-11-27 Qualcomm Incorporated Farewell reset and restart method for coexistence of legacy and next generation devices over a shared multi-mode bus
US10007628B2 (en) 2014-06-18 2018-06-26 Qualcomm Incorporated Dynamically adjustable multi-line bus shared by multi-protocol devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107408097A (zh) * 2015-03-11 2017-11-28 高通股份有限公司 用于旧式和下一代设备在共享多模总线上共存的告别重置和重启方法

Also Published As

Publication number Publication date
US20150234774A1 (en) 2015-08-20
TWI633441B (zh) 2018-08-21
WO2015127282A1 (en) 2015-08-27
US9852104B2 (en) 2017-12-26

Similar Documents

Publication Publication Date Title
TWI633441B (zh) 電子裝置及可在其上操作之方法
US9811499B2 (en) Transcoding and transmission over a serial bus
EP3268868B1 (en) Farewell reset and restart method for coexistence of legacy and next generation devices over a shared multi-mode bus
JP6190068B2 (ja) 複数のマスタがシングルマスタバスアーキテクチャにおいて動作できるようにする方法および装置
WO2018017232A1 (en) Signaling camera configuration changes using metadata defined for a camera command set
JP6878300B2 (ja) マルチモード変調を用いる向上した仮想ｇｐｉｏ
US10139875B2 (en) Farewell reset and restart method for coexistence of legacy and next generation devices over a shared multi-mode bus
JP2017516353A (ja) 集積回路間（ｉ２ｃ）バス上でインバンドで追加情報を送信するための方法
US10218492B2 (en) Clock and data recovery for pulse based multi-wire link
US10579581B2 (en) Multilane heterogeneous serial bus
KR20160066029A (ko) 저전력 카메라 제어 인터페이스 버스 및 디바이스들
US20160124896A1 (en) Simultaneous edge toggling immunity circuit for multi-mode bus
US20150234773A1 (en) Technique to avoid metastability condition and avoid unintentional state changes of legacy i2c devices on a multi-mode bus
CN211319204U (zh) 基于fpga的多种编码器协议自由转换ip核
US10031547B2 (en) CCIe receiver logic register write only with receiver clock

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees