CN100523271C - 防止屏障层中金属钛被蚀刻或腐蚀掉的方法 - Google Patents
防止屏障层中金属钛被蚀刻或腐蚀掉的方法 Download PDFInfo
- Publication number
- CN100523271C CN100523271C CNB2006100305293A CN200610030529A CN100523271C CN 100523271 C CN100523271 C CN 100523271C CN B2006100305293 A CNB2006100305293 A CN B2006100305293A CN 200610030529 A CN200610030529 A CN 200610030529A CN 100523271 C CN100523271 C CN 100523271C
- Authority
- CN
- China
- Prior art keywords
- barrier layer
- titanium
- metal
- corrosion
- treatment process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种防止屏障层中金属钛被蚀刻或腐蚀掉的方法，它可以改善TI与钨塞之间的粘附性能，从而达到防止TI被蚀刻或腐蚀掉的目的。该方法主要是优化屏障层中金属钛在溅射前的等离子射频处理工艺。所述优化是去除所述等离子射频处理工艺。所述优化是将等离子射频处理工艺条件控制在如下范围中：SiO2损失量在0-60埃，温度260C-320℃，Ar的流量为25-40sccm，电源功率在100-220W。
Description
技术领域
本发明涉及一种半导体集成电路工艺技术领域，尤其涉及一种防止屏障层(BARRIER层)中金属钛(Ti)被蚀刻或腐蚀掉的方法。
背景技术
在目前的半导体工艺中，有这样一种工艺来实现金属-金属之间的互连，其工艺过程是：
1)下层金属连线图形形成后，完成层间膜的淀积和平坦化。
2)在平坦化后通过通孔的光刻和蚀刻形成孔。
3)在通孔形成后，通过淀积通孔的屏障膜和钨以及钨的化学-机械研磨后形成钨塞。
4)形成钨塞后再通过溅射工艺形成金属屏障层(由钛和氮化钛构成)和金属层(由铝构成)，并通过光刻，蚀刻后形成上层金属的图形。
这样就实现了下层金属和上层金属的互连。
在实际的工艺中，在上层金属配线图形经过干法刻蚀，并经过之后的光刻胶去除湿化工艺后，有时会发现在金属层与钨塞的接触处的金属屏障层中的金属钛部分缺失，从附图1可以看出，金属钛有一部分1缺失，通过金相视图，也就是图2同样可以清楚的看出，在A处有部分坑凹，其就是由于金属钛缺失造成的。特别是因为下列的原因，造成金属没有完全覆盖住钨塞或说钨塞露出时，这一现象变得更加严重：
1)为了提高集成度，在工艺技术发展到0.18um以下时，设计规则中上层金属配线对通孔的覆盖一般以减得非常小(0.01-0.02um)或0。
2)实际工艺中为了提高良品率，常常希望将通孔尺寸作大，而将上层金属尺寸作小。
3)实际大批量生产中，上层金属与通孔之间总有一定的偏移发生，上层金属配线及通孔的尺寸也总是在一定的范围内变动。
金属钛缺失现象的出现，会造成就下列的问题：
1)造成通孔与上层金属之间接触面减少，接触电阻增大，影响良品率。
2)由于通孔与上层金属之间接触面减少，产品在使用中由于该接触处电流密度比正常处高，可能造成产品的寿命减短，造成信赖性问题。
发明内容
本发明所要解决的技术问题是提供一种防止屏障层中金属钛被蚀刻或腐蚀掉的方法，它可以改善TI与钨塞之间的粘附性能，从而达到防止TI被蚀刻或腐蚀掉的目的。
为了解决以上技术问题，本发明提供了一种防止屏障层中金属钛被蚀刻或腐蚀掉的方法，其中，优化屏障层中金属钛在溅射前的等离子射频处理工艺，所述优化是将等离子射频处理工艺条件控制在如下范围中：SiO2损失量在0-60埃，温度260℃-320℃，Ar的流量为25-40sccm，电源功率在100-220W。
因为本发明在现有工艺中，优化了屏障层中金属钛在溅射前的等离子射频处理工艺，可以采用去除等离子射频处理工艺或将其在设定的工艺条件下进行，这样就可以提高钛与钨塞之间的粘附性能，进而达到金属钛防止被蚀刻的目的。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细说明。
图1是现有工艺加工形成的屏障层中金属钛部分缺失示意图；
图2是现有工艺加工形成的屏障层中金属钛部分缺失金相示意图；
图3是经本发明方法形成的屏障层示意图；
图4是经本发明方法形成的屏障层金相示意图。
具体实施方式
研究发现，屏障层中的钛在淀积过程中溅射前的等离子射频(RF)处理工艺对钨塞的表面粗造度有明显的影响，从而对钛与钨塞之间的粘附性能有很大影响，如果通过优化RF处理工艺的方法可以有效改善钛与钨塞的粘附性能，进而达到防止被蚀刻的目的。正是基于以上设计，本发明方法提出了优化RF处理工艺。
首先，可以采取将TI溅射前的RF处理工艺除去。此时可以从附图3看出，此时的金属钛完好无缺。
其次，还可以在TI的溅射前的RF处理中，将RF处理中工艺条件控制在如下范围中：SiO2损失量在0-60埃，温度260℃-320℃，Ar的流量为25-40sccm，电源功率在100-220W。通过上述工艺条件，得到如图3所示的金相结构，通过附图3中的B处和附图2中的A处对比，可以明显看出原来的哪些坑凹部分已经被填满，，也就是说此时屏障层和钨塞之间的金属钛完好无缺。
Claims (1)
1、一种防止屏障层中金属钛被蚀刻或腐蚀掉的工艺，其特征在于，优化屏障层中金属钛在溅射前的等离子射频处理工艺，所述优化是将等离子射频处理工艺条件控制在如下范围中：SiO2损失量在0-60埃，温度260℃-320℃，Ar的流量为25-40sccm，电源功率在100-220W。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100305293A CN100523271C (zh) | 2006-08-29 | 2006-08-29 | 防止屏障层中金属钛被蚀刻或腐蚀掉的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100305293A CN100523271C (zh) | 2006-08-29 | 2006-08-29 | 防止屏障层中金属钛被蚀刻或腐蚀掉的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101135039A CN101135039A (zh) | 2008-03-05 |
| CN100523271C true CN100523271C (zh) | 2009-08-05 |
Family
ID=39159363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100305293A Expired - Fee Related CN100523271C (zh) | 2006-08-29 | 2006-08-29 | 防止屏障层中金属钛被蚀刻或腐蚀掉的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100523271C (zh) |
-
2006
- 2006-08-29 CN CNB2006100305293A patent/CN100523271C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101135039A (zh) | 2008-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6204192B1 (en) | Plasma cleaning process for openings formed in at least one low dielectric constant insulation layer over copper metallization in integrated circuit structures | |
| CN102362343B (zh) | 包括非常锥形的转变贯孔的半导体装置的金属化系统 | |
| JP5162869B2 (ja) | 半導体装置およびその製造方法 | |
| KR100386622B1 (ko) | 듀얼 다마신 배선 형성방법 | |
| CN101366116A (zh) | 制造厚布线结构的双镶嵌工艺 | |
| CN101593691B (zh) | 沟槽的刻蚀方法 | |
| US5891803A (en) | Rapid reflow of conductive layers by directional sputtering for interconnections in integrated circuits | |
| CN101211773A (zh) | 防止芯片背面金属剥落的方法 | |
| CN101752298A (zh) | 金属互连结构的制造方法 | |
| CN105321928A (zh) | 半导体结构及内连线结构形成方法 | |
| CN100523271C (zh) | 防止屏障层中金属钛被蚀刻或腐蚀掉的方法 | |
| CN205645810U (zh) | 集成电子器件 | |
| CN100483675C (zh) | 双镶嵌结构的形成方法 | |
| CN102041508B (zh) | 刻蚀沟槽的方法 | |
| CN101154623A (zh) | 双镶嵌结构的形成方法 | |
| EP1800335A1 (en) | Homogeneous copper interconnects for beol | |
| US8461046B2 (en) | Process for producing a metallization level and a via level and corresponding integrated circuit | |
| CN101728317A (zh) | 导电结构及焊盘的形成方法 | |
| CN1215551C (zh) | 阻绝气体释放及凸出结构产生的双镶嵌方法 | |
| JP2006237342A (ja) | 半導体装置及びその製造方法 | |
| US20040063307A1 (en) | Method to avoid copper contamination of a via or dual damascene structure | |
| CN101312124B (zh) | 半导体分形电容的制造方法 | |
| WO2005076346A1 (en) | In-situ liner formation during reactive ion etch | |
| CN110491831A (zh) | 一种制作通孔的方法及制得的器件 | |
| CN102543849A (zh) | 一种刻蚀第一金属层的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER NAME: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI |
|
| CP03 | Change of name, title or address |
Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corp. Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Hua Hong NEC Electronics Co.,Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090805 |