CN100510919C - 像素结构及其修补方法 - Google Patents
像素结构及其修补方法 Download PDFInfo
- Publication number
- CN100510919C CN100510919C CNB2006100767396A CN200610076739A CN100510919C CN 100510919 C CN100510919 C CN 100510919C CN B2006100767396 A CNB2006100767396 A CN B2006100767396A CN 200610076739 A CN200610076739 A CN 200610076739A CN 100510919 C CN100510919 C CN 100510919C
- Authority
- CN
- China
- Prior art keywords
- dot structure
- data line
- repairing
- electrode
- shared distribution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
一种像素结构,此种像素结构包括一扫描线、一栅极、一第一介电层、一通道层、一源极、一漏极、一数据线、一第二介电层以及一像素电极。其中,栅极与扫描线电性连接且具有一第一凹口。第一介电层覆盖扫描线与栅极。通道层配置于栅极上方的第一介电层上,且此通道层暴露出第一凹口。源极与漏极配置在通道层上,其中部分漏极位于第一凹口上方。数据线配置在第一介电层上且与源极电性连接。第二介电层覆盖源极、漏极与数据线。像素电极配置于第二介电层上且与漏极电性连接。
Description
技术领域
本发明是有关于一种像素结构及其修补方法,且特别是有关于一种能改善液晶显示面板的显示品质的像素结构及其修补方法。
背景技术
现今社会多媒体技术相当发达,多半受惠于半导体元件或显示装置的进步。就显示器而言,具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的薄膜电晶体液晶显示器(thin film transistor liquidcrystal display,TFT-LCD)已逐渐成为市场的主流。
一般的薄膜电晶体液晶显示器主要是由一薄膜电晶体阵列基板、一对向基板以及一夹于两基板之间的液晶层所构成。其中,薄膜电晶体阵列基板主要包括基板、阵列排列于基板上的薄膜电晶体、像素电极(pixelelectrode)、扫描线(scan line)与数据线(date line)所构成。一般而言,扫描线与数据线可将信号传输至对应的像素结构。
请同时参阅图1A与图1B所示,图1A绘示现有习知一像素结构局部示意图,而图1B绘示图1A中沿剖面线A-A’的剖面示意图。现有习知像素结构120是制作于一基板110上,此像素结构120主要包括一薄膜电晶体122、一像素电极124、一扫描线126与一数据线128,其中薄膜电晶体122电性连接于像素电极124,而薄膜电晶体122属于底栅极(bottom gate)的结构。如图1B中所示,位于基板110上的薄膜电晶体122主要包括一栅极122a、一通道层122b、一源极122c与一漏极122d,其中薄膜电晶体122的漏极122d是通过一接触窗H与像素电极124电性连接。由图1A可知,扫描线126与数据线128可将适当电压传输至薄膜电晶体122,并经由薄膜电晶体122将电压传送至像素电极124。
值得留意的是,由于栅极122a与漏极122d之间有部分重叠,因此在栅极122a与漏极122d之间会形成一寄生电容(parasitic capacitancebetween the gate and the drain)Cgd。在图1A中,漏极122d与栅极122a之间的重叠区域标示为10。此外,寄生电容Cgd的电容值与重叠区域10的面积成正相关,且寄生电容Cgd会导致电路延迟效应(RC delay),使充电后的像素电极124的馈通电压(feed-through voltage)无法达到预定的电压值。换言之,充电后的像素电极124所具有的馈通电压会随着寄生电容Cgd的电容值而有所改变。
在像素结构120的制作上,每一栅极122a与漏极122d重叠的面积应为相等。但在制造薄膜电晶体阵列基板时,由于光罩对位上的误差或机台震动等其他因素,因此各道光罩的微影制程间都会有所谓的重叠量偏移(overlay shift)产生,而这种重叠量偏移在大尺寸面板的制程中更容易发生。此外,当部份区域上的栅极122a与漏极122d间的重叠量偏移大太时,会使此区域的寄生电容Cgd的电容值与其他区域的寄生电容Cgd的电容值相差过多,以致于各区域的馈通电压不均匀。如此将会造成局部区域的像素电极124的馈通电压未达到预定的电压值,因而使得采用像素结构120的液晶显示面板将容易出现显示不均(mura)的现象。
此外,在薄膜电晶体阵列基板的制造过程中,部分的像素结构120难免会产生缺陷而无法正常运作。这些有缺陷的像素结构120将会造成液晶显示面板显示画面时出现亮点或亮线。
发明内容
有鉴于上述,本发明的目的是在提供一种能改善液晶显示面板的显示品质的像素结构。
本发明的另一目的是提供一种像素结构的修补方法,以修补有瑕疵的像素结构。
本发明的再一目的是提供另一种能改善液晶显示面板的显示品质的像素结构。
本发明的又一目的是提供一种像素结构的修补方法,其可利用于修复上述的另一种像素结构,以避免液晶显示面板出现亮点。
本发明的又一目的是提供一种像素结构的修补方法,其可利用于修复上述的另一种像素结构,以避免液晶显示面板出现亮线。
为达上述目的与其他目的,本发明提出一种像素结构,此像素结构包括一扫描线、一栅极、一第一介电层、一通道层、一源极、一漏极、一数据线、一第二介电层以及一像素电极。其中,栅极与扫描线电性连接,且此栅极具有一第一凹口(notch)。第一介电层覆盖扫描线与栅极。通道层配置于栅极上方的第一介电层上,且通道层具有一第二凹口,第二凹口位于第一凹口上方以暴露出第一凹口。源极与漏极配置在通道层上,其中部分漏极位于第一凹口上方。数据线配置在第一介电层上且与源极电性连接。第二介电层覆盖源极、漏极与数据线。像素电极配置于第二介电层上且与漏极电性连接。
依照本发明一实施例,像素结构更可以包括一共用配线,此共用配线适于电性连接至一共用电压,且共用配线部份位于像素电极下方,而此共用配线的另一部份位于数据线下方。
依照本发明一实施例,像素结构更可以包括一欧姆接触层,此欧姆接触层配置于通道层、源极与漏极之间。
本发明提出一种像素结构的修补方法,适于修补上述的像素结构,此像素结构的修补方法包括下列步骤。首先,切断在第一凹口至像素电极之间的漏极,以使像素电极与栅极及源极电性绝缘。接着,连接共用配线与数据线。连接共用配线与像素电极。然后,切断共用配线,使数据线与像素电极电性绝缘于共用电压。
依照本发明一实施例,其中切断漏极的方法可以是激光切割。
依照本发明一实施例,其中连接共用配线与数据线的方法可以是激光熔接。
依照本发明一实施例,其中连接共用配线与像素电极的方法可以包括激光熔接。
依照本发明一实施例,其中切断共用配线的方法可以包括激光切割。
本发明再提出一种像素结构,此像素结构包括一扫描线、一栅极、一第一介电层、一通道层、一源极、一漏极、一数据线、一第二介电层以及一像素电极。其中,栅极与扫描线电性连接,且此栅极具有一第一开口。第一介电层覆盖扫描线与栅极。通道层配置于栅极上方的第一介电层上,且通道层具有一第二凹口,第二凹口位于第一凹口上方以暴露出第一开口。源极与漏极配置在通道层上,其中部分漏极位于第一开口上方。数据线配置在第一介电层上且与源极电性连接。第二介电层覆盖源极、漏极与数据线。像素电极配置于第二介电层上且与漏极电性连接。
依照本发明一实施例,像素结构更可以包括一共用配线,适于电性连接至一共用电压,此共用配线部份位于像素电极下方,且此共用配线的另一部份位于数据线下方。
依照本发明一实施例,其中源极可以是具有一凹口,此凹口位于第一开口上方,且漏极的一端位于凹口中。
依照本发明一实施例,像素结构更可以包括一延伸线,连接于数据线与源极之间,且延伸线、数据线与源极形成一第三开口。此外,扫描线部份位于第三开口中。
依照本发明一实施例,像素结构更可以包括一欧姆接触层,此欧姆接触层配置于通道层、源极与漏极之间。
本发明又提出一种像素结构的修补方法,适于修补上述另一种像素结构,此像素结构的修补方法包括下列步骤。首先,切断栅极与像素电极之间的漏极,以使像素电极与栅极及源极电性绝缘。接着,连接共用配线与数据线。连接共用配线与像素电极。然后,切断共用配线,使数据线与像素电极电性绝缘于共用电压。
依照本发明一实施例,其中切断漏极的方法可以包括激光切割。
依照本发明一实施例,其中连接共用配线与数据线的方法可以包括激光熔接。
依照本发明一实施例,其中连接共用配线与像素电极的方法可以包括激光熔接。
依照本发明一实施例,其中切断共用配线的方法可以包括激光切割。
本发明另提出一种像素结构的修补方法,适于修补上述的另一种像素结构,此像素修结构的补方法包括在扫描线的两侧切断数据线,使数据线经由延伸线与源极导通。其中,于扫描线的两侧切断数据线的方法可以包括激光切割。
综上所述,在本发明的像素结构中,由于栅极具有凹口或开口,且部分漏极位于栅极的凹口或开口中,因此当光罩出现对位误差而产生重叠量偏移(overlay shift)时,漏极与栅极之间的重叠面积可以保持相同。换言之,在发生重叠量偏移(overlay shift)时,漏极与其下方的栅极间的寄生电容依然保持相同的电容值。当此像素结构制作成一液晶显示面板,则液晶显示面板的显示不均现象将可获得改善并具有较佳显示品质。此外,本发明的像素结构的修补方法也可以修补有瑕疵的像素结构,以避免在液晶显示面板上形成亮点或亮线。
为让本发明的上述和其他目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附图式,作详细说明如下。
附图说明
图1A绘示现有习知一像素结构局部示意图。
图1B绘示图1A中沿剖面线A-A’剖面线的剖面示意图。
图2A绘示本发明第一实施例的像素结构的局部放大图。
图2B绘示图2A中沿剖面线B-B’的剖面示意图。
图3A绘示本发明第二实施例的像素结构的局部放大图。
图3B绘示图3A中沿剖面线C-C’的剖面示意图。
图4A绘示本发明第三实施例的像素结构的局部放大图。
图4B绘示图4A中沿剖面线D-D’的剖面示意图。
图5A绘示本发明第四实施例的像素结构的局部放大图。
图5B绘示图5A中沿剖面线E-E’的剖面示意图。
10、S10、S20、S30:重叠区域
110:玻璃基板
120、200、300、400、500:像素结构
122:薄膜电晶体
122a、220、320、520:栅极
122b、240、340、540:通道层
122c、250、350、550:源极
122d、260、360:漏极
124、290:像素电极
126、210:扫描线
128、270:数据线
H:接触窗
220a:第一凹口
230:第一介电层
240:通道层
240a:第二凹口
280:第二介电层
Cs:共用配线
L1、L2、L3、L4、L5、L6:切割线
m1、m2:欧姆接触层
W1、W2、W3、W4:熔接点
320a:第一开口
340a:第二开口
350a:第三凹口
410:延伸线
410a:第三开口
具体实施方式
第一实施例
图2A绘示本发明第一实施例的像素结构的局部放大图,而图2B绘示图2A中沿剖面线B-B’的剖面示意图。请同时参阅图2A与图2B,本实施例的像素结构200制作于一基板110上,此基板110例如为一玻璃基板、石英基板或其他适当材料的基板。此像素结构200包括一扫描线210、一栅极220、一第一介电层230、一通道层240、一源极250、一漏极260、一数据线270、一第二介电层280以及一像素电极290。以下将就各构件之间的配置关系进行说明。
栅极220与扫描线210电性相连,且栅极220具有一第一凹口220a。第一介电层230覆盖扫描线210与栅极220。通道层240配置于栅极220上方的第一介电层230上,且通道层240暴露出第一开口220a。源极250与漏极260配置于通道层240上,其中部份漏极260位于第一凹口220a的上方。数据线270配置于第一介电层230上且与源极250电性连接。第二介电层280覆盖源极250、漏极260以及数据线270。像素电极290配置于第二介电层280上,且像素电极290与漏极260电性连接。
承上述,像素结构200的扫描线210例如为铝合金导线或是其他适当导体材料所形成的导线。栅极220例如为铬金属电极、铝合金电极或是其他适当导体材料所形成的电极。第一介电层230的材料例如为氮化硅、氮氧化硅或其他适当的材料。通道层240例如为非晶硅(amorphous silicon)、多晶硅(poly silicon)或其他适当材料的膜层。源极250与漏极260例如为铝合金电极或是其他适当导体材料所形成的电极。数据线270例如为铝合金导线或是其他适当导体材料所形成的导线。第二介电层280的材料例如为氮化硅、氮氧化硅或其他适当的材料。像素电极290例如为一透明电极(transmissive electrode)、反射电极(reflective electrode)或是半穿透半反射电极(transflective electrode),而像素电极290的材质可为铟锡氧化物(indium tin oxide,ITO)、铟锌氧化物(indium zinc oxide,IZO)、金属或是其他导电材料。
在本实施例中,像素结构200的通道层240具有一第二凹口240a,此第二凹口240a位于第一凹口220a的上方且暴露出第一凹口220a。在本实施例中,像素结构200也可以包括一欧姆接触层m1,而此欧姆接触层m1例如为N型掺杂非晶硅(N type doped amorphous silicon)或其他适当材料的膜层,且此欧姆接触层m1配置于通道层240、源极250与漏极260之间。此外,像素结构200也可以包括一共用配线Cs,此共用配线Cs施加有一共用电压(未绘示),且共用配线Cs例如为铝合金导线或是其他适当导体材料所形成的导线。此共用配线Cs的一部份位于像素电极290下方,且共用配线Cs的另一部份位于数据线270下方。
如图2A中所示,漏极260与栅极220有部份重叠,此重叠区域标示为S10与S20。由于漏极260与栅极220之间有部分重叠,因此在漏极260与栅极220之间会有一寄生电容Cgd的产生。此外,寄生电容Cgd的电容值与重叠区域S10和S20的面积总和成正相关。由于漏极260部份位于栅极220的第一凹口220a中,因此在像素结构200的制造过程中,即使光罩对位有些许误差或是机台有轻微震动,而造成漏极260与栅极220间有重叠量偏移产生。然而,重叠区域S10与S20的面积总和依然可以保持相同。换言之,漏极260与下方栅极220间的寄生电容Cgd依然保持相同的电容值。如此,各区域的电路延迟效应相近,使各像素电极290充电后的馈通电压可以大致相同。当此薄膜电晶体阵列基板更进一步制作成液晶显示面板时,液晶显示面板的显示不均现象将可获得改善。换言之,具有此像素结构200的液晶显示面板将具有较佳显示品值。
若在像素结构200的制造过程中,像素结构200因产生某些缺陷而无法正常运作,则具有此像素结构200的液晶显示面板可能会出现亮点,此时,可以对于有瑕疵的像素结构200进行修补。
请继续参阅图2A所示,此像素结构200的修补方法包括下列步骤。首先,切断位于第一凹口220a至像素电极290之间的漏极260(即沿着切割线L1切断漏极260),使像素电极290与栅极220及源极250电性绝缘。接着,在熔接点W1与W2分别将共用配线Cs连接至数据线270与像素电极290。然后,切断共用配线Cs(即沿着切割线L2切断共用配线Cs),因此共用电压将不会影响数据线270与像素电极290。
值得注意的是,在像素结构200的修补方法中,切断漏极260与共用配线Cs的方法包括激光切割或其他适当方法,而连接共用配线Cs与数据线270的方法以及连接共用配线Cs与像素电极290的方法包括激光熔接或其他适当方法。
第二实施例
请参阅图3A所示,绘示本发明第二实施例的像素结构的局部放大图,而图3B绘示图3A中沿剖面线C-C’的剖面示意图。请同时参阅图3A与图3B,本实施例的像素结构300包括一扫描线210、一栅极320、一第一介电层230、一通道层340、一源极350、一漏极360、一数据线270、一第二介电层280以及一像素电极290。其中,扫描线210、第一介电层230、数据线270、第二介电层280以及像素电极290与第一实施例中所述相同。栅极320与扫描线210电性连接,且栅极320具有一第一开口320a。通道层340配置于栅极320上方的第一介电层230上,并暴露出第一开口320a。源极350与漏极360配置于通道层340上,其中部份漏极360位于第一开口320a的上方。
在本实施例中,源极350具有一凹口,并令源极350的凹口为第三凹口350a以利说明,此第三凹口350a位于第一开口320a上方,且漏极360的一端位于此第三凹口350a中。通道层240具有一第二开口340a,此第二开口340a位于第一开口320a的上方且暴露出第一开口320a。更详细而言,第三凹口350a位于第二开口340a上方。此外,像素结构300还包括一欧姆接触层m2,此欧姆接触层m2例如为N型掺杂非晶硅或其他适当材料的膜层,且此欧姆接触层m2配置于通道层340、源极350与漏极360之间。
值得一提的是,像素结构300亦包括一共用配线Cs,此共用配线Cs施加有一共用电压。共用配线Cs的一部份位于像素电极290下方,而共用配线Cs的另一部份位于数据线270下方。
类似于第一实施例,由于漏极360与栅极320有部分重叠,因此在漏极360与栅极320之间会有一寄生电容Cgd产生。在像素结构300的制造过程中,若漏极360与栅极220间有重叠量偏移产生,由于部份漏极360是位于栅极320的第一开口320a中,因此重叠区域S30面积依然可以保持相同。由于寄生电容Cgd的电容值与重叠区域s30的面积成正相关,因此在漏极360与栅极220间有重叠量偏移产生的情况下,漏极360与栅极320之间的寄生电容Cgd仍旧可以保持不变。当具有此像素结构300的薄膜电晶体阵列基板更进一步制作成一液晶显示面板时,此液晶显示面板的显示不均现象将可获得较大的改善。换言之,应用像素结构300所制作的液晶显示面板亦具有较佳显示品质。
请继续参阅图3A,像素结构300的修补方法类似于上述像素结构200的修补方法。此像素结构300的修补方法包括下列步骤。首先,在栅极320至像素电极290之间切断漏极360(即沿着切割线L3切断漏极360),使像素电极290与栅极320及源极350电性绝缘。接着,在熔接点W3与W4分别将共用配线Cs连接至数据线270与像素电极290。然后,切断共用配线Cs(即沿着切割线L4切断共用配线Cs),因此共用电压(未绘示)将不会输入至数据线270与像素电极290中。换言之,共用电压不会影响到数据线270与像素电极290。
类似像素结构200的修补方法,在像素结构300的修补方法中,切断漏极360与共用配线Cs的方法包括激光切割或其他适当方法,而连接共用配线Cs与数据线270的方法以及连接共用配线Cs与像素电极290的方法包括激光熔接或其他适当方法。
第三实施例
请同时参阅图4A与图4B所示,图4A绘示本发明第三实施例的像素结构的局部放大图,而图4B绘示图4A中沿剖面线D-D’的剖面示意图。本实施例的像素结构400为像素结构300的变形。不同之处在于:像素结构400更包括一延伸线410,此延伸线410连接于数据线270与源极350之间。延伸线410的材料例如与数据线270或源极350相同,且延伸线410、数据线270以及源极350形成一第三开口410a。此外,扫描线210部分位于此第三开口410a中。
本实施例的像素结构400的优点以及修补方法与第二实施例所述相同,在此不再赘述。然而,对于像素结构400,本实施例提出另一种修补方法,利用此种修补方法,可用以修复数据线270的在扫描线210上方的断线瑕疵以及修复数据线270与扫描线210短路的缺陷。以下将说明此种修补方法。
一般而言,数据线270在跨过扫描线210上方的位置处常因为坡度太陡而造成数据线270断线。此种数据线270断线即称为爬坡断线(an opensource line caused on the taper of the ga teline)。此外,在像素结构400的制造过程中,也可能会有异物掉落而造成数据线270与扫描线210短路。当爬坡断线发生或是数据线270与扫描线210之间产生短路,可在扫描线210的两侧切断数据线270(即沿着切割线L5、L6切断数据线270),以使数据线270经由延伸线410以及源极350而导通。此外,于扫描线210的两侧切断数据线270的方法包括激光切割或其他适当方法。
第四实施例
请同时参阅图5A与图5B所示,图5A绘示本发明第四实施例的像素结构的局部放大图,而图5B绘示图5A中沿剖面线E-E’的剖面示意图。本实施例的像素结构500为像素结构300的变形。不同之处在于:部分源极550未覆盖栅极510。如此的设计可减小源极550与栅极510间的寄生电容Csd,降低驱动像素结构500时的信号失真。
本实施例的像素结构500的优点以及修补方法与第二实施例所述相同,在此不再赘述。
综上所述,在本发明的像素结构与像素结构的修补方法至少具有下列优点:
一、由于部分漏极位于栅极的凹口或开口中,因此在像素结构的制造过程中,即使光罩对位有些许误差或是机台有轻微震动,而造成漏极与栅极间有重叠量偏移产生。然而,漏极与栅极之间的重叠面积总和依然可以保持相同。换言之,各漏极与其下方的栅极间的寄生电容Cgd依然保持相同的电容值。如此,各区域的电路延迟效应相近,使各像素电极充电后的馈通电压可以大致相同。
二、本发明的像素结构的修补方法可将修补有瑕疵的像素结构,以避免在液晶显示面板上形成亮点或亮线。如此可提高液晶显示面板的零辉点率,进而降低液晶显示面板的生产成本。
三、本发明的像素结构的制作与像素结构的修补方法与现行制程相容,除了变更其中数道光罩的设计以外,不需添购额外的制程设备。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何熟习此技艺者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视前述的申请专利范围所界定的技术方案为准。
Claims (21)
1、一种像素结构,其特征在于其包括:
一扫描线;
一栅极,与该扫描线电性连接,且该栅极具有一第一凹口;
一第一介电层,覆盖该扫描线与该栅极;
一通道层,配置于该栅极上方的该第一介电层上,且该通道层具有一第二凹口,该第二凹口位于该第一凹口上方以暴露出该第一凹口;
一源极与一漏极,配置在该通道层上,其中部分该漏极位于该第一凹口上方;
一数据线,配置在该第一介电层上,且与该源极电性连接;
一第二介电层,覆盖该源极、该漏极与该数据线;以及
一像素电极,配置于该第二介电层上,且与该漏极电性连接。
2、根据权利要求1所述的像素结构,其特征在于其进一步包括一共用配线,适于电性连接至一共用电压,该共用配线部份位于该像素电极下方,且该共用配线的另一部份位于该数据线下方。
3、根据权利要求1所述的像素结构,其特征在于其进一步包括一欧姆接触层,配置于该通道层、该源极与该漏极之间。
4、一种像素结构,其特征在于其包括:
一扫描线;
一栅极,与该扫描线电性连接,且该栅极具有一第一开口;
一第一介电层,覆盖该扫描线与该栅极;
一通道层,配置于该栅极上方的该第一介电层上,且该通道层具有一第二开口,该第二开口位于该第一开口上方以暴露出该第一开口;
一源极与一漏极,配置在该通道层上,其中部分该漏极位于该第一开口上方;
一数据线,配置在该第一介电层上,且与该源极电性连接;
一第二介电层,覆盖该源极、该漏极与该数据线;以及
一像素电极,配置于该第二介电层上,且与该漏极电性连接。
5、根据权利要求4所述的像素结构,其特征在于其进一步包括一共用配线,适于电性连接至一共用电压,该共用配线部份位于该像素电极下方,且该共用配线的另一部份位于该数据线下方。
6、根据权利要求4所述的像素结构,其特征在于其中所述的源极具有一凹口,该凹口位于该第一开口上方,且该漏极的一端位于该凹口中。
7、根据权利要求6所述的像素结构,其特征在于其进一步包括一延伸线,连接于该数据线与该源极之间,该延伸线、该数据线与该源极形成一第三开口。
8、根据权利要求7所述的像素结构,其特征在于其中所述的扫描线部份位于该第三开口中。
9、根据权利要求4所述的像素结构,其特征在于其进一步包括一欧姆接触层,配置于该通道层、该源极与该漏极之间。
10、一种像素结构的修补方法,适于修补如权利要求2所述的像素结构,其特征在于其中所述的像素修补方法包括:
在该第一凹口至该像素电极之间切断该漏极,以使该像素电极与该栅极及该源极电性绝缘;
连接该共用配线与该数据线;
连接该共用配线与该像素电极;以及
切断该共用配线,使该数据线与该像素电极电性绝缘于该共用电压。
11、根据权利要求10所述的修补方法,其特征在于其中切断该漏极的方法包括激光切割。
12、根据权利要求10所述的修补方法,其特征在于其中连接该共用配线与该数据线的方法包括激光熔接。
13、根据权利要求10所述的修补方法,其特征在于其中连接该共用配线与该像素电极的方法包括激光熔接。
14、根据权利要求10所述的修补方法,其特征在于其中切断该共用配线的方法包括激光切割。
15、一种像素结构的修补方法,适于修补权利要求5所述的像素结构,其特征在于其中所述的像素修补方法包括:
在该栅极与该像素电极之间切断该漏极,以使该像素电极与该栅极及该源极电性绝缘;
连接该共用配线与该数据线;
连接该共用配线与该像素电极;以及
切断该共用配线,使该数据线与该像素电极电性绝缘于该共用电压。
16、根据权利要求15所述的修补方法,其特征在于其中切断该漏极的方法包括激光切割。
17、根据权利要求15所述的修补方法,其特征在于其中连接该共用配线与该数据线的方法包括激光熔接。
18、根据权利要求15所述的修补方法,其特征在于其中连接该共用配线与该像素电极的方法包括激光熔接。
19、根据权利要求15所述的修补方法,其特征在于其中切断该共用配线的方法包括激光切割。
20、一种像素结构的修补方法,适于修补权利要求8所述的像素结构,其特征在于其中所述的像素修补方法包括在该扫描线的两侧切断该数据线,使该数据线经由该延伸线与该源极导通。
21、根据权利要求20所述的修补方法,其特征在于其中于该扫描线的两侧切断该数据线的方法包括激光切割。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100767396A CN100510919C (zh) | 2006-04-18 | 2006-04-18 | 像素结构及其修补方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100767396A CN100510919C (zh) | 2006-04-18 | 2006-04-18 | 像素结构及其修补方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101059630A CN101059630A (zh) | 2007-10-24 |
CN100510919C true CN100510919C (zh) | 2009-07-08 |
Family
ID=38865814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006100767396A Expired - Fee Related CN100510919C (zh) | 2006-04-18 | 2006-04-18 | 像素结构及其修补方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100510919C (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110931504A (zh) * | 2019-09-17 | 2020-03-27 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
-
2006
- 2006-04-18 CN CNB2006100767396A patent/CN100510919C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101059630A (zh) | 2007-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7688392B2 (en) | Pixel structure including a gate having an opening and an extension line between the data line and the source | |
US8330886B2 (en) | Thin film transistor array substrate and repair method thereof | |
CN100454561C (zh) | 薄膜晶体管阵列基板及其制造方法、修复方法 | |
US7417692B2 (en) | Laser repair structure and method for TFT-LCD | |
CN100444383C (zh) | 薄膜晶体管、像素结构及像素结构之修补方法 | |
CN102645808A (zh) | 一种阵列基板的制造方法、阵列基板及显示装置 | |
CN102707523A (zh) | 一种阵列基板的制造方法、阵列基板及显示装置 | |
JP2010191107A (ja) | 液晶表示装置及びその製造方法 | |
US7414697B1 (en) | Liquid crystal display with particular gate dummy patterns to facilitate repair | |
CN105425484A (zh) | 阵列基板结构及阵列基板断线修复方法 | |
US7253851B2 (en) | Pixel and method for pixel repair | |
JP2007183532A (ja) | 画素構造および液晶ディスプレイパネル | |
US8525969B2 (en) | Repair structure for liquid crystal display panel and repairing method thereof | |
CN105336747A (zh) | 阵列基板及其修复方法 | |
CN108594553B (zh) | 一种阵列基板、其修复方法及显示装置 | |
CN100426111C (zh) | 有源元件阵列基板及其像素单元的修补方法 | |
CN100510919C (zh) | 像素结构及其修补方法 | |
CN100552519C (zh) | 半穿透反射式液晶显示阵列基板的像素结构及制造方法 | |
KR20070036915A (ko) | 박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법 | |
KR101695025B1 (ko) | 액정표시장치와 그 리페어 방법 | |
CN201069774Y (zh) | 薄膜晶体管阵列基板 | |
CN101726936B (zh) | 像素结构及其修补方法 | |
JP3767630B2 (ja) | 液晶表示装置 | |
KR20080082145A (ko) | 액정표시장치 및 리페어 방법 | |
US11487177B2 (en) | Display device and method of repairing display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090708 Termination date: 20200418 |