CN100508454C - 主从元件间的数据传输方法 - Google Patents

主从元件间的数据传输方法 Download PDF

Info

Publication number
CN100508454C
CN100508454C CNB2004100280969A CN200410028096A CN100508454C CN 100508454 C CN100508454 C CN 100508454C CN B2004100280969 A CNB2004100280969 A CN B2004100280969A CN 200410028096 A CN200410028096 A CN 200410028096A CN 100508454 C CN100508454 C CN 100508454C
Authority
CN
China
Prior art keywords
data
layout
transmission method
principal
subordinate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100280969A
Other languages
English (en)
Other versions
CN1722662A (zh
Inventor
叶承溱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitac Computer Shunde Ltd
Mitac International Corp
Original Assignee
Mitac Computer Shunde Ltd
Mitac International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitac Computer Shunde Ltd, Mitac International Corp filed Critical Mitac Computer Shunde Ltd
Priority to CNB2004100280969A priority Critical patent/CN100508454C/zh
Publication of CN1722662A publication Critical patent/CN1722662A/zh
Application granted granted Critical
Publication of CN100508454C publication Critical patent/CN100508454C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Bus Control (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种主从元件间的数据传输方法，此传输方法是利用主元件在等待从元件回复的确认信号的这段时间，进行主元件所欲传送资料的资料编排动作，此一动作可以节省主元件的资源，并且可以缩短主元件与从元件间数据传输的时间。

Description

主从元件间的数据传输方法
技术领域
本发明是有关于一种I2C总线的传输方法，且特别是有关于一种在I2C总线中利用等待确认(acknowledge)信号的时间来作资料编排之主从元件间的数据传输方法。
背景技术
一般微控制器大多使用并行总线(Parallel Bus)，然而，在近几年来可以看到一些比较新型的微控制器，除了并行总线之外，还有串行总线可以选择，。而其中一种串行总线--I2C总线已非常地普遍被设计于微控制器中。
I2C为Inter-Integrated Circuit的缩写，顾名思义，就是集成电路(IC)之间沟通的总线。传统的并行总线因采用平行的架构(8位、16位等等)，所以IC之间的接线较多，且需要译码电路，而显得复杂。而具备I2C总线功能的嵌入式元件，只需要两条线就能传送资料，且具有更佳的可靠度与安全性，另外，I2C总线还可容许其上有多个主(Master)IC。
请参照图3，其绘示已知一种主从元件间的数据传输方法的步骤流程图。其中，此主元件与从元件通过一I2C总线进行资料的存取。在已知主从元件间的数据传输方法中，其首先为在开始时(s302)，若主元件想要在从元件上写入资料，主元件则先发出从元件的标识符与读/写旗标(S304)。当从元件接收到标识符与读/写旗标后，即发出确认信号给主元件。主元件在发出标识符与读/写旗标后，即判断是否有接收到从元件发出的确认信号(S306)，当主元件判断得知未接收到此确认信号时，则继续等待与判断；反之，主元件判断得知已接收到从元件发出的确认信号后，则将主元件所要传送给从元件的资料编排成单一位形式的资料(s308)。在编排完所要传送的资料后，主元件即开始传送编排成单一位形式的资料直至资料传送完毕(s310)。当资料传送完毕后，则结束主元件与从元件间的数据传输。
当已知主元件尚未接收到从元件发出的确认信号时，主元件则一直处于等待状态，不再进行任何的动作。此一等待时间，将会造成主元件在这段等待时间中资源的浪费，并且耗费了等待时间。
综合以上所述，已知主从元件间的数据传输方法，在主元件未接收到从元件发出的确认信号时，将一直处于等待的状态，因而浪费了这段时间中主元件的资源，造成主元件无法尽快将资料传送到从元件。
发明内容
因此本发明提供一种主从元件间的数据传输方法，其是利用当主元件在等待确认信号时，主元件同时进行对资料编排的步骤，来避免主元件因等待从元件发出的确认信号而浪费了主元件的资源。
本发明提出一种主从元件间的数据传输方法，此主元件是通过总线至从元件内存取该资料。
依照本发明的较佳实施例所述，上述主从元件间的数据传输方法，其首先为由主元件送出从元件的标识符与读/写旗标，当从元件接收到此标识符与读/写旗标后，即发出一确认信号给主元件。而主元件在接收到此确认信号之前，即进行所欲传送的资料的编排程序，并将经编排后得到的编排后资料储存于队列中。当主元件接收到确认信号后，则自队列中将此编排后资料送出至从元件，而主元件将传送编排后资料。
依照本发明的较佳实施例所述，上述之编排程序的步骤为首先设定总线接脚的触发中断，并释出此接脚。将所欲传送的资料编排成编排后资料后将其暂存至队列中。当总线接脚发生触发中断时，即结束此编排程序，反之，若无发生触发中断，则继续编排所欲传送的资料。其中，因此总线为序列式总线，且只能传送单一位形式的资料，故将此资料编排成单一位形式的资料。
依照本发明的较佳实施例所述，上述主元件在接收到从元件传来的确认信号后，主元件即对此接脚进行触发中断。
依照本发明的较佳实施例所述，上述编排程序还包括当队列容量已满时，分配内存容量给队列。
本发明因采用在主元件等待确认信号时进行资料的编排，因此可以不会浪费主元件在等待确认信号这段时间的资源，而且能使数据传输更为快速。
附图说明
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下：
图1是绘示依照本发明一较佳实施例的一种主从元件间的数据传输方法的步骤流程图。
图2是绘示依照本发明一较佳实施例的一种主从元件间的数据传输方法的资料编排程序的步骤流程图。
图3是绘示已知的一种主从元件间的数据传输方法的步骤流程图。
具体实施方式
请参照图1，其绘示依照本发明一较佳实施例的一种主从元件间的数据传输方法的步骤流程图。此方法乃为避免主元件通过总线至从元件内存取资料时，主元件资源的浪费与减少存取资料的时间。其中，在解说此方法之前首先解说实现此一方法的部分硬设备，以利更明了方法的步骤。
在本实施例中，主元件可以是微控制器，从元件可以是内存或一集成电路，，但不以此为限；总线可以是序列式总线，且此序列式总线为I2C总线。其中，此总线包括资料接脚(data pin)与時钟接脚(clock pin)。
在本实施例中，主从元件间的数据传输方法首先开始为当主元件决定好要送出资料给从元件时(s102)，主元件即发出标识符与读/写旗标给此从元件(s104)。当主元件发出标识符与读/写旗标后，即判断是否已经接收到从元件发出的确认信号(s106)。当判断得知未接收到确认信号时，主元件则对所欲传送的资料进行资料编排的步骤(s108)。
请同时参照图2，其绘示依照本发明一较佳实施例的一种主从元件间的数据传输方法的资料编排程序的步骤流程图。在本实施例中，此资料编排程序的步骤为主元件首先设定总线之時钟接脚的触发中断(s202)，在设定完時钟接脚后，即将此時钟接脚释出(s204)。主元件接着则判断队列之容量，当判断得知队列之容量已满时，则将内存中未使用的部分容量分配当为队列(s208)；反之，若判断得知队列尚有空余的容量时，则将所欲传送的资料编排成例如是单一位形式的资料，然后将编排后的资料暂时储存至队列中(s210)。其中，因为I2C总线只能传送单一位形式的资料，固有此编排，但不以此为限。接着，主元件则判断時钟接脚是否有发生触发中断(s212)，当判断得知時钟接脚没有发生触发中断时(即主元件尚未接收到确认信号)，则继续s206的步骤；反之，当判断得知時钟接脚发生触发中断(即主元件已接收到确认信号)时，则中止并离开数据编排流程(s214)。
接着请继续参考图1，在本实施例中，主元件中止资料编排(主元件接收到确认信号)后，主元件则接着判断队列中是否暂存有编排后资料(s110)，当主元件判断得知队列中有编排后资料时，则将编排后资料自队列中送出(s112)，并开始传送资料(s116)。若当主元件判断得知队列中没有编排后资料时，主元件则直接将所欲传送的资料以单一位形式传送给从元件(s114)。最后，由主元件判断所欲传送的资料是否已经传送(s118)，当主元件已经将所欲传送的资料传送时，主元件则停止与从元件间的传送程序(s120)；反之，当主元件还未将所欲传送的资料传送时，则跳至步骤s106继续传送之步骤。
在本发明之较佳实施例中，当主元件接收到确认信号时，即进行触发中断。其中，如熟悉此技术者可轻易知晓，此触发中断可以是下缘触发中断，但不以此为限。
在本发明之较佳实施例中，是由序列式总线的资料接脚传送编排后资料。
综合以上所述，本发明的主从元件间的数据传输方法可以在主元件等待接收从元件所发出的确认信号的这段时间，对所要传送的资料进行编排，以避免主元件资源的浪费，并节省资料传送之时间。
虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技术者，在不脱离本发明之精神和范围内，当可作些许之更动与润饰，因此本发明之保护范围当视后附之权利要求书所界定者为准。

Claims (16)

1、一种主从元件间的数据传输方法，其中该主元件通过一总线至该从元件内存取该资料，其特征在于该传输方法包括：
送出一标识符与一读/写旗标；
在收到一确认信号之前，即进行该资料的一编排程序，并将所得到的一编排后资料储存于一队列中；
当收到该确认信号后，即中止该编排程序，并自该队列将该编排后资料送出；以及
传送该编排后资料。
2、如权利要求1所述主从元件间的数据传输方法，其特征在于该编排程序包括：
设定一总线接脚的一触发中断，并释放该接脚；
将该资料编排成该编排后资料后暂存至该队列；以及
当该接脚发生该触发中断时，即结束该编排程序，反之，则继续编排该资料。
3、如权利要求2所述主从元件间的数据传输方法，其特征在于：该编排后资料为单一位形式的资料。
4、如权利要求2所述主从元件间的数据传输方法，其特征在于：当该主元件收到该确认信号时，即进行该触发中断。
5、如权利要求2所述主从元件间的数据传输方法，其特征在于：该接脚为时钟接脚。
6、如权利要求2所述主从元件间的数据传输方法，其特征在于：该接脚的该触发中断为下缘触发中断。
7、如权利要求2所述主从元件间的数据传输方法，其特征在于：该编排程序还包括当该队列容量已满时，分配内存容量给该队列。
8、如权利要求1所述主从元件间的数据传输方法，其特征在于：还包括以单一位形式直接送出该编排后资料。
9、如权利要求1所述主从元件间的数据传输方法，其特征在于：该总线为一序列式总线。
10、如权利要求9所述主从元件间的数据传输方法，其特征在于：该序列式总线为I2C总线。
11、如权利要求9所述主从元件间的数据传输方法，其特征在于：由该总线的资料接脚传送该编排后资料。
12、一种主从元件间的数据传输方法，其中该主元件是通过一总线至该从元件内存取该资料，其特征在于该传输方法包括：
送出一标识符与一读/写旗标；
设定一总线接脚的一触发中断，并释放该接脚；
将该资料编排成单一位的一编排后资料后，将该编排后资料暂存至一队列中；以及
收到一确认信号后，进行触发中断，停止编排该资料，并自该队列中送出该编排后资料。
13、如权利要求12所述主从元件间的数据传输方法，其特征在于：还包括该主元件以单一位形式直接传送该编排后资料至该从元件。
14、如权利要求12所述主从元件间的数据传输方法，其特征在于：该总线为序列式总线。
15、如权利要求12所述主从元件间的数据传输方法，其特征在于：该总线为I2C总线。
16、如权利要求12所述主从元件间的数据传输方法，其特征在于：由该总线的资料接脚传送该编排后资料。
CNB2004100280969A 2004-07-16 2004-07-16 主从元件间的数据传输方法 Expired - Fee Related CN100508454C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004100280969A CN100508454C (zh) 2004-07-16 2004-07-16 主从元件间的数据传输方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100280969A CN100508454C (zh) 2004-07-16 2004-07-16 主从元件间的数据传输方法

Publications (2)

Publication Number Publication Date
CN1722662A CN1722662A (zh) 2006-01-18
CN100508454C true CN100508454C (zh) 2009-07-01

Family

ID=35912641

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100280969A Expired - Fee Related CN100508454C (zh) 2004-07-16 2004-07-16 主从元件间的数据传输方法

Country Status (1)

Country Link
CN (1) CN100508454C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8825933B2 (en) * 2011-11-30 2014-09-02 Andes Technology Corporation Bus apparatus with default speculative transactions and non-speculative extension

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3100975B2 (ja) * 1990-10-25 2000-10-23 パイオニア株式会社 データ通信システム
CN1392706A (zh) * 2002-08-13 2003-01-22 北京长城鼎兴网络通信技术有限公司 一种利用串行总线实现多点通信的方法
CN1416238A (zh) * 2001-11-01 2003-05-07 智邦科技股份有限公司 应用后确认控制进行tcp通信量的带宽管理方法及系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3100975B2 (ja) * 1990-10-25 2000-10-23 パイオニア株式会社 データ通信システム
CN1416238A (zh) * 2001-11-01 2003-05-07 智邦科技股份有限公司 应用后确认控制进行tcp通信量的带宽管理方法及系统
CN1392706A (zh) * 2002-08-13 2003-01-22 北京长城鼎兴网络通信技术有限公司 一种利用串行总线实现多点通信的方法

Also Published As

Publication number Publication date
CN1722662A (zh) 2006-01-18

Similar Documents

Publication Publication Date Title
EP1909474B1 (en) Image processor and its control method
KR920006745B1 (ko) 펜디드 버스에서의 인터럽트 서비스노드
KR930002791B1 (ko) 펜디드 버스에서의 인터럽트 서비스노드
JP4788804B2 (ja) 電子制御装置
US8156273B2 (en) Method and system for controlling transmission and execution of commands in an integrated circuit device
KR101699784B1 (ko) 버스 시스템 및 그것의 동작 방법
CN108027792B (zh) 用于芯片间和芯片内节点通信的统一系统和方法
CN103064815A (zh) 一种单spi总线控制多can接口的控制方法
EP0872799A2 (en) PCI bus System
CN112639753B (zh) 聚合带内中断
KR100644596B1 (ko) 버스 시스템 및 그 버스 중재방법
JPH08202469A (ja) ユニバーサル非同期送受信回路を備えたマイクロ・コントローラユニット
US20070067527A1 (en) Data transfer bus system connecting a plurality of bus masters
CN101160569A (zh) 改进具有多个存储器控制器的电路的带宽的设备
US8018867B2 (en) Network system for monitoring operation of monitored node
US7013355B2 (en) Device and method for improved serial bus transaction using incremental address decode
WO2019013926A1 (en) I3C ACCELERATED BY THIRD PARTY INITIATED
CN106489137A (zh) 通用串行总线(usb)通信系统和方法
CN100476772C (zh) 用于在总线的发射信道上分配带宽的方法和设备
CN100508454C (zh) 主从元件间的数据传输方法
CN111124964A (zh) 一种cpu与iic总线的连通控制方法及设备
US20150237145A1 (en) Information processing system and method
CN116541329A (zh) 一种数据传输方法、装置、设备及介质
JP4236729B2 (ja) データ処理装置
JP4056832B2 (ja) データ通信方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090701

Termination date: 20130716