CN100508225C - 具有多层缓冲层结构的氮化物型半导体元件及其制造方法 - Google Patents
具有多层缓冲层结构的氮化物型半导体元件及其制造方法 Download PDFInfo
- Publication number
- CN100508225C CN100508225C CNB2005101275407A CN200510127540A CN100508225C CN 100508225 C CN100508225 C CN 100508225C CN B2005101275407 A CNB2005101275407 A CN B2005101275407A CN 200510127540 A CN200510127540 A CN 200510127540A CN 100508225 C CN100508225 C CN 100508225C
- Authority
- CN
- China
- Prior art keywords
- gan
- layer
- nitride
- semiconductor element
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Led Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
一种氮化物型半导体元件的多层缓冲层结构，该缓冲层结构包含由高温下成长的AlxInyGa1-x-yN所形成的第一层；以及由低温下成长的未掺杂或适当地掺杂GaN型材料所形成的第二层。在由GaN型材料所形成的第二层中，可掺杂Al或In；或是共掺杂下列元素组中的一组：Al/In、Si/In、Si/Al、Mg/In、Mg/Al、Si/Al/In及Mg/Al/In。在另一实施例中，该缓冲层结构包含GaN晶核层、AlInN薄层、GaN型主层、以及GaN型薄层，其中GaN晶核层于高温下成长，而其它层在较低温下成长。
Description
技术领域
本发明涉及一种氮化物型半导体元件，特别的是，本发明涉及一种具有多层缓冲层结构的半导体元件以及其制造方法，其中该多层缓冲层结构位于基板与主要磊晶层结构之间。
背景技术
传统上，在制造作为激光元件的氮化物型半导体元件时，通常需要在基板上成长缓冲层，以改善随后在该缓冲层上成长的主要氮化物型磊晶层结构的结晶度及其表面形貌(Morphology)。已有文献提出各种形成该缓冲层的方法。
美国专利第5，290393号中提出一种氮化镓(GaN)型化合物半导体的晶体成长方法，其中在低温下(在200℃至900℃之间)，首先将以式GaxAl1-XN(0>x≤1)表示的缓冲层成长于基板上，该缓冲层的厚度为0.001-0.5μm，然后在高温下(在900℃至1150℃之间)，使主要GaN磊晶层结构成长在该缓冲层上。
美国专利第6,508,878号中提出另一种类似方法，成长GaN型化合物半导体，其中在第一温度下首先在蓝宝石基板上使由InxAl1-xN/AlN或InxAl1-xN/GaN所形成的且具有超晶格(super lattice)结构的中间缓冲层成长，然后在较高的第二温度下，在该中间缓冲层上使GaN或InxGa1-xN型化合物半导体成长。该方法中，也可在较高温度下成长该化合物半导体之前，先在该中间缓冲层上形成选择性GaN保护层，以避免该中间缓冲层中所含的In被蒸发出来。
美国专利第5,686,738号中提出另一种类似的方法，该方法中，使非单晶的缓冲层在比接着形成的成长层所需的成长温度低的温度下进行成长。这些现有技术都是在低温下形成缓冲层。但无论效果如何，利用上述方法在低温成长缓冲层上形成的主要氮化物型磊晶层结构的晶体缺陷密度会高达1010/cm2以上，这是因为基板与主要氮化物型磊晶层结构之间的晶格常数差异过大。
发明内容
为解决现有技术的高缺陷密度问题，本发明提供一种多层缓冲层结构，以取代现有氮化物型半导体元件所用的缓冲层。
本发明提供两种形式的多层缓冲层结构。第一形式中，缓冲层结构包含由下而上顺序在基板上形成的AlxInyGa1-x-yN第一层，以及未掺杂或适当地掺杂的GaN型材料的第二层。第一层在900℃至1100℃之间的高温下成长至5
至20的厚度，第二层在200℃至900℃之间的较低温下成长至5至500的厚度。在由GaN型材料所形成的第二层中，可掺杂Al或In；或是共掺杂下列元素组中的一组：Al/In、Si/In、Si/Al、Mg/In、Mg/Al、Si/Al/In、及Mg/Al/In。
在第二形式中，缓冲层结构包含由下而上顺序在基板上形成的GaN晶核层、AlInN薄层、GaN型主层、以及GaN型薄层。GaN晶核层在900℃至1100℃之间的高温下成长至5至20的厚度，其它层是在200℃至900℃之间的较低温下成长至总厚度为5至500。第二形式的实施例可有两种变化，若GaN型主层是由未掺杂的GaN形成，则GaN型薄层可由InGaN或In掺杂的GaN形成。另一方面，如果GaN型主层是由未掺杂的GaN、In掺杂的GaN、Si/In共掺杂的GaN、或Mg/In共掺杂的GaN所形成，GaN型薄层就可由平面掺杂(δ-doped)的In团簇所取代。
本发明还提供具有多层缓冲层结构的氮化物型半导体元件的制造方法。如上所述，本发明最重要的特征为在高温下形成多层缓冲层结构的下层，然后再在较低温度下形成多层缓冲层结构的上层。本发明的另一主要特征在于，形成多层缓冲层结构的上层时使用In，以使上层的表面形貌得到大幅改善，进而提升其后磊晶成长的磊晶层结构质量。
根据本发明的下述详细说明及附图，本发明的前述及其它目的、特征、观点及优点将会更加明了。
附图说明
图1是本发明第一实施例的氮化物型半导体元件的结构示意图；
图2a是本发明第二实施例的氮化物型半导体元件的结构示意图；
图2b是本发明第三实施例的氮化物型半导体元件的结构示意图；
图3是1981年纽约Wiley出版社出版，Sze，S.M所撰写的半导体元件物理第二版中的能隙对晶格常数图。
图中
11 基板
12、14、15 缓冲层结构
13 主要氮化物型磊晶层结构
121 第一层，AlxInyGa1-x-yN
122 第二层，未掺杂或适当地掺杂的GaN
141、151 GaN晶核层
142、152 AlInN薄层
143、153 GaN型主层
144 GaN型薄层
154 In团簇
具体实施方式
下述陈述仅用来对实施例进行说明，而并非用来限制本发明的范围、应用或形态。下述说明是实施本发明的实例，因此可对这些实例的元件作出多种功能及配置的修改及变化而不脱离本发明的内容和范围。
图1是本发明第一实施例的氮化物型半导体元件的结构示意图。如图1所示，本实施例的氮化物型半导体元件包含双层缓冲层结构12，该缓冲层结构12位于基板11与主要氮化物型磊晶层结构13之间。该缓冲层结构12包含由四元氮化物AlxInyGa1-x-yN(x≥0，y≥0，1≥x+y≥0)所形成的且厚度为5至20的第一层121，以及由未掺杂或适当地掺杂GaN型材料所形成的且厚度为5至500的第二层122。第一层121与第二层122由下而上顺序形成在基板11上。
从图3可知本实施例为什么会选择四元氮化物AlxInyGa1-x-yN。图3是1981年纽约Wiley出版社出版，Sze，S.M所撰写的半导体元件物理第二版中的能隙对晶格常数图。本领域的技术人员都知道，通过控制四元氮化物AlxInyGa1-x-yN的组成，即可在图3中的阴影区域内改变该四元氮化物的特征，使得该四元氮化物对下层基板11及上层主要氮化物型磊晶层结构13都有较为匹配的晶格常数。
利用有机金属化学气相沉积磊晶法(MOCVD)，在900℃至1100℃之间的温度下将第一层121成长于基板11上，该温度高于第二层122的成长温度。由于是利用高温成长，因此现有技术中缺陷密度太高的问题可得到改善。然而由于基板11与第一层121的晶格常数差异大，因此高温下第一层121的AlxInyGa1-x-yN会在基板上成簇而产生不平整的表面，若不加以修饰，则接着在此不平整的表面上形成的磊晶层结构会出现缺陷及位错。因此，采用由GaN材料所形成的第二层。
在由GaN材料所形成的第二层122中，可掺杂Al或In；或是共掺杂下列元素组中的一组：Al/In、Si/In、Si/Al、Mg/In、Mg/Al、Si/Al/In、及Mg/Al/In。在第二层122中添加In原子具有重大意义。当添加In原子时，可大幅提升第二层的表面平滑度，因而可有效地抑制主要磊晶层结构的缺陷及位错。
利用有机金属化学气相沉积磊晶法，在200℃至900℃之间的较低温度下将第二层122成长于第一层121上，该温度高于第二层122的成长温度。以由Mg/In掺杂的GaN所形成的第二层122为例，三甲基镓(TMGa)、氨气、以及双环戊二烯镁(CP2Mg)可用作为Ga、N、及Mg源的前趋物。In掺杂可由以氢稀释的三甲基铟(TMIn)来完成。在多层缓冲层结构12形成之后，再将温度提升至高温，以进行再结晶，最后与现有技术同样，在高温下将主要氮化物型磊晶层结构13成长在缓冲层结构12上。
图2a是本发明第二实施例的氮化物型半导体元件的结构示意图。如图2a所示，缓冲层结构14包含由下而上顺序在基板11上形成的GaN晶核层141、AlInN薄层142、GaN型主层143、以及GaN型薄层144。在900℃至1100℃之间的高温下将GaN晶核层141成长至5至20的厚度，而在200℃至900℃之间的较低温下将其它层成长至总厚度为5至500。将AlInN薄层142与GaN晶核层141结合在一起，可得到与第一实施例中的第一层121相等的效果。
另一方面，GaN型主层143与GaN型薄层144结合在一起，可得到与第一实施例中的第二层122相等的效果。GaN型主层143由未掺杂的GaN形成，GaN型薄层144可由InGaN或In掺杂的GaN形成。在多层缓冲层结构14形成之后，将温度提升至足以再结晶的高温，最后如现有技术那样在高温下将主要氮化物型磊晶层结构13成长在缓冲层结构14上。
图2b是本发明第三实施例的氮化物型半导体元件的结构示意图。基本上，本实施例可视为第二实施例的变形。本实施例的缓冲层结构15也包含由下而上顺序在基板11上形成的GaN晶核层151、AlInN薄层152、GaN型主层153、以及多个随机分布的In团簇(clusters)154。在900℃至1100℃之间的高温下将GaN晶核层141成长至5至20的厚度，而在200℃至900℃之间的较低温下将其它层成长至总厚度为5至500。
本实施例中，GaN型主层153由未掺杂的GaN、In掺杂的GaN、Si/In共掺杂的GaN、或Mg/In共掺杂的GaN所形成。此外，本实施例利用平面掺杂法将In沉积在GaN型主层153上。如图2b所示，In原子在GaN型主层153上形成多个随机分布的团簇154。在GaN晶体上形成In团簇154的原因为：由于In原子半径大于Ga原子半径，因此通过In原子将错位定住，使位错密度(dislocation density)因In团簇154的存在而大幅降低，使表面形貌更为光滑。然后将温度提升至高温，以进行再结晶，最后如现有技术那样，在高温下将主要氮化物型磊晶层结构15成长在GaN型主层153上，并覆盖In团簇154。
对所有本领域的技术人员而言，本发明明显地可以作出多种修改及变化而不脱离本发明的内容和范围。因此，本发明包括这些修改及变化，且其均被包括在权利要求范围之中。
Claims (28)
1.一种氮化物型半导体元件，包括：
基板；
双层缓冲层结构，具有位于该基板上且由AlxInyGa1-x-yN在900℃至1100℃之间的第一温度下形成的第一层，及位于该第一层上且由GaN型材料在低于该第一温度的第二温度下形成的第二层，所述第二温度在200℃至900℃之间，其中，x≥0，y≥0，1≥x+y≥0；以及
氮化物型磊晶层结构，位于该双层缓冲层结构的该第二层上。
2.如权利要求1所述的氮化物型半导体元件，其中，该第一层的厚度在 
至
之间。
3.如权利要求1所述的氮化物型半导体元件，其中，第二层的厚度在至
之间。
4.如权利要求1所述的氮化物型半导体元件，其中，第二层的GaN型材料为末掺杂的GaN。
5.如权利要求1所述的氮化物型半导体元件，其中，第二层的GaN型材料为适当地掺杂或是共掺杂下列材料之一的GaN，这些材料为：Al、In、Al/In、Si/In、Si/Al、Mg/In、Mg/Al、Si/Al/In、及Mg/Al/In。
6.一种氮化物型半导体元件的制造方法，包括：
使由AlxInyGa1-x-yN所形成的第一层在900℃至1100℃之间的第一温度下成长于基板上，其中，x≥0，y≥0，1≥x+y≥0；
使由GaN型材料所形成的第二层在低于该第一温度的第二温度下成长于该第一层上，所述第二温度在200℃至900℃之间；
将温度升高，以进行再结晶；以及
将一氮化物型磊晶层结构成长于该第二层上，
其中，该第一层与第二层结合在一起，作为该半导体元件的一缓冲层结构。
7.如权利要求6所述的氮化物型半导体元件的制造方法，其中，该第一层的厚度在
至
之间。
8.如权利要求6所述的氮化物型半导体元件的制造方法，其中，该第二层的厚度在至
之间。
9.如权利要求6所述的氮化物型半导体元件的制造方法，其中，该第二层的该GaN型材料为未掺杂的GaN。
10.如权利要求6所述的氮化物型半导体元件的制造方法，其中，该第二层的该GaN型材料为适当地掺杂或是共掺杂下列材料之一的GaN，这些材料为：Al、In、Al/In、Si/In、Si/Al、Mg/In、Mg/Al、Si/Al/In、及Mg/Al/In。
11.一种氮化物型半导体元件，包括：
基板；
多层缓冲层结构，具有位于该基板上在900℃至1100℃之间的第一温度下形成的GaN晶核层，及由下而上顺序在该GaN晶核层上在低于第一温度的第二温度下形成的AlInN薄层、GaN型主层及GaN型薄层，所述第二温度在200℃至900℃之间；以及
氮化物型磊晶层结构，位于该多层缓冲层结构的该GaN型薄层上。
12.如权利要求11所述的氮化物型半导体元件，其中，该GaN晶核层的厚度在
至
之间。
13.如权利要求11所述的氮化物型半导体元件，其中，该AlInN薄层、该GaN型主层及该GaN型薄层的总厚度在至
之间。
14.如权利要求11所述的氮化物型半导体元件，其中，该GaN型主层由未掺杂的GaN所形成。
15.如权利要求11所述的氮化物型半导体元件，其中，该GaN型薄层由InGaN所形成。
16.一种氮化物型半导体元件的制造方法，包括：
将GaN晶核层在900℃至1100℃之间的第一温度下成长于基板上；
将AlInN薄层、GaN型主层及GaN型薄层在低于该第一温度的第二温度下，由下而上顺序成长于该GaN晶核层上，所述第二温度在200℃至900℃之间；
将温度升高，以进行再结晶；以及
将氮化物型磊晶层结构成长于该GaN型薄层上，
其中，该GaN晶核层、该AlInN薄层、该GaN型主层、以及该GaN型薄层结合在一起，作为该半导体元件的缓冲层结构。
17.如权利要求16所述的氮化物型半导体元件的制造方法，其中，该GaN晶核层的厚度在
至
之间。
18.如权利要求16所述的氮化物型半导体元件的制造方法，其中，该AlInN薄层、该GaN型主层及该GaN型薄层的总厚度在至之间。
19.如权利要求16所述的氮化物型半导体元件的制造方法，其中，该GaN型主层由未掺杂的GaN所形成。
20.如权利要求16所述的氮化物型半导体元件的制造方法，其中，该GaN型薄层由InG aN所形成。
21.一种氮化物型半导体元件，包括：
基板；
多层缓冲层结构，具有位于该基板上在900℃至1100℃之间的第一温度下形成的GaN晶核层，及由下而上顺序在该GaN晶核层上在低于第一温度的第二温度下形成的AlInN薄层、GaN型主层及复数个In团簇，所述第二温度在200℃至900℃之间；以及
氮化物型磊晶层结构，位于该多层缓冲层结构上。
22.如权利要求21所述的氮化物型半导体元件，其中，该GaN晶核层的厚度在
至
之间。
23.如权利要求21所述的氮化物型半导体元件，其中，该AlInN薄层、该GaN型主层及该复数个In团簇的总厚度在
至
之间。
24.如权利要求21所述的氮化物型半导体元件，其中，该GaN型主层由下列材料之一形成，这些材料为：未掺杂的GaN、In掺杂的GaN、Si/In共掺杂的GaN、及Mg/In共掺杂的GaN。
25.一种氮化物型半导体元件的制造方法，包括：
将GaN晶核层在900℃至1100℃之间的第一温度下成长于一基板上；
将AlInN薄层、及GaN型主层在低于该第一温度的第二温度下，由下而上顺序成长于该GaN晶核层上，所述第二温度在200℃至900℃之间，并利用平面掺杂法对GaN型主层进行In-掺杂，在GaN型主层上形成复数个In团簇；
将温度升高，以进行再结晶；以及
将氮化物型磊晶层结构成长于该GaN型主层上，并覆盖这些In团簇，
其中，该GaN晶核层、该AlInN薄层、该GaN型主层、以及该些In团簇结合在一起，作为该半导体元件的缓冲层结构。
26.如权利要求25所述的氮化物型半导体元件的制造方法，其中，该GaN晶核层的厚度在
至
之间。
27.如权利要求25所述的氮化物型半导体元件的制造方法，其中，该AlInN薄层、该GaN型主层及该复数个In团簇的总厚度在
至
之间。
28.如权利要求25所述的氮化物型半导体元件的制造方法，其中，该GaN型主层由下列材料之一所形成，这些材料为：未掺杂的GaN、In掺杂的GaN、Si/In共掺杂的GaN、及Mg/In共掺杂的GaN。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005101275407A CN100508225C (zh) | 2005-12-05 | 2005-12-05 | 具有多层缓冲层结构的氮化物型半导体元件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005101275407A CN100508225C (zh) | 2005-12-05 | 2005-12-05 | 具有多层缓冲层结构的氮化物型半导体元件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1979904A CN1979904A (zh) | 2007-06-13 |
| CN100508225C true CN100508225C (zh) | 2009-07-01 |
Family
ID=38130987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005101275407A Active CN100508225C (zh) | 2005-12-05 | 2005-12-05 | 具有多层缓冲层结构的氮化物型半导体元件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100508225C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116207196A (zh) * | 2023-05-05 | 2023-06-02 | 江西兆驰半导体有限公司 | 一种led外延片及其制备方法、led芯片 |
-
2005
- 2005-12-05 CN CNB2005101275407A patent/CN100508225C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN1979904A (zh) | 2007-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3786544B2 (ja) | 窒化物半導体素子の製造方法及びかかる方法により製造された素子 | |
| US7655090B2 (en) | Method of controlling stress in gallium nitride films deposited on substrates | |
| US7811902B2 (en) | Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same | |
| US9012919B2 (en) | III-V semiconductor structures and methods for forming the same | |
| JP2006232640A (ja) | Ｒ面サファイア基板とそれを用いたエピタキシャル基板及び半導体装置、並びにその製造方法 | |
| CN101847577B (zh) | Ⅲ族氮化物半导体的制造方法 | |
| CN110148652B (zh) | 发光二极管的外延片的制备方法及外延片 | |
| CN104900773A (zh) | 一种氮化物发光二极管结构及其制备方法 | |
| CN107403859B (zh) | Iii族氮化物半导体及其制造方法 | |
| JP2007335484A (ja) | 窒化物半導体ウェハ | |
| JP2007317752A (ja) | テンプレート基板 | |
| WO2002099859A1 (fr) | Procede de production d'un semiconducteur au nitrure iii | |
| JP2007314360A (ja) | テンプレート基板 | |
| KR100571225B1 (ko) | 질화물계 화합물 반도체의 성장방법 | |
| CN101859982A (zh) | 具有多层缓冲层结构的氮化物型半导体元件及其制造方法 | |
| CN116779736A (zh) | 发光二极管外延片及其制备方法、led | |
| CN100508225C (zh) | 具有多层缓冲层结构的氮化物型半导体元件及其制造方法 | |
| US7154163B2 (en) | Epitaxial structure of gallium nitride series semiconductor device utilizing two buffer layers | |
| JP3634243B2 (ja) | Ｉｉｉ族窒化物半導体単結晶の作製方法及びｉｉｉ族窒化物半導体単結晶の使用方法 | |
| US20070090384A1 (en) | Nitride based semiconductor device having multiple layer buffer structure and fabrication method thereof | |
| CN106935691A (zh) | 一种InGaN的外延制备方法 | |
| TW550709B (en) | Method of producing III nitride compound semiconductor | |
| KR101439064B1 (ko) | 이종 접합 구조를 가지는 발광 다이오드 및 이의 제조방법 | |
| WO2007078065A1 (en) | Gallium nitride-based compound semiconductor | |
| TWI292632B (en) | Nitride based semiconductor device having multiple layer buffer structure and fabrication method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20161028 Address after: Taiwan, China Hsinchu Science Park Road No. five, No. 5 Patentee after: Jingyuan Optoelectronics Co., Ltd. Address before: China Taiwan Taoyuan County Patentee before: Formosa Epitaxy Incorporation |