CN100505270C - 可电性擦除且可程序化的只读存储单元及其程序化方法 - Google Patents
可电性擦除且可程序化的只读存储单元及其程序化方法 Download PDFInfo
- Publication number
- CN100505270C CN100505270C CNB2004100885548A CN200410088554A CN100505270C CN 100505270 C CN100505270 C CN 100505270C CN B2004100885548 A CNB2004100885548 A CN B2004100885548A CN 200410088554 A CN200410088554 A CN 200410088554A CN 100505270 C CN100505270 C CN 100505270C
- Authority
- CN
- China
- Prior art keywords
- source
- drain regions
- read
- programmable
- memory unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 239000000758 substrate Substances 0.000 claims description 35
- 238000012163 sequencing technique Methods 0.000 claims description 21
- 239000002019 doping agent Substances 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- 239000007943 implant Substances 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 238000002513 implantation Methods 0.000 claims description 9
- 230000005641 tunneling Effects 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 239000000203 mixture Substances 0.000 abstract 3
- 239000000243 solution Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000002784 hot electron Substances 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明是关于一种可电性擦除且可程序化的只读存储单元及其程序化方法，该可电性擦除且可程序化的只读存储单元是由堆叠层、栅极导电层、第一源极/漏极区、第二源极/漏极区、第一口袋植入掺杂区与第二口袋植入掺杂区所构成。其中，堆叠层配置在衬底上。此外，栅极导电层配置在堆叠层上。另外，第一源极/漏极区与第二源极/漏极区，分别配置在栅极导电层两侧的衬底中。此外，第一口袋植入掺杂区配置在堆叠层下方的衬底中，且与第一源极/漏极区邻接。另外，第二口袋植入掺杂区配置在堆叠层下方的衬底中，且与第二源极/漏极区邻接，而且第一口袋植入掺杂区的掺杂浓度不同于第二口袋植入掺杂区的掺杂浓度。
Description
技术领域
本发明涉及一种存储器元件及其程序化方法，特别是涉及一种可电性擦除且可程序化的只读存储单元(Electrically Erasable ProgrammableRead Only Memory Cell，EEPROM Cell)及其程序化方法。
背景技术
可电性擦除且可程序化的只读存储器由于具有可多次进行数据存入、读取及快速擦除等动作，且所存入的数据在断电后也不会消失等优点，所以已成为个人计算机和电子设备所广泛采用的一种非易失性存储器元件。
氮化硅只读存储器是一种常用的可电性擦除且可程序化的只读存储器，其存储单元结构是如图1所示。请参阅图1所示，氮化硅只读存储单元是由配置于衬底100上的氧化硅穿隧介电层102/氮化硅电荷捕捉层104/氧化硅阻挡介电层106的(Oxide-Nitride-Oxide，简称ONO)堆叠层108、位于堆叠层108的栅极导电层110，以及位于栅极导电层110两侧的衬底100中的源极/漏极区112a及112b所构成。而且，藉由在源极/漏极区112a与栅极导电层110施加一偏压组态，以进行一程序化，而使衬底100中的电荷可以藉由信道热电子注入(Channel Hot Electron Injection，CHEI)机制，注入至邻近源极/漏极区112a的电荷捕捉层104的部分区域114中，而在该处存入一位。同样地，藉由在源极/漏极区112b与栅极导电层110施加上述的偏压组态，以进行另一次程序化，而使衬底100中的电荷可以藉由信道热电子注入机制，注入至邻近源极/漏极区112b的电荷捕捉层104的部分区域116中，而在该处存入一另一位。换言之，藉由不同方向的程序化的操作，可以使得电荷分别储存在电荷捕捉层104的两侧，即氮化硅只读存储单元为一个可以储存二位的存储单元(2Bit/Cell)。
然而，若已有一位储存在区域114或116中，则在进行氮化硅只读存储单元的逆向读取(Reverse Read)操作时，即读取方向与程序化方向相反时，会产生第二位效应(2nd-Bit Effect)。换言之，原先已经存在的位会使得势垒(Barrier)提高。如此将会导致读取的阈值电压(Threshold Voltage，简称Vt)提高，进而限制电荷捕捉层两侧所储存的位其阈值电压之间的侦测窗口(Sensing Window)。
此外，若对此氮化硅只读存储单元进行单边读取(One-Side Reading)操作时，则邻近施加电压端，即邻近图1的源极/漏极区112b之位其阈值电压位阶(Vt Level)会受影响。
请参阅图2A所示，为读取电压与阈值电压位阶之间的关系图，其中横轴是表示读取电压(V)，纵轴是表示阈值电压位阶(V)。此外，图2A中的●、■分别表示当在右侧的源极/漏极区施加读取电压时，储存在电荷捕捉层右侧及左侧之位其读取电压与阈值电压位阶之间的关系曲线。由图2A可知，储存在电荷捕捉层右侧之位由于右侧的源极/漏极区施加有电压，因此其势垒会受其影响而降低，从而使得有效阈值电压下降。所以，储存在电荷捕捉层右侧之位其阈值电压位阶会小于储存在电荷捕捉层左侧之位的阈值电压位阶。
接着，请参阅图2B所示，其与图2A相似，为一读取电压与阈值电压位阶之间的关系图。图2B与图2A的差异乃在于电荷捕捉层两侧所储存电荷数目，即图2B较图2A储存较多的电荷。由图2B可知，虽然电荷捕捉层两侧储存较多电子，但是其有效阈值电压仍受到邻近的源极/漏极区是否施加电压的影响。换言之，储存在电荷捕捉层右侧之位，由于受到右侧的源极/漏极区的影响，所以有效阈值电压依旧会下降，从而无法达到与储存在电荷捕捉层左侧之位相近的阈值电压位阶。
由此可见，上述现有的可电性擦除且可程序化的只读存储单元在结构、程序化方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决可电性擦除且可程序化的只读存储单元及其程序化方法存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。
有鉴于上述现有的可电性擦除且可程序化的只读存储单元及其程序化方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的可电性擦除且可程序化的只读存储单元及其程序化方法，能够改进一般现有的可电性擦除且可程序化的只读存储单元及其程序化方法，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的可电性擦除且可程序化的只读存储单元存在的缺陷，而提供一种新的可电性擦除且可程序化的只读存储单元，所要解决的技术问题是使其储存在电荷捕捉层两侧的电荷，具有不对称的数量，但在进行读取时，具有相近的阈值电压位阶，从而更加适于实用。
本发明的另一目的在于，克服现有的可电性擦除且可程序化的只读存储单元的程序化方法存在的缺陷，提供一种可电性擦除且可程序化的只读存储单元的程序化方法，所要解决的技术问题是使其储存在电荷捕捉层两侧的电荷，具有不对称的数量，但在进行读取时，具有相近的有效阈值电压位阶，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。
依据本发明提出的一种可电性擦除且可程序化的只读存储单元，其包括：一堆叠层，配置在一衬底上，且该堆叠层是由一穿隧介电层、一电荷捕捉层与一阻挡介电层依序堆叠而成；一栅极导电层，配置在该堆叠层上；一第一源极/漏极区与一第二源极/漏极区，分别配置在该栅极导电层两侧的该衬底中；一第一口袋植入掺杂区，配置在该堆叠层下方的该衬底中，并且与该第一源极/漏极区邻接；以及一第二口袋植入掺杂区，配置在该堆叠层下方的该衬底中，且与该第二源极/漏极区邻接，其中，该第一口袋植入掺杂区的掺杂浓度不同于该第二口袋植入掺杂区的掺杂浓度。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的可电性擦除且可程序化的只读存储单元，其中所述的第一口袋植入掺杂区及该第二口袋植入掺杂区的掺杂型态是与该第一源极/漏极区及该第二源极/漏极区的掺杂型态相反。
前述的可电性擦除且可程序化的只读存储单元，其中所述的穿隧介电层的材质包括氧化硅。
前述的可电性擦除且可程序化的只读存储单元，其中所述的电荷捕捉层的材质包括氮化硅。
前述的可电性擦除且可程序化的只读存储单元，其中所述的阻挡介电层的材质包括氧化硅。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种可电性擦除且可程序化的只读存储单元的程序化方法，适用于一可电性擦除且可程序化的只读存储单元，该可电性擦除且可程序化的只读存储单元至少由一衬底、一电荷捕捉层、一栅极导电层、一第一源极/漏极区、一第二源极/漏极区、一第一口袋植入掺杂区与一第二口袋植入掺杂区所构成，其中该第一口袋植入掺杂区的掺杂浓度大于该第二口袋植入掺杂区的掺杂浓度；其包括以下步骤：对该栅极导电层与该第一源极/漏极区施加一偏压组态，进行第一程序化，以使该衬底中的电荷注入至邻近该第一源极/漏极区的部分该电荷捕捉层中；以及对该栅极导电层与该第二源极/漏极区施加相同的该偏压组态，进行第二程序化，以使该衬底中的电荷注入至邻近该第二源极/漏极区的部分该电荷捕捉层中，其中该第一程序化所注入的电荷数目会大于该第二程序化所注入的电荷数目。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的可电性擦除且可程序化的只读存储单元的程序化方法，其中所述的偏压组态包括对该栅极导电层施加10伏特(V)的电压，并且对该第一源极/漏极区或第二源极/漏极区施加5伏特(V)的电压。
前述的可电性擦除且可程序化的只读存储单元的程序化方法，其中所述的第一口袋植入掺杂区及该第二口袋植入掺杂区的掺杂型态是与该第一源极/漏极区及该第二源极/漏极区的掺杂型态相反。
前述的可电性擦除且可程序化的只读存储单元的程序化方法，其中所述的电荷捕捉层的材质包括氮化硅。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知本发明一种可电性擦除且可程序化的只读存储单元及其程序化方法，此可电性擦除且可程序化的只读存储单元是由堆叠层、栅极导电层、第一源极/漏极区、第二源极/漏极区、第一口袋植入掺杂区与第二口袋植入掺杂区所构成。其中，堆叠层配置在衬底上。此外，栅极导电层配置在堆叠层上。另外，第一源极/漏极区与第二源极/漏极区，分别配置在栅极导电层两侧的衬底中。此外，第一口袋植入掺杂区配置在堆叠层下方的衬底中，且与第一源极/漏极区邻接。另外，第二口袋植入掺杂区配置在堆叠层下方的衬底中，且与第二源极/漏极区邻接，而且第一口袋植入掺杂区的掺杂浓度不同于第二口袋植入掺杂区的掺杂浓度。
借由上述技术方案，本发明可电性擦除且可程序化的只读存储单元及其程序化方法提供一种可电性擦除且可程序化的只读存储单元，使得储存在电荷捕捉层两侧的电荷，具有不对称的数量，但在进行读取时，具有相近的阈值电压位阶。同时本发明还提供一种可电性擦除且可程序化的只读存储单元的程序化方法，以使储存在电荷捕捉层两侧的电荷，具有不对称的数量，但在进行读取时，具有相近的有效阈值电压位阶。其具有上述诸多的优点及实用价值，并在同类产品及程序化方法中未见有类似的结构设计及程序化方法公开发表或使用而确属创新，其不论在产品结构、程序化方法或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的可电性擦除且可程序化的只读存储单元及其程序化方法具有增进的多项功效，从而更加适于实用，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并为了让本发明的上述和其他目的、特征和优点能更明显易懂，以下特举一个较佳实施例，并配合附图，详细说明如下。
附图说明
图1是现有习知的一种氮化硅只读存储单元的剖面示意图。
图2A与图2B是现有习知的一种可电性擦除且可程序化的只读存储单元其读取电压与阈值电压位阶之间的关系图。
图3是依照本发明的一较佳实施例的一种可电性擦除且可程序化的只读存储单元的剖面示意图。
图4A至图4D分别是依照本发明的一较佳实施例的一种程序化状态的可电性擦除且可程序化的只读存储单元的剖面示意图。
100、300：衬底
102、310：穿隧介电层
104、312：电荷捕捉层
106、314：阻挡介电层
108、302：堆叠层
110、304：栅极导电层
112a、112b、306a、306b：源极/漏极区
114、116、316、318：区域
308a、308b：口袋植入掺杂区
320：通道区
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的可电性擦除且可程序化的只读存储单元及其程序化方法其具体实施方式、结构、方法、步骤、特征及其功效，详细说明如后。
请参阅图3所示，是依照本发明一较佳实施例的一种可电性擦除且可程序化的只读存储单元的剖面示意图。
如图3所示，本发明的可电性擦除且可程序化的只读存储单元是由衬底300、堆叠层302、栅极导电层304、源极/漏极区306a、306b、口袋植入掺杂区308a与308b所构成。
其中，衬底300例如是硅衬底，其可为具有p型掺杂的硅衬底或具有n型掺杂的硅衬底。此外，堆叠层302是配置在衬底300上，且此堆叠层302是由穿隧介电层310、电荷捕捉层312与阻挡介电层314依序堆叠而成。其中，穿隧介电层310的材质例如是氧化硅或是其它合适的介电材料。此外，电荷捕捉层312的材质例如是氮化硅或是其它合适的材料。另外，阻挡介电层314的材质例如是氧化硅或是其它合适的介电材料。
此外，栅极导电层304是配置在堆叠层302上。其中，栅极导电层304的材质例如是多晶硅、掺杂多晶硅或是其它合适的导电材料。另外，源极/漏极区306a与306b是分别配置在栅极导电层304两侧的衬底300中。其中，源极/漏极区306a与306b例如是掺杂型态为n型或是p型的源极/漏极区，其端视不同掺杂型态的衬底而定。
除此之外，口袋植入掺杂区308a是配置在堆叠层302下方的衬底300中，且与源极/漏极区306a邻接。另外，口袋植入掺杂区308b是配置在堆叠层302下方的衬底300中，且与源极/漏极区306a邻接。
特别是，口袋植入掺杂区308a的掺杂浓度是不同于(例如：大于)口袋植入掺杂区308b的掺杂浓度，即形成一不对称的口袋植入(AsymmetricalPocket Implant)掺杂区，如此当后续在对此可电性擦除且可程序化的只读存储单元进行程序化时，可以在邻近口袋植入掺杂区308a的电荷捕捉层312的部分区域储存较多的电荷，进而提高储存在该区域之位的阈值电压。其中，口袋植入掺杂区308a与308b其不同的掺杂浓度是藉由不同的掺杂剂量或是不同的植入能量来达成。此外，在一较佳实施例中，口袋植入掺杂区308a及308b的掺杂型态是与源极/漏极区306a及306b的掺杂型态相反，其例如是p型或是n型的掺杂型态，其端视不同掺杂型态的源极/漏极区306a及306b而定。如此当后续于源极/漏极区306a或306b施加电压时，源极/漏极区306a(或306b)与口袋植入掺杂区308a(或308b)二者的pn接合(Junction)界面处产生的耗尽区(Depletion Region)，其电场强度可以增强，而使得电荷可以较易注入电荷捕捉层312中。
以下说明上述可电性擦除且可程序化的只读存储单元的程序化方法。请参阅图4A所示，本发明的可电性擦除且可程序化的只读存储单元的程序化方法是对栅极导电层304与源极/漏极区306a施加一偏压组态，进行第一次的程序化，以使衬底300中的电荷藉由信道热电子注入机制，注入至邻近源极/漏极区306a的电荷捕捉层312的部分区域316中。详细的说明是，在栅极导电层304施加的电压，可以使得源极/漏极区306a与306b之间的通道区320打开，当源极/漏极区306a与306b之间的偏压相当大时，通道区320上便会产生过多的热电子，此时部分的热电子会穿越穿隧介电层310，由其边缘进入电荷捕捉层312中的区域316，而在该处存入一位。在一较佳实施例中，偏压组态例如是在栅极导电层304上施加10伏特(V)的电压，并且在源极/漏极区306a上施加5伏特(V)的电压。
接着，进行第二次的程序化，对栅极导电层304与源极/漏极区306b施加与上述相同的偏压组态，以使衬底300中的电荷藉由信道热电子注入机制，注入至邻近源极/漏极区306b的电荷捕捉层312的部分区域318中，而在该处存入另一位。当然，上述程序化的顺序并无特别的限制，换言之，可先在区域318存入一位后，再在区域316存入另一位。此外，本发明的可电性擦除且可程序化的只读存储单元亦可仅在区域316或318存入电荷(如图4B与图4C所示)，或者在这两区域316及318都不存入电荷(如图4D所示)，而形成一具有二位、四阶的存储单元。
特别值得一提的是，由于本发明的口袋植入掺杂区308a的掺杂浓度会大于口袋植入掺杂区308b的掺杂浓度，而形成一不对称口袋植入掺杂区，因此存入区域316的电荷量会大于存入区域318的电荷量，即区域316会具有较高的阈值电压。如此一来，当在源极/漏极区306a施加电压，以对可电性擦除且可程序化的只读存储单元进行读取操作时，虽然区域316的有效阈值电压仍会下降，但是由于在程序化时，区域316的阈值电压已藉由掺杂浓度较高的口袋植入掺杂区308a而提升。因此，在源极/漏极区306a进行读取操作时，区域316下降之后的有效阈值电压仍可近似区域318的有效阈值电压，即具有近似的阈值电压位阶。
此外，相较于藉由增加程序化电压或是增加程序化时间以增加区域316的阈值电压，本发明可以在相同的偏压组态下进行程序化，并且在其中存入不同量的电荷。因此，本发明的程序化方法较为简便，且所需的程序化时间较短，从而可以提升程序化的效率。
另外，虽然本发明在上述实施例中，仅以二位的可电性擦除且可程序化的只读存储单元来说明，但是本发明亦可应用于三位、甚至是四位的多阶存储器元件。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (11)
1、一种可电性擦除且可程序化的只读存储单元，其特征在于其包括：
一堆叠层，配置在一衬底上，且该堆叠层是由一穿隧介电层、一电荷捕捉层与一阻挡介电层依序堆叠而成；
一栅极导电层，配置在该堆叠层上；
一第一源极/漏极区与一第二源极/漏极区，分别配置在该栅极导电层两侧的该衬底中；
一第一口袋植入掺杂区，配置在该堆叠层下方的该衬底中，且与该第一源极/漏极区邻接；以及
一第二口袋植入掺杂区，配置在该堆叠层下方的该衬底中，且与该第二源极/漏极区邻接，
其中，该第一口袋植入掺杂区的掺杂浓度不同于该第二口袋植入掺杂区的掺杂浓度。
2、根据权利要求1所述的可电性擦除且可程序化的只读存储单元，其特征在于其中所述的第一口袋植入掺杂区及第二口袋植入掺杂区的掺杂型态是与该第一源极/漏极区及该第二源极/漏极区的掺杂型态相反。
3、根据权利要求2所述的可电性擦除且可程序化的只读存储单元，其特征在于其中所述的第一口袋植入掺杂区的掺杂型态为p型。
4、根据权利要求1所述的可电性擦除且可程序化的只读存储单元，其特征在于其中所述的穿隧介电层的材质包括氧化硅。
5、根据权利要求1所述的可电性擦除且可程序化的只读存储单元，其特征在于其中所述的电荷捕捉层的材质包括氮化硅。
6、根据权利要求1所述的可电性擦除且可程序化的只读存储单元，其特征在于其中所述的阻挡介电层的材质包括氧化硅。
7、一种可电性擦除且可程序化的只读存储单元的程序化方法，适用于一可电性擦除且可程序化的只读存储单元，该可电性擦除且可程序化的只读存储单元至少由一衬底、一电荷捕捉层、一栅极导电层、一第一源极/漏极区、一第二源极/漏极区、一第一口袋植入掺杂区与一第二口袋植入掺杂区所构成，其中该第一口袋植入掺杂区的掺杂浓度大于该第二口袋植入掺杂区的掺杂浓度，其特征在于其包括以下步骤：
对该栅极导电层与该第一源极/漏极区施加一偏压组态，进行第一程序化，以使该衬底中的电荷注入至邻近该第一源极/漏极区的部分该电荷捕捉层中；以及
对该栅极导电层与该第二源极/漏极区施加相同的该偏压组态，进行第二程序化以使该衬底中的电荷注入至邻近该第二源极/漏极区的部分该电荷捕捉层中，其中该第一程序化所注入的电荷数目会大于该第二程序化所注入的电荷数目。
8、根据权利要求7所述的可电性擦除且可程序化的只读存储单元的程序化方法，其特征在于其中所述的偏压组态包括对该栅极导电层施加10伏特(V)的电压，并且对该第一源极/漏极区或第二源极/漏极区施加5伏特(V)的电压。
9、根据权利要求7所述的可电性擦除且可程序化的只读存储单元的程序化方法，其特征在于其中所述的第一口袋植入掺杂区及该第二口袋植入掺杂区的掺杂型态是与该第一源极/漏极区及该第二源极/漏极区的掺杂型态相反。
10、根据权利要求9所述的可电性擦除且可程序化的只读存储单元的程序化方法，其特征在于其中所述的第一口袋植入掺杂区的掺杂型态为p型。
11、根据权利要求7所述的可电性擦除且可程序化的只读存储单元的程序化方法，其特征在于其中所述的电荷捕捉层的材质包括氮化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100885548A CN100505270C (zh) | 2004-11-05 | 2004-11-05 | 可电性擦除且可程序化的只读存储单元及其程序化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100885548A CN100505270C (zh) | 2004-11-05 | 2004-11-05 | 可电性擦除且可程序化的只读存储单元及其程序化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1770458A CN1770458A (zh) | 2006-05-10 |
| CN100505270C true CN100505270C (zh) | 2009-06-24 |
Family
ID=36751595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100885548A Active CN100505270C (zh) | 2004-11-05 | 2004-11-05 | 可电性擦除且可程序化的只读存储单元及其程序化方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100505270C (zh) |
-
2004
- 2004-11-05 CN CNB2004100885548A patent/CN100505270C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN1770458A (zh) | 2006-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1855510B (zh) | 集成电路存储器及其操作方法 | |
| CN100539161C (zh) | 具有未掺杂源极与汲极区的陷入储存快闪记忆胞结构 | |
| US20060202254A1 (en) | Multi-level flash memory cell capable of fast programming | |
| CN101221987B (zh) | 具有多晶硅多层绝缘结构的非易失性存储单元 | |
| CN101093839A (zh) | 存储器元件 | |
| US11825652B2 (en) | Methods of erasing semiconductor non-volatile memories | |
| US20060140005A1 (en) | Method and apparatus for operating a non-volatile memory array | |
| CN101438351A (zh) | 用于擦除内存器件的方法以及多级程序化内存器件 | |
| JP2003092370A (ja) | 不揮発性メモリ装置の消去方法。 | |
| JP4845110B2 (ja) | スプリットゲート型不揮発性メモリとその製造方法 | |
| KR20170086178A (ko) | 싱글 폴리 비휘발성 기억소자, 이의 제조 방법 및 싱글 폴리 비휘발성 기억소자 어레이 | |
| US7688642B2 (en) | Non-volatile memory device and method for programming/erasing the same | |
| CN101814322A (zh) | 非挥发性记忆胞的操作方法及运用该方法的记忆体装置 | |
| CN101093726B (zh) | 用于扩展存储器操作裕度并减小第二位效应的方法 | |
| CN101013703B (zh) | 一种用于辅助电荷存储器器件的阵列结构 | |
| CN100505270C (zh) | 可电性擦除且可程序化的只读存储单元及其程序化方法 | |
| CN101901810B (zh) | 记忆体元件以及制造与操作记忆体元件的方法 | |
| CN101345262A (zh) | 降低存储器元件的第二位效应的半导体结构以及方法 | |
| JP2963882B2 (ja) | フラッシュメモリセルのプログラム方法 | |
| CN108417575A (zh) | 闪存单元、闪存阵列及其操作方法 | |
| US20060140006A1 (en) | Method and apparatus for operating a non-volatile memory device | |
| CN104253160B (zh) | 一种具有凸面栅极结构的B4‑Flash | |
| US7995384B2 (en) | Electrically isolated gated diode nonvolatile memory | |
| CN101093840A (zh) | 扩展第二位元操作裕度的存储器结构 | |
| CN104332469B (zh) | n沟道非易失性存储元件及其编译方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |