CN100483304C - 最优化从激活电源管理状态的退出等待时间 - Google Patents

最优化从激活电源管理状态的退出等待时间 Download PDF

Info

Publication number
CN100483304C
CN100483304C CNB2004800396376A CN200480039637A CN100483304C CN 100483304 C CN100483304 C CN 100483304C CN B2004800396376 A CNB2004800396376 A CN B2004800396376A CN 200480039637 A CN200480039637 A CN 200480039637A CN 100483304 C CN100483304 C CN 100483304C
Authority
CN
China
Prior art keywords
interconnection
power
activity
acceptor circuit
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800396376A
Other languages
English (en)
Other versions
CN1902567A (zh
Inventor
D·M·普菲尔
S·G·米特班德
S·K·科塔姆雷迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1902567A publication Critical patent/CN1902567A/zh
Application granted granted Critical
Publication of CN100483304C publication Critical patent/CN100483304C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Abstract

发送装置和接收装置经由互连被耦合到一起。在已经被发送装置发送、在接收装置的输入引脚处被接收并且移动通过接收器逻辑流水线之后，一个电气闲置有序集在接收装置电源管理单元处被接收。在该电气闲置有序集于接收器逻辑流水线的末尾处被识别时，该电源管理单元检查互连上的活动。如果在互连上没有活动，则该电源管理单元使接收装置进入低功率状态，在该状态下接收器电路(各输入缓冲器)被关断。如果当该电气闲置有序集在该电源管理单元处被接收时在互连上有活动，则该电源管理单元不关断接收器电路。

Description

最优化从激活电源管理状态的退出等待时间
发明领域
本发明涉及计算机系统的领域。更特别地，本发明涉及在计算机系统中的电源管理的领域。
发明背景
电源管理已经成为、并且将继续成为计算机系统部件设计中的一个重要因素。一种降低功率消耗的技术是当互连闲置一段时间时关断输入和/或输出缓冲器电路。
一种正获得业界接受的互连实现方式是基于PCI Express规范的(PCI Express基本规范，修订1.0a)。PCI Express规范定义了一种被称为“LOs”的激活电源管理状态。在这种状态下，每当发送器闲置高达7us时，装置关断其发送器以节省功率。
在PCI Express点对点链路一侧的发送装置需要向在此链路另一侧的接收装置通知：该发送装置将进入L0s状态。这是通过传送一个被称为“电气闲置有序集(electrical idle ordered set)”的信息分组到接收装置来完成的。响应于接收到该电气闲置有序集，接收装置进入L0s状态并且关断其接收器电路(包括各输入缓冲器)。当发送装置退出L0s状态并且期望重新开始与接收装置的通信时，该发送装置通过发送一系列“快速训练集”(FTS)来开始。一个FTS包括特殊字符，所述特殊字符由接收装置识别并且允许接收装置实现跟随在互连上的无活动周期之后的比特和符号同步。一个典型的FTS的长度是4字节。该FTS系列在接收装置输入电路处被接收，并且在实现比特和符号同步之后，所述FTS移动通过接收器流水线电路，直到它被电源管理单元接收，该电源管理单元通过使得接收装置退出L0s状态来对该FTS作出响应。一个典型的PCI Express装置可以具有大约20个符号时钟周期的流水线延迟。
必须由发送装置发送到接收装置的FTS的数量取决于接收装置识别互连上的活动、接通接收器电路、获得比特和符号锁定以及复位接收器流水线逻辑的最大时间长度。当发送装置和接收装置首先检测到彼此的存在时(也许在系统启动时)，接收装置必须向发送装置传送必须由发送装置在退出L0s状态时发送给接收装置的最小数量的FTS。
当发送装置进入L0s(发送一个电气闲置有序集到接收装置)并且快速(在小到20ns内)退出L0s(从而开始对所述FTS系列的传输)时可能发生一个问题。在这种情形下，发送装置将退出L0s并且在电气闲置有序集有机会移动通过接收装置流水线并被电源管理单元识别前开始发送FTS。在此情况下，即使发送装置已经在发送FTS，电源管理单元也将使接收装置进入L0s状态(关断接收器电路)。接收装置将在不久之后响应于互连上的持续活动而退出L0s，但是一定数量的FTS将在未被接收装置识别的情况下消失。因此，发送装置可能在接收装置准备接收分组前开始发送更高级别的分组，而数据将会丢失。
为了对抗这一难点，当发送装置退出L0s状态时必须从发送装置传送到接收装置的FTS的最小数量被放大，以便覆盖流水线延迟时间，从而确保即使在发送装置快速地进入和退出L0s状态的情况下、接收装置仍将具有足够的时间来进入和退出L0s状态并且准备好接收更高级别的分组数据。
当例如L0s的低功率状态能被尽可能快地进入和退出时，所述低功率状态是非常有用的。低的进入和退出等待时间允许更自由地应用低功率状态，而不会对互连性能造成不利影响。
附图简述
本发明将通过以下给出的详细描述以及本发明各实施例的附图而被更全面地理解，然而本发明不应被限制为所描述的特定实施例，所述特定实施例仅用于解释和理解。
图1是包括耦合串行互连控制器和端点装置的串行互连的计算机系统的一个实施例的框图。
图2是耦合到互连的接收装置的框图。
图3是在电源管理单元中实现的状态机的图示。
详细描述
通常，发送装置和接收装置经由互连而被耦合到一起。当已经被发送装置发送、在接收装置的输入引脚处被接收并且移动通过接收器逻辑流水线后，电气闲置有序集在接收装置的电源管理单元处被接收。在该电气闲置有序集于接收器逻辑流水线的末尾处被识别时，该电源管理单元检查互连上的活动。如果在互连上没有活动，则该电源管理单元使接收装置进入低功率状态，在该状态下接收器电路(各输入缓冲器)被关断。如果当该电气闲置有序集在该电源管理单元处被接收时在互连上有活动，则该电源管理单元不关断接收器电路。
这允许接收装置识别发送装置快速进入和退出L0s状态的情况，并且接收装置能避免关断接收电路然后再次接通。这样做使得FTS和任何后续数据分组不被识别的几率最小化。这又意味着当发送装置退出LOs状态时，必须从发送装置发送到接收装置的FTS的最小数量能被基本上减小到仅仅由接收装置实现比特和符号同步所必须的量。
图1是包括耦合串行互连控制器200和端点装置140的串行互连145的计算机系统的一个实施例的框图。端点装置140可以是多种装置中的任何一种，包括图形控制器、网络控制器等等。
图1的系统还包括被耦合到存储器控制器中心120的处理器110。此存储器控制器中心120进一步被耦合到系统存储器130。此存储器控制器中心120包括该串行互连控制器200。
对于该示例性实施例，串行互连145是PCI Express链路，但是使用其它互连类型的其它实施例也是可能的。串行互连145是双向链路，但是为了举例的目的，在这里的讨论中串行互连控制器200将作为接收装置被讨论，而端点装置140将作为发送装置被描述。
图2是串行互连控制器200的一部分的框图。同样，这里的讨论将把串行互连控制器200作为接收装置，尽管在实践中该互连145是双向链路。串行互连控制器装置200通过一个差分信号对145(RX+和RX-)来接收数据。信号145在接收电路210处被接收。接收电路210包括输入缓冲器(未显示)。控制器200还包括用于处理所接收到的信号的接收器流水线电路，包括数据提取单元220以及分组处理单元230。单元220和230执行各种功能，包括比特和符号恢复、时钟补偿以及分组处理。
串行互连控制器200还包括电气闲置检测电路250。当在信号145上没有活动时，此电路声明一个信号251。
串行互连控制器200还包括电源管理单元240，其接收来自分组处理单元230的输入并且也接收来自电气闲置检测电路250的信号251。电源管理单元240包括如下结合图3描述的状态机。
图3是实现在电源管理单元240中的状态机的图示。状态L0 310表示正常操作状态，其中在互连145上有活动，并且接收器RX 210在全功率下操作。当电气闲置有序集通过该流水线并且在电源管理单元240处被接收时，关于在互连145上是否有活动的检查被执行。这个检查由电气闲置检测电路250进行。如果差分信号145近似处于一个共模电压下，则互连145被认为处于电气闲置。
如果互连145处于电气闲置，则该状态机前进到状态L0s进入320。在L0s进入状态320下，接收器电路RX210被关断以节省功率。然后该状态机前进到L0s闲置状态330。该状态机保持在L0s闲置状态330中，直到电气闲置检测电路250检测到在互连145上的活动(未检测到电气闲置)。响应于互连145上的活动，该状态机前进到状态L0sRx接通340。在该状态下，接收器电路210被接通。接通接收器210的过程可能花费多个时钟周期。在这个示例性实施例中，接通接收器的过程花费14个时钟周期。一旦接收器210被接通，该状态机前进到L0s Rx复位状态350。在状态350下，数据提取单元220中的符号对准和弹性缓冲器逻辑(未显示)以及分组处理单元230被复位。然后该状态机前进到L0s比特和符号锁定状态360，其中接收器锁定到输入的比特流上并且获得符号锁定。如果接收装置200在一个适当的时间周期内(在FTS序列的接收期间)无法检测到比特和符号对准，则该状态机前进到恢复状态。否则，该状态机重新进入L0状态310。
对于该状态机的上述讨论描述了对应于进入和退出L0s状态的正常流程。如果当电气闲置有序集在电源管理单元240处被接收时在互连上没有活动，则状态310行进到状态320。然而，如果当该电气闲置有序集在电源管理单元240处被接收时在互连145上有活动(由电气闲置检测电路250确定)，则该状态机从L0s状态310过渡到L0s Rx复位状态350。该状态机仍进入L0s，但是避免了关断和重新接通接收器的步骤。
在前述说明中，已经参考本发明的特定示例性实施例描述了本发明。然而，在不背离所附权利要求书中所阐述的本发明的更广的精神和范围的情况下，显然可以对本发明进行各种修改和改变。因此，说明书和附图应被看作说明性而非限制性的。
当在本说明书中提到“一个实施例”、“一些实施例”或“其它实施例”时，这意味着连同所述实施例被描述的特定的特征、结构或特性被包括在本发明的至少一些实施例中，而不是必须被包括在本发明的所有实施例中。本说明书中所出现的“一个实施例”或“一些实施例”不必都指相同的实施例。

Claims (16)

1、一种用于在计算机系统中的接收装置进入低功率状态的方法，包括：
在接收装置电源管理单元处接收电气闲置有序集，该电气闲置有序集向该接收装置表示通过互连耦合到该接收装置的发送装置将进入低功率状态；
响应于对电气闲置有序集的接收，确定在互连上是否有活动；
当确定在互连上没有活动时，该接收装置进入低功率进入状态；以及
当确定在互连上有活动时，绕过低功率进入状态并且进入低功率复位状态。
2、权利要求1的方法，其中进入低功率进入状态包括关断该接收装置中的接收器电路。
3、权利要求2的方法，进一步包括：跟随在低功率进入状态之后进入低功率闲置状态。
4、权利要求3的方法，进一步包括：在进入低功率闲置状态之后检测在互连上是否有活动；
响应于在进入低功率闲置状态之后检测到在互连上有活动，退出低功率闲置状态并且进入低功率接收器接通状态。
5、权利要求4的方法，进一步包括：当处于低功率接收器接通状态时接通接收器电路。
6、权利要求5的方法，进一步包括：在处于低功率接收器接通状态时接通接收器电路之后，退出低功率接收器接通状态并且进入低功率接收器复位状态。
7、一种在计算机系统中的接收设备，包括：
用来提供到互连的电气连接的接收器电路；
用来处理在该接收器电路处接收的输入信号的流水线；以及
电源管理单元，用来接收通过该流水线处理的电气闲置有序集，该电气闲置有序集表示通过互连耦合到该接收器电路的发送装置将进入低功率状态；
耦合到该接收器电路的互连活动检查单元，该互连活动检查单元用于响应电源管理单元对电气闲置有序集的接收，确定在互连上是否有活动；
其中在该互连活动检查单元表明在该互连上没有活动时，该电源管理单元关断该接收器电路；在该互连活动检查单元表明在该互连上有活动时，该电源管理单元不关断该接收器电路。
8、权利要求7的设备，其中该流水线包括数据提取单元和分组处理单元。
9、权利要求8的设备，该接收器电路包括一对输入端以用来接收一对差分信号，所述差分信号被包括为该互连的一部分。
10、权利要求9的设备，如果所述差分信号对近似处于一个共模电压，则该互连活动检查单元表明在该互连上没有活动。
11、权利要求10的设备，该接收器电路提供到PCI Express互连的电气连接。
12、一种计算机系统，包括：
发送装置；以及
经由互连耦合到该发送装置的接收装置，该接收装置包括：
用来提供到该互连的电气连接的接收器电路；
用来处理在该接收器电路处接收的输入信号的流水线；以及
电源管理单元，用来接收通过该流水线处理的电气闲置有序集，该电气闲置有序集表示通过互连耦合到该接收器电路的发送装置将进入低功率状态；
耦合到该接收器电路的互连活动检查单元，该互连活动检查单元用于响应电源管理单元对电气闲置有序集的接收，确定在互连上是否有活动；其中在该互连活动检查单元表明在该互连上没有活动时，该电源管理单元关断该接收器电路；在该互连活动检查单元表明在该互连上有活动时，该电源管理单元不关断该接收器电路。
13、权利要求12的计算机系统，其中该流水线包括数据提取单元和分组处理单元。
14、权利要求13的计算机系统，该接收器电路包括一对输入端以用来接收一对差分信号，所述差分信号被包括为该互连的一部分。
15、权利要求14的计算机系统，如果所述差分信号对近似处于一个共模电压，则该互连活动检查单元表明在该互连上没有活动。
16、权利要求15的计算机系统，其中该互连是PCI Express互连。
CNB2004800396376A 2003-12-30 2004-12-23 最优化从激活电源管理状态的退出等待时间 Expired - Fee Related CN100483304C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/749,619 US7178045B2 (en) 2003-12-30 2003-12-30 Optimizing exit latency from an active power management state
US10/749,619 2003-12-30

Publications (2)

Publication Number Publication Date
CN1902567A CN1902567A (zh) 2007-01-24
CN100483304C true CN100483304C (zh) 2009-04-29

Family

ID=34701073

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800396376A Expired - Fee Related CN100483304C (zh) 2003-12-30 2004-12-23 最优化从激活电源管理状态的退出等待时间

Country Status (6)

Country Link
US (1) US7178045B2 (zh)
EP (1) EP1700190B1 (zh)
KR (2) KR100898645B1 (zh)
CN (1) CN100483304C (zh)
TW (1) TWI280474B (zh)
WO (1) WO2005066765A2 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7178045B2 (en) 2003-12-30 2007-02-13 Intel Corporation Optimizing exit latency from an active power management state
EP1596270A1 (en) * 2004-05-10 2005-11-16 Dialog Semiconductor GmbH Micro-controller controlled power management chip
US7404090B1 (en) * 2004-10-15 2008-07-22 National Semiconductor Corporation Device and computer system for power management using serial link connections
JP4704050B2 (ja) * 2005-01-19 2011-06-15 株式会社リコー データ転送システム及び電子機器
US9146892B2 (en) 2007-10-11 2015-09-29 Broadcom Corporation Method and system for improving PCI-E L1 ASPM exit latency
US8607075B2 (en) * 2008-12-31 2013-12-10 Intel Corporation Idle duration reporting for power management
US8566628B2 (en) * 2009-05-06 2013-10-22 Advanced Micro Devices, Inc. North-bridge to south-bridge protocol for placing processor in low power state
US20110112798A1 (en) * 2009-11-06 2011-05-12 Alexander Branover Controlling performance/power by frequency control of the responding node
US8689028B2 (en) 2011-07-01 2014-04-01 Intel Corporation Method and apparatus to reduce idle link power in a platform
CN102662458B (zh) * 2012-04-18 2015-07-08 华为技术有限公司 一种pcie设备动态节能方法、装置及其通信系统
US8856573B2 (en) 2012-06-27 2014-10-07 Intel Corporation Setting a number (N) of fast training sequences (FTS) automatically to an optimal value
US9244518B2 (en) 2012-12-20 2016-01-26 Xerox Corporation Multi-mode device power-saving optimization
US9563260B2 (en) 2013-03-15 2017-02-07 Intel Corporation Systems, apparatuses, and methods for synchronizing port entry into a low power state
WO2015054898A1 (zh) * 2013-10-18 2015-04-23 华为技术有限公司 电气空闲状态处理方法及快速外设组件互联pcie设备
KR102149679B1 (ko) 2014-02-13 2020-08-31 삼성전자주식회사 데이터 저장 장치, 그 동작 방법, 및 이를 포함하는 데이터 처리 시스템
US20160210072A1 (en) * 2015-01-15 2016-07-21 Kabushiki Kaisha Toshiba Controller and memory system
US20160216758A1 (en) * 2015-01-27 2016-07-28 Avago Technologies General Ip (Singapore) Pte. Ltd. PCI Express Device With Early Low Power State
CN110008164A (zh) * 2019-04-12 2019-07-12 苏州浪潮智能科技有限公司 一种ntb链路管理方法、系统及相关装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5721935A (en) * 1995-12-20 1998-02-24 Compaq Computer Corporation Apparatus and method for entering low power mode in a computer system
US5652895A (en) * 1995-12-26 1997-07-29 Intel Corporation Computer system having a power conservation mode and utilizing a bus arbiter device which is operable to control the power conservation mode
US5991635A (en) * 1996-12-18 1999-11-23 Ericsson, Inc. Reduced power sleep modes for mobile telephones
US5890004A (en) * 1996-12-30 1999-03-30 Intel Corporation Method and apparatus for signaling power management events between two devices
US6131167A (en) * 1997-12-31 2000-10-10 Intel Corporation Method and apparatus to reduce power consumption on a bus
US6021506A (en) * 1998-07-31 2000-02-01 Intel Corporation Method and apparatus for stopping a bus clock while there are no activities on a bus
US6272644B1 (en) * 1999-01-06 2001-08-07 Matsushita Electrical Industrial Co., Ltd. Method for entering powersave mode of USB hub
US6463542B1 (en) * 1999-05-28 2002-10-08 Advanced Micro Devices, Inc. Power management indication mechanism for supporting power saving mode in computer system
US7200186B2 (en) * 2002-03-14 2007-04-03 Intel Corporation Methods and apparatus for reducing power usage of a transmitter and receiver coupled via a differential serial data link
US7203853B2 (en) * 2002-11-22 2007-04-10 Intel Corporation Apparatus and method for low latency power management on a serial data link
US20050097378A1 (en) * 2003-07-29 2005-05-05 Hwang Andrew S. Method and system for power management in a gigabit Ethernet chip
US7237131B2 (en) * 2003-12-30 2007-06-26 Intel Corporation Transaction-based power management in a computer system
US7178045B2 (en) 2003-12-30 2007-02-13 Intel Corporation Optimizing exit latency from an active power management state

Also Published As

Publication number Publication date
TWI280474B (en) 2007-05-01
US7178045B2 (en) 2007-02-13
KR20060127110A (ko) 2006-12-11
CN1902567A (zh) 2007-01-24
TW200532428A (en) 2005-10-01
WO2005066765A3 (en) 2005-09-15
KR101129748B1 (ko) 2012-04-13
KR20090017643A (ko) 2009-02-18
WO2005066765A2 (en) 2005-07-21
EP1700190A2 (en) 2006-09-13
EP1700190B1 (en) 2014-03-05
US20050144487A1 (en) 2005-06-30
KR100898645B1 (ko) 2009-05-22

Similar Documents

Publication Publication Date Title
CN100483304C (zh) 最优化从激活电源管理状态的退出等待时间
CN102656574B (zh) 用于可靠链路启动的方法和系统
US7793030B2 (en) Association of multiple PCI express links with a single PCI express port
Fang et al. Design and simulation of UART serial communication module based on VHDL
CN101198943B (zh) 点到点链路协商方法和装置
CN103218339B (zh) 一种1553b总线与rs485总线的通信转接系统及控制方法
US8290103B2 (en) Method for transmitting parallelization signals of uninterruptible power supplies
CN102981994A (zh) 具有节能模式的再驱动器电路
CN101208682B (zh) 具有锁存服务请求的从设备
US20050289267A1 (en) Linking addressable shadow port and protocol for serial bus networks
CN101546286A (zh) 一种高速串行总线逻辑分析方法和装置
EP1349325A1 (en) Auto detection of SGMII and GBIC modes
CN103049410A (zh) 服务器及其串口切换电路
CN101493806B (zh) 一种通讯适配器的数据传输方法
CN105553628B (zh) 一种串行通讯波特率检测方法及装置
Laddha et al. A review on serial communication by UART
US8000278B2 (en) De-activation, at least in part, of receiver, in response, at least in part, to determination that an idle condition exists
CN101917354B (zh) 低功率差分链路接口方法和装置
CN203117961U (zh) 死机监测和复位装置
CN115904844A (zh) 一种用于打印boot信息的uart仿真模型及其工作方法
CN101677248A (zh) 一种主机端设备、客户端设备、计算机和显示设备
CN112445657A (zh) 一种支持排除故障的电路切换方法及系统
CN220085382U (zh) 人工智能加速卡和服务器
US11853251B2 (en) On-die chip-to-chip (C2C) link state monitor
Baig et al. Integrated LTSSM (link training & status state machine) and MAC layer of USB 3.0 device for reliable SuperSpeed data transactions

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090429

Termination date: 20191223