CN103218339B - 一种1553b总线与rs485总线的通信转接系统及控制方法 - Google Patents
一种1553b总线与rs485总线的通信转接系统及控制方法 Download PDFInfo
- Publication number
- CN103218339B CN103218339B CN201310146160.2A CN201310146160A CN103218339B CN 103218339 B CN103218339 B CN 103218339B CN 201310146160 A CN201310146160 A CN 201310146160A CN 103218339 B CN103218339 B CN 103218339B
- Authority
- CN
- China
- Prior art keywords
- bus
- transceiver
- information
- signal
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004891 communication Methods 0.000 title claims abstract description 66
- 238000000034 method Methods 0.000 title claims abstract description 35
- 230000008569 process Effects 0.000 claims abstract description 6
- 238000001514 detection method Methods 0.000 claims description 27
- 230000005540 biological transmission Effects 0.000 claims description 26
- 230000001360 synchronised effect Effects 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 7
- 238000001914 filtration Methods 0.000 claims description 4
- 230000008878 coupling Effects 0.000 abstract description 6
- 238000010168 coupling process Methods 0.000 abstract description 6
- 238000005859 coupling reaction Methods 0.000 abstract description 6
- 230000007246 mechanism Effects 0.000 abstract description 5
- 238000013461 design Methods 0.000 description 21
- 238000010586 diagram Methods 0.000 description 10
- 230000002093 peripheral effect Effects 0.000 description 8
- 239000004606 Fillers/Extenders Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 230000006855 networking Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000003032 molecular docking Methods 0.000 description 1
- GOLXNESZZPUPJE-UHFFFAOYSA-N spiromesifen Chemical compound CC1=CC(C)=CC(C)=C1C(C(O1)=O)=C(OC(=O)CC(C)(C)C)C11CCCC1 GOLXNESZZPUPJE-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明涉及一种1553B总线与RS485总线通信转接系统及方法，所述的系统用于传递处理1553B总线终端设备与RS485终端设备之间的数据，其特征在于，所述系统包含依次串联连接的：1553B变压器、1553B收发器、FPGA控制单元、RS485收发器，所述1553B变压器与1553B总线相连，所述RS485收发器与RS485总线相连；所述FPGA控制单元，用作通信转接板的控制单元，实现1553B总线与RS485总线上的信息交换和通信控制的逻辑；所述1553B收发器，用于发送和接收1553B总线上的信息；所述1553B变压器，用于作为1553B总线上的耦合器实现变压器耦合方式；所述RS485收发器用于发送和接收RS485总线上的信息。本发明实现1553B总线与RS485总线之间的信息交换和通信控制，适用于航空航天中具有1553B通讯的地检设备。
Description
技术领域
本发明涉及航空航天电子技术领域，特别涉及一种1553B总线与RS485总线通信转接系统的设计，即本发明涉及一种1553B总线与RS485总线的通信转接系统及控制方法。
背景技术
美国军用数据总线标准MIL-STD-1553B(以下简称1553B总线)是一种时分制指令响应型串行异步多路数据总线，以其高可靠性、实时性的优异性能广泛应用于航空、航天、航海及其他武器装备上。1553B总线具有半双工双向传输特性，传输协议为命令/响应方式，传输速率为1Mbps，曼彻斯特双相编码，采用双冗余的总线型拓扑结构，具有良好的容错性和故障隔离。总线上共有3种设备：总线控制器（BC）、远程终端（RT）和可选用的总线监控器（MT）。总线上信息传输的唯一控制权属于总线控制器BC，总线控制器启动所有的传输。总线的信息共享与功能综合及系统管理是通过命令字、数据字和状态字组成的消息实现。每个字由20位组成，包括3位同步头、16位数据和1位奇校验位，命令字和状态字的同步头定义是先高后低，数据字的同步头定义是先低后高。总线上有效消息总是从命令字开始。
RS485总线采用一种平衡发送和差分接收数据传输的电气规范，具有组网能力强(可驱动32个负载设备)、噪声抑制能力强、数据传输速率高、传输电缆长以及可靠性高等特点。485总线的组网方式是终端匹配的总线型，无需变压器耦合也能满足长距离传输的要求。这种总线得到广泛接受的另外一个原因是它的通用性，RS485标准只对接口的电气特性做出规定。而不涉及接插件电缆或协议，在此基础上用户可以建立自己的高层通信协议。因此，RS485标准已成为业界应用最为广泛的标准通信接口之一。
现有的1553B总线实现方案中1553B接口电路体积、功耗都很大，集成化度不高，另外1553B协议芯片需要从国外厂商购买，不仅价格昂贵、购买途径和周期不确定。将RS485总线与1553B总线的性能进行对比，RS485总线在很多指标与1553B总线可以完美吻合，因而将1553B总线的物理层替换成RS485总线，只需将原来的1553B总线收发器替换成低功耗的RS485收发器即可。这种方法只是物理层传播介质和收发器的替换，对1553B总线的协议层没有影响，是1553B总线实现低功耗、低成本、小体积的可行方案之一，目前已经在某航天型号任务上应用。
航空航天综合电子通常采用1553B总线作为系统中各个子系统的数据交换通道，该总线将系统中各个子系统连接在一起。现有技术中通常采用成熟的1553B板卡对各个子系统的进行测试，非常方便快捷。而在现有技术中还没有对基于RS485总线收发器的1553B总线系统进行测试的板卡。
目前还没有发现同本发明类似技术的说明或报道，也尚未收集到国内外类似的资料。
发明内容
本发明的目的在于，为克服上述问题，本发明提供了一种1553B总线与RS485总线的通信转接系统及控制方法。
为实现上述目的，本发明提供了一种1553B总线与RS485总线的通信转接系统，该系统用于传递处理1553B总线终端设备与RS485终端设备之间的数据，其特征在于，所述系统包含依次串联连接的：
1553B变压器、1553B收发器、FPGA控制单元、RS485收发器，所述1553B变压器与1553B总线相连，所述RS485收发器与RS485总线相连；
所述FPGA控制单元，用作通信转接系统的控制单元，实现1553B总线与RS485总线上的信息交换和通信控制的逻辑；
所述1553B收发器，用于发送和接收1553B总线上的信息；
所述1553B变压器，用于在1553B总线上实现变压器耦合方式；
所述RS485收发器用于发送和接收RS485总线上的信息。
上述通信转接系统还包含：电源模块、复位电路、晶振、信号电源匹配电路和JTAG下载电路；
所述的电源模块，用于该通信转接系统提供电源；所述的复位电路，用于向FPGA控制单元提供复位信号；所述晶振用于向FPGA控制单元提供工作时钟；所述JTAG下载电路用于向FPGA控制单元提供调试和下载接口；所述信号电源匹配电路用于FPGA控制信号与收发器信号之间信号电源匹配。
上述FPGA控制单元进一步包含：
第一检测模块，用于对1553B总线上有效信息进行检测；
第一转发模块，用于向RS485总线转发第一检测模块检测得到的1553B总线上的有效信息；
第二检测模块，用于对RS485总线上的有效信息进行检测；
第二转发模块，用于向1553B总线转发第二检测模块检测得到的RS485总线上的有效信息。
上述第一检测模块和第二检测模块分别通过检测1553B收发器的接收输出管脚的状态和RS485收发器的接收输出管脚的状态获得检测结果。
基于上述系统，本发明还提供了一种向RS485总线转发1553B总线上的有效信息的控制方法，该方法用于实现权利要求3所述的向RS485总线转发1553B总线上的有效信息，所述方法包含如下步骤：
步骤101）RS485总线等待1553B总线上信号有效，若有效，进入下一步步骤，否则继续等待；
步骤102）将1553B总线上的逻辑状态转发到RS485总线上，控制RS485收发器接收禁止和发送使能；
步骤103）通过计数判断一个1553B消息字是否结束，并判断是否为干扰信号；如果检测接收的信号为干扰信号，则返回RS485到步骤101）的等待状态；
如果通过计数得知一个1553B消息字传输结束，则进入判断状态，判断有效消息传输是否结束：如果检测到没有传输结束则控制RS485总线进入步骤102）的状态，否则控制RS485总线进入步骤101）的等待状态，等待新的有效信号。
基于上述系统，本发明还提供了一种向1553B总线转发RS485总线上的有效信息的控制方法，该方法用于实现权利要求3所述的向1553B总线转发RS485总线上的有效信息，所述方法包含如下步骤：
步骤201）1553B总线等待RS485总线上信号有效，若有效，进入下一步骤，否则继续等待；
步骤202）将RS485总线上的逻辑状态转发到1553B总线上，控制1553B收发器接收禁止和发送使能；
步骤203）通过计数判断一个1553B消息字是否结束，如果通过计数得知一个1553B消息字传输结束，则进入如下判断处理：判断有效消息是否结束，如果检测到RS485总线上的信号仍然有效，则控制1553B总线进入步骤202）状态，否则控制1553B总线进入步骤201）的等待状态，等待新的有效信号。
基于上述方法，本发明还提供了一种用于提高权利要求3所述的系统的可靠性的方法，所述方法包含如下步骤：
步骤301）控制向1553B总线转发信息状态机和向RS485总线转发信息状态机不同时有效；
步骤302）对输入FPGA控制单元的1553B收发器和RS485收发器输出的信号进行同步，对1553B总线和RS485总线的信号抖动产生的干扰信号进行滤波处理、并对1553B和RS485总线上不符合1553B消息字同步头定义的逻辑状态采取不转发的措施。
为了解决对基于RS485总线收发器的1553B总线系统进行测试的问题，本发明提出一种1553B总线与RS485总线通信转接系统的设计。利用本发明可以实现1553B总线与RS485总线上的信息交换，适用于航空航天中具有1553B通讯的地检设备。
与现有技术相比，本发明的优点在于：
（1）运行可靠、使用方便；
（2）可作为航空航天中具有1553B通讯的地检设备；
（3）可靠性高、抗干扰能力强；
（4）设计思路实时性、实用性和适应性强。
附图说明
图1是本发明的通信转接系统的使用示意图；
图2是本发明的通信转接系统的硬件组成示意图；
图3是本发明的通信转接系统的一种具体实施方式示意图；
图4是本发明的通信转接系统的RS485收发器的电路图；
图5是本发明的通信转接系统的1553B收发器的电路图；
图6是本发明的通信转接板FPGA中向RS485总线转发信息状态机的示意图；
图7是本发明的通信转接板FPGA中向1553B总线转发信息状态机的示意图。
具体实施方式
现结合附图对本发明作进一步的描述。
本发明提供的一种1553B总线与RS485总线通信转接系统的设计方案，包括硬件电路设计和通信控制的逻辑设计。
为了实现上述目的，本发明提供了一种1553B总线与RS485总线通信转接板的设计方案，包括硬件电路设计（装置）和通信控制的逻辑设计（控制方法）。
上述技术方案中，所述的1553B总线与RS485总线通信转接板的硬件电路设计，包括FPGA芯片1、1553B总线收发器2、1553B总线变压器3、RS485总线收发器4和其他外围电路。其中，FPGA芯片1作为通信转接板的控制单元，实现1553B总线与RS485总线上的信息交换和通信控制的逻辑；1553B总线收发器2作为1553B总线的通信接口，用于发送和接收1553B总线上的信息；1553B总线变压器3作为通信转接板在1553B总线上的耦合器，实现变压器耦合方式；RS485总线收发器4作为RS485总线的通信接口，用于发送和接收RS485总线上的信息；其他外围电路包括电源模块、复位电路、晶振、信号电源匹配电路、JTAG下载电路等。其中：
（1）所述的FPGA芯片1采用现有FPGA，比如Xilinx、Actel、Altera、Lattice等公司的FPGA；
（2）所述的1553B总线收发器2采用现有1553B总线收发器，比如HOLT公司的HI1573、HI1574、HI1568、HI1567等；
（3）所述的1553B总线耦合器3采用现有1553B总线耦合器，比如BETA公司的B3226，PM公司的PM2725等；
（4）所述的RS485总线收发器4采用现有RS485总线收发器，比如TI公司的55LBC176，Sipex公司的SP481E等。
上述技术方案中，所述通信转接系统的一种具体实施方式示意图如图3所示，1553B总线耦合器采用的是BETA公司的B3226，1553B总线收发器采用的是HOLT公司的HI1568，FPGA采用的是ACTEL公司的A3PE300，RS485收发器采用的是TI公司的65LBC176，信号电源匹配芯片采用的是TI的74ALVC16225。本实施方案中采用的芯片均有与之对应的高等级芯片，可以直接在空间环境和型号任务中应用。
上述技术方案中，所述通信转接系统的具体实施方式中的RS485收发器外围电路图如图4所示，为了保证电路的可靠性和稳定性，将芯片的数据输出管脚（管脚1RO）上拉；芯片的数据使能管脚（管脚3DE）下拉，默认情况不向RS485总线发送数据，只有在接收到1553B总线上的有效信号后再向RS485总线发送；在芯片的总线接口A、B管脚串联限流电阻50欧，防止RS485总线上其他终端出现短路故障时产生的大电流烧毁芯片；电阻R18是RS485总线的终端匹配电阻，串联一个100pF的小电容，可以减少静态电流并保证在总线没有数据传输的情况下芯片数据输出管脚为高电平。
上述技术方案中，所述通信转接系统的具体实施方式中的1553B收发器外围电路如图5所示，将芯片的发送禁止管脚13和18管脚拉高，保证芯片在默认情况下发送不使能，只有在接收到RS485总线上的有效信号后再向1553B总线发送。所述的通信转接系统通过耦合器B-3226连接到1553B总线上，具有良好的故障隔离特性。
上述技术方案中，所述的1553B总线与RS485总线通信转接板的通信控制逻辑设计，包括对1553B总线上有效信息的检测逻辑、向RS485总线转发1553B总线上有效信息的控制逻辑、对RS485总线上的有效信息的检测、向1553B总线转发RS485总线上有效信息的控制逻辑和可靠性设计。
上述技术方案中，所述的1553B总线与RS485总线通信转接板的工作频率为16MHz。
上述技术方案中，所述的FPGA中对1553B总线上有效信息的检测逻辑，通过检测1553B收发器的接收输出的状态。1553B收发器从总线上接收到有效的1553B消息时在两个管脚（RX，RXN）输出逻辑相反的电平，在无消息传输时这两个输出管脚（RX，RXN）输出电平逻辑相同（同为高，或同为低）。因而对1553B总线上有效信息的检测逻辑即是对1553B收发器的两个接收输出进行异或，结果为1表明1553B总线上信息有效，进入向RS485总线转发信息的状态机。
上述技术方案中，所述的向RS485总线转发1553B总线上有效信息的控制逻辑，通过FPGA中向RS485总线转发信息的状态机实现。向RS485总线转发信息的状态机实现的功能包括将1553B总线上的逻辑状态转发到RS485总线上、RS485收发器的接收使能和发送使能管脚的控制、判断消息是否结束、判断是否为干扰信号。
上述技术方案中，所述的对RS485总线上的有效信息的检测逻辑，通过检测RS485收发器的接收输出的状态。RS485收发器在RS485总线无消息传输时输出管脚（RXD）通常输出高电平，对RS485总线上有效信息的检测逻辑是对RS485总线上的低电平进行检测（检测的是1553B消息字中同步头中的低电平），检测到有效低电平时表明RS485总线上有信息传输，进入向1553B总线转发信息的状态机。
上述技术方案中，所述的向1553B总线转发RS485总线上有效信息的控制逻辑，通过FPGA中向1553B总线转发信息的状态机实现。向1553B总线转发信息的状态机实现的功能包括将RS485总线上的逻辑状态转发到1553B总线上、1553B收发器的接收使能和发送禁止管脚的控制、判断消息是否结束、判断是否为干扰信号。
上述技术方案中，所述的可靠性设计包括对半双工通信的控制、抗干扰能力设计等。其中，所述的半双工通信控制可以防止总线冲突，提高系统可靠性，实现方式是在向1553B总线转发信息状态机和向RS485总线转发信息状态机前各加一个使能信号，默认情况下这两个信号都有效，保证两个状态机实时地侦听两个总线的状态，若一个状态机侦听到总线上的有效信号进入使能状态时，将另一个状态机的使能信号无效。所述的抗干扰能力设计可以防止向总线上误发信息，提高系统的可靠性，实现方式包括对进入FPGA的收发器输出信号进行同步、对总线的信号抖动产生的干扰信号进行滤波、对总线上不符合1553B消息字同步头定义的逻辑状态采取不转发的措施。
如图1所示，本发明在实际使用时的示意图，通信转接板通过变压器耦合的方式接到1553B总线上，可以接收1553B总线上实时信息；通过终端匹配的方式接入RS485总线上，可以接收RS485总线上的实时信息。
参考图2，本发明的硬件电路设计包括：FPGA1、1553B总线收发器2、1553B总线变压器3、RS485总线收发器4和其他外围电路。其中，FPGA1作为通信转接板的控制单元，实现1553B总线与RS485总线上的信息交换和通信控制的逻辑；1553B总线收发器2作为1553B总线的通信接口，用于发送和接收1553B总线上的信息；1553B总线变压器3作为通信转接板在1553B总线上的耦合器，实现变压器耦合方式；RS485总线收发器4作为RS485总线的通信接口，用于发送和接收RS485总线上的信息；其他外围电路包括电源模块、复位电路、晶振、JTAG下载电路等。其中：
（1）FPGA1采用现有FPGA，比如Xilinx、Actel、Altera、Lattice等公司的FPGA；
（2）1553B总线收发器2采用现有1553B总线收发器，比如HOLT公司的HI1573、HI1574、HI1568、HI1567等；
（3）1553B总线耦合器3采用现有1553B总线耦合器，比如BETA公司的B3226，PM公司的PM2725等；
（4）RS485总线收发器4采用现有RS485总线收发器，比如TI公司的55LBC176，Sipex公司的SP481E等；
（5）通信转接板的工作频率为16MHz。
下面对本发明中通信控制的逻辑设计做进一步的说明。
1553B总线与RS485总线通信转接板的通信控制逻辑设计，包括对1553B总线上有效信息的检测逻辑、向RS485总线转发1553B总线上有效信息的控制逻辑、对RS485总线上的有效信息的检测、向1553B总线转发RS485总线上有效信息的控制逻辑和可靠性设计。其中：
对1553B总线上有效信息的检测逻辑，通过检测1553B收发器的接收输出的状态。1553B收发器从总线上接收到有效的1553B消息时在两个管脚（RX，RXN）输出逻辑相反的电平，在无消息传输时这两个输出管脚（RX，RXN）输出电平逻辑相同（同为高，或同为低）。因而对1553B总线上有效信息的检测逻辑即是对1553B收发器的两个接收输出进行异或，结果为1表明1553B总线上信息有效，进入向RS485总线转发信息的状态机。
向RS485总线转发1553B总线上有效信息的控制逻辑，通过FPGA中向RS485总线转发信息的状态机实现，如图6所示，包括三个逻辑状态，空闲、使能和判断状态。空闲状态等待1553B总线上信号有效，若有效，进入使能状态。使能状态将1553B总线上的逻辑状态转发到RS485总线上，控制RS485收发器接收禁止和发送使能，通过计数判断一个1553B消息字是否结束，并判断是否为干扰信号。如果使能状态检测接收的信号为干扰信号，则返回到空闲状态；如果使能状态通过计数得知一个1553B消息字传输结束，则进入到判断状态。判断状态判断有效消息是否结束，如果检测到总线上的信号（RX为低，表示传输的是数据字，RX为高，表示传输结束）仍然有效，则进入使能状态，否则进入空闲状态，等待新的有效信号。图6中的485至1568箭头上的6个条件分别为：条件1：检测RS485收发器接收管脚的有效信号，低电平；条件2：计时的计数器加1；条件3：一个1553B消息字时间到；条件4：延时计数加1；条件5：RS485收发器接收管脚的信号为低；条件6：RS485收发器接收管脚的信号为高。
对RS485总线上的有效信息的检测逻辑，通过检测RS485收发器的接收输出的状态。RS485收发器在RS485总线无消息传输时输出管脚（RXD）通常输出高电平，对RS485总线上有效信息的检测逻辑是对RS485总线上的低电平进行检测（检测的是1553B消息字中同步头中的低电平），检测到有效低电平时表明RS485总线上有信息传输，进入向1553B总线转发信息的状态机。
向1553B总线转发RS485总线上有效信息的控制逻辑，通过FPGA向1553B总线转发信息的状态机实现，如图7所示，包括三个逻辑状态，空闲、使能和判断状态。空闲状态等待RS485总线上信号有效，若有效，进入使能状态。使能状态将RS485总线上的逻辑状态转发到1553B总线上，控制1553B收发器接收禁止和发送使能，通过计数判断一个1553B消息字是否结束。如果使能状态通过计数得知一个1553B消息字传输结束，则进入到判断状态。判断状态判断有效消息是否结束，如果检测到RS485总线上的信号（RXD为低，表示传输的是数据字，RXD为高，表示传输结束）仍然有效，则进入使能状态，否则进入空闲状态，等待新的有效信号。其中，图7中的1568到485条件为：条件1：检测1553B收发器接收管脚的有效信号；条件2：计时的计数器加1；条件3：一个1553B消息字时间到；条件4：延时计数加1；条件5：1553B收发器接收管脚的信号有效；条件6：1553B收发器接收管脚的信号无效；条件7：有效信号的时间宽度不符合1553B协议。
可靠性设计包括对半双工通信的控制、抗干扰能力设计等。其中，所述的半双工通信控制可以防止总线冲突，提高系统可靠性，实现方式是控制向1553B总线转发信息状态机和向RS485总线转发信息状态机不同时有效；所述的抗干扰能力设计可以防止向总线上误发信息，提高系统的可靠性，实现方式包括对进入FPGA的收发器输出信号进行同步、对总线的信号抖动产生的干扰信号进行滤波、对总线上不符合1553B消息字同步头定义的逻辑状态采取不转发的措施。
以上是对本发明的1553B总线与RS485总线通信转接板的设计说明。
总之，本发明所述的系统包括FPGA芯片1、1553B总线收发器2、1553B总线变压器3、RS485总线收发器4和其他外围电路。其中，FPGA芯片1作为通信转接板的控制单元，实现1553B总线与RS485总线上的信息交换和通信控制的逻辑；1553B总线收发器2作为1553B总线的通信接口，用于发送和接收1553B总线上的信息；1553B总线变压器3作为通信转接板在1553B总线上的耦合器，实现变压器耦合方式；RS485总线收发器4作为RS485总线的通信接口，用于发送和接收RS485总线上的信息；其他外围电路包括电源模块、复位电路、晶振、信号电源匹配电路、JTAG下载电路等。
最后所应说明的是，以上实施例仅用以说明本发明的技术方案而非限制。尽管参照实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，对本发明的技术方案进行修改或者等同替换，都不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (3)
1.一种1553B总线与RS485总线的通信转接系统，该系统用于传递处理1553B总线终端设备与RS485终端设备之间的数据，其特征在于，所述系统包含依次串联连接的：
1553B变压器、1553B收发器、FPGA控制单元、RS485收发器，所述1553B变压器与1553B总线相连，所述RS485收发器与RS485总线相连；
所述FPGA控制单元，用作通信转接系统的控制单元，实现1553B总线与RS485总线上的信息交换和通信控制的逻辑；
所述1553B收发器，用于发送和接收1553B总线上的信息；
所述1553B变压器，用于在1553B总线上实现变压器耦合方式；
所述RS485收发器用于发送和接收RS485总线上的信息；
其中，所述FPGA控制单元进一步包含：
第一检测模块，用于对1553B总线上有效信息进行检测；对1553B总线上有效信息的检测逻辑即是对1553B收发器的两个接收输出进行异或，结果为1表明1553B总线上信息有效，进入向RS485总线转发信息的状态机；
第一转发模块，用于向RS485总线转发第一检测模块检测得到的1553B总线上的有效信息；向RS485总线转发1553B总线上有效信息的控制逻辑，通过FPGA中向RS485总线转发信息的状态机实现，包括三个逻辑状态，空闲、使能和判断状态；空闲状态等待1553B总线上信号有效，若有效，进入使能状态；使能状态将1553B总线上的逻辑状态转发到RS485总线上，控制RS485收发器接收禁止和发送使能，通过计数判断一个1553B消息字是否结束，并判断是否为干扰信号；如果使能状态检测接收的信号为干扰信号，则返回到空闲状态；如果使能状态通过计数得知一个1553B消息字传输结束，则进入到判断状态；判断状态判断有效消息是否结束，如果检测到总线上的信号；仍然有效，则进入使能状态，否则进入空闲状态，等待新的有效信号；
第二检测模块，用于对RS485总线上的有效信息进行检测；对RS485总线上的有效信息的检测逻辑，通过检测RS485收发器的接收输出的状态；检测到有效低电平时表明RS485总线上有信息传输，进入向1553B总线转发信息的状态机；
第二转发模块，用于向1553B总线转发第二检测模块检测得到的RS485总线上的有效信息；
向1553B总线转发RS485总线上有效信息的控制逻辑，通过FPGA向1553B总线转发信息的状态机实现，包括三个逻辑状态，空闲、使能和判断状态；空闲状态等待RS485总线上信号有效，若有效，进入使能状态；使能状态将RS485总线上的逻辑状态转发到1553B总线上，控制1553B收发器接收禁止和发送使能，通过计数判断一个1553B消息字是否结束；如果使能状态通过计数得知一个1553B消息字传输结束，则进入到判断状态；判断状态判断有效消息是否结束，如果检测到RS485总线上的信号仍然有效，则进入使能状态，否则进入空闲状态，等待新的有效信号。
2.根据权利要求1所述的1553B总线与RS485总线的通信转接系统，其特征在于，所述通信转接系统还包含：电源模块、复位电路、晶振、信号电源匹配电路和JTAG下载电路；
所述的电源模块，用于该通信转接系统提供电源；所述的复位电路，用于向FPGA控制单元提供复位信号；所述晶振用于向FPGA控制单元提供工作时钟；所述JTAG下载电路用于向FPGA控制单元提供调试和下载接口；所述信号电源匹配电路用于FPGA控制信号与收发器信号之间信号电源匹配。
3.一种用于提高权利要求1所述的系统的可靠性的方法，所述方法包含如下步骤：
步骤301)控制向1553B总线转发信息状态机和向RS485总线转发信息状态机不同时有效；
步骤302)对输入FPGA控制单元的1553B收发器和RS485收发器输出的信号进行同步，对1553B总线和RS485总线的信号抖动产生的干扰信号进行滤波处理、并对1553B和RS485总线上不符合1553B消息字同步头定义的逻辑状态采取不转发的措施。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310146160.2A CN103218339B (zh) | 2013-04-24 | 2013-04-24 | 一种1553b总线与rs485总线的通信转接系统及控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310146160.2A CN103218339B (zh) | 2013-04-24 | 2013-04-24 | 一种1553b总线与rs485总线的通信转接系统及控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103218339A CN103218339A (zh) | 2013-07-24 |
| CN103218339B true CN103218339B (zh) | 2016-01-20 |
Family
ID=48816146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310146160.2A Expired - Fee Related CN103218339B (zh) | 2013-04-24 | 2013-04-24 | 一种1553b总线与rs485总线的通信转接系统及控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103218339B (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104346315A (zh) * | 2014-11-15 | 2015-02-11 | 中国航天科工集团第三研究院第八三五七研究所 | 用于1553b总线分支中继转换的装置 |
| CN105205027B (zh) * | 2015-09-14 | 2018-08-21 | 江苏金智科技股份有限公司 | 配电网终端的总线数据访问方法、装置及配电网终端设备 |
| CN105530154B (zh) * | 2016-02-04 | 2018-09-28 | 天津市英贝特航天科技有限公司 | 1553b与同步485通讯协议转换器 |
| CN105607551A (zh) * | 2016-03-24 | 2016-05-25 | 贵州航天电子科技有限公司 | 一种1553b总线信息冗余电气控制系统 |
| CN106301525B (zh) * | 2016-09-18 | 2019-10-11 | 北京机械设备研究所 | 1553b子线中继器及1553b信号的中继处理方法 |
| CN106789496B (zh) * | 2016-11-22 | 2020-05-12 | 上海航天控制技术研究所 | 一种用于运载火箭的光纤惯组1553b通讯接口电路 |
| CN107302481B (zh) * | 2017-05-19 | 2020-04-10 | 北京航天自动控制研究所 | 一种1553b总线网络及串行总线网络的跨网状态可靠切换方法 |
| CN107943732B (zh) * | 2017-11-21 | 2020-05-12 | 北京宇航系统工程研究所 | 一种基于国产化fpga器件实现1553b总线模块 |
| CN109165184B (zh) * | 2018-09-29 | 2020-10-23 | 中国科学院国家空间科学中心 | 一种基于双总线收发器的1553b总线系统 |
| CN112491679A (zh) * | 2020-11-20 | 2021-03-12 | 江西洪都航空工业集团有限责任公司 | 一种上传机载悬挂物测试遥测数据的传输方法及传输系统 |
| CN114978317B (zh) * | 2021-02-24 | 2023-12-22 | 北京石竹科技股份有限公司 | 一种通过光纤实现1553b总线远距离传输的方法 |
| TWI786890B (zh) * | 2021-05-28 | 2022-12-11 | 精拓科技股份有限公司 | Rs-485電路與通訊系統 |
| CN113609052A (zh) * | 2021-07-30 | 2021-11-05 | 上海创景信息科技有限公司 | 基于fpga和微处理器的芯片模拟系统及实现方法 |
| CN114520750A (zh) * | 2022-02-24 | 2022-05-20 | 哈尔滨工业大学 | 非侵入式的无人装备状态监测及智能处理装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN202748785U (zh) * | 2012-06-20 | 2013-02-20 | 北京神州飞航科技有限责任公司 | 双通道1553b与rs422转换卡 |
| CN103036873A (zh) * | 2012-11-29 | 2013-04-10 | 北京无线电测量研究所 | 一种太空总线和1553b总线的协议转换装置 |
-
2013
- 2013-04-24 CN CN201310146160.2A patent/CN103218339B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN202748785U (zh) * | 2012-06-20 | 2013-02-20 | 北京神州飞航科技有限责任公司 | 双通道1553b与rs422转换卡 |
| CN103036873A (zh) * | 2012-11-29 | 2013-04-10 | 北京无线电测量研究所 | 一种太空总线和1553b总线的协议转换装置 |
Non-Patent Citations (1)
| Title |
|---|
| 基于FPGA的航电接口设计;冯成;《中国优秀硕士学位论文全文数据库（电子期刊）信息科技辑》;20080115;I135-135页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103218339A (zh) | 2013-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103218339B (zh) | 一种1553b总线与rs485总线的通信转接系统及控制方法 | |
| Fang et al. | Design and simulation of UART serial communication module based on VHDL | |
| CN110837486B (zh) | 一种基于FPGA的FlexRay-CPCIe通信系统 | |
| CN108011694B (zh) | 一种基于fc的高效数据交换方法 | |
| CN102984059B (zh) | 千兆以太网冗余网卡及其链路切换条件判定结果控制方法 | |
| CN109714235B (zh) | 一种无极性rs485通信接口及实现无极性rs485通信的方法 | |
| CN109165184B (zh) | 一种基于双总线收发器的1553b总线系统 | |
| CN201541272U (zh) | 控制器局域网总线星型网络连接器及fpga | |
| CN103795520B (zh) | 一种基于fpga报文实时同步方法 | |
| CN107704418A (zh) | 一种开关电源域并行接口到常开电源域串行接口的转接电路 | |
| CN103049410A (zh) | 服务器及其串口切换电路 | |
| Laddha et al. | A review on serial communication by UART | |
| CN103268301B (zh) | 一种自动流的半双工uart接口电路 | |
| CN103220199B (zh) | Can总线多路隔离的集线方法 | |
| CN203722640U (zh) | 一种电环回光模块 | |
| CN106130829B (zh) | 一种总线测试方法及装置 | |
| CN111915869B (zh) | 一种高可靠rs422串口通讯电路装置 | |
| CN103198044B (zh) | 一种pci双冗余can总线卡 | |
| CN204390224U (zh) | 一种基于fpga的容错主从同步串行通讯系统 | |
| Kuang | Design of an Intelligent Instrument Communication System Based on RS485 Bus | |
| CN207304023U (zh) | 一种基于高速以太网工业总线的光伏逆变器 | |
| CN102169471B (zh) | Arinc629总线与高速智能统一总线的直接接口方法 | |
| CN203827338U (zh) | 一种具有多发多收功能的arinc429总线接口板卡 | |
| CN110995604A (zh) | 一种扩展SpaceWire端口的SpaceWire路由器级联结构 | |
| CN205792659U (zh) | 一种基于SpaceWire总线的APS冗余系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 100190 No. two south of Zhongguancun, Haidian District, Beijing 1 Patentee after: NATIONAL SPACE SCIENCE CENTER, CAS Address before: 100190 No. two south of Zhongguancun, Haidian District, Beijing 1 Patentee before: NATIONAL SPACE SCIENCE CENTER, CHINESE ACADEMY OF SCIENCES |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160120 |