双栅垂直沟道场效应晶体管的制备方法
技术领域
本发明涉及一种场效应晶体管及其制造方法,尤其是一种新型的双栅结构的垂直沟道场效应晶体管及其制造方法,属于CMOS超大规模集成电路(ULSI)中的场效应晶体管(MOSFET—Metal Oxide Silicon Field Effect Transistor,简称MOSFET)的结构及其制造技术领域。
背景技术
随着传统的平面CMOS超大规模集成电路技术的高速发展,MOSFET器件的特征尺寸已经进入亚微米、深亚微米(<0.1微米)时代,但是器件尺寸的进一步缩小将受到光学光刻技术的限制;目前所知的最先进的光学光刻技术的最小分辨率为0.157微米(最小的光学光刻尺寸,又叫特征尺寸,feature size,简写为F)。垂直沟道场效应晶体管的提出,为突破光学光刻技术的限制而实现深亚微米的MOSFET器件制备,开辟了一条新的途径。垂直沟道器件的工作原理与平面器件完全相同,但其漏区、沟道区和源区沿衬底表面的垂直方向上下排列,易于实现三维集成,该器件具有尺寸不受光刻限制、结构简单、集成度高、与平面器件工艺兼容等优点,被学术界和工业界认为是一种非常有潜力的器件结构。在2003年和2004年的ITRS的预测中,垂直沟道器件与超薄体SOI、FinFET、双栅器件并列为传统平面器件的可替代结构。
对于垂直沟道器件,已知的三种最好的结构及其制备方法为:
第一种:VRG(Vertical Replacement Gate)MOSFET结构,是由J.M.Hergenrother等人在文献“The vertical replacement-gate(VRG)MOSFET:a 50-nm vertical MOSFETwithlithography-independent gate length”(IEEE IEDM Tech.Dig.,1999,pp.75-78.)中所提出的,其结构图如图1所示。这种结构利用替代栅技术和硅的选择外延技术,实现了100nm(纳米)和50nm沟道长度的器件,同时实现自对准的双栅结构和源漏扩展区;但是,沟道区的厚度较大,达到200nm,即沟道区只是部分耗尽的,因此栅控能力和短沟特性较差(一般人们认为:当MOSFE器件的沟道长度下降到深亚微米以后,沟道区厚度比上沟道长度小于等于1:3的全耗尽的单栅器件,和沟道区厚度比上沟道长度小于等于2:3的全耗尽的双栅器件,才能取得比较好的栅控能力和短沟特性)。
第二种:Si Wall VDG MOSFET结构,是由M.Masahara,T.Matsukawa等人在文献“15-nm-thick Si channel wall vertical double-gate MOSFET”(IEEE IEDM Tech.Dig.,2002,pp.949-951.)中所提出的。这种结构利用离子轰击后退刻蚀和硅的选择腐蚀技术,以及离子注入和扩散,实现了100nm沟长的全耗尽双栅器件;但是,由于沟道区硅膜是刻蚀实现的,沟道表面粗糙、界面态密度大,靠离子注入和扩散形成的沟道长度控制不精确,而且刻蚀的沟道区硅膜厚度不均匀、双栅是非自对准的,使得器件特性变差。
第三种:UTVC MOSFET结构,是由H.Liu,J.K.O.Sin等人在文献“Characterizationof ultrathin vertical channel CMOS technology”(IEEE Trans.Electron Devices,Jan.2004,Vol.51,pp.106-112.)中提出的。这种结构利用替代栅技术和非晶硅再结晶形成沟道技术,实现了50nm沟长的全耗尽超薄沟道的垂直沟道器件;但是这种方法,只能实现单栅的全耗尽垂直沟道器件,且非晶硅再结晶形成的沟道区单晶硅的质量不好,器件的泄漏电流较大。
上述三种结构及其制备方法都不能实现比较理想的双栅垂直沟道器件。比较理想的垂直沟道器件结构,是一种全耗尽的双栅结构的垂直沟道器件,而且沟道长度和沟道硅膜厚度都能被精确且均匀控制,不依赖于光学光刻技术,同时工艺流程尽量与平面CMOS兼容。
发明内容
针对上述问题,本发明的一个目的是提供一种比较理想的新型全耗尽双栅结构的垂直沟道场效应晶体管。相比上文所述的三种已有的结构,本发明所提出的器件结构具有如下特征:在单位面积上(与特征尺寸F相关)有两个全耗尽的双栅结构的垂直沟道,在减小器件泄漏电流、抑制器件短沟效应的同时,可以使得器件的开态驱动电流增大约一倍;沟道长度可以达到20~50纳米,沟道区厚度可以达到10~30纳米,沟道区厚度与沟道长度的比例可以达到1:3~2:3;沟道区材料不限于一般的单晶硅,也可以是单晶锗或者是单晶应力锗硅,由于在单晶锗和单晶应力锗硅中比单晶硅中的载流子(电子和空穴)迁移率高20%~50%,因此采用单晶锗或单晶应力锗硅作沟道区材料可以使得器件的开态驱动电流再增加20%~50%。
本发明的另一目的是提供所述的新型全耗尽双栅结构的垂直沟道场效应晶体管的制备方法。该方法包括如下步骤:1)在SOI衬底上,热氧化形成缓冲二氧化硅层,淀积一底层氮化硅,再淀积一层二氧化硅,以淀积的二氧化硅层作为替代栅层,以替代栅层的厚度定义沟道长度,然后再淀积一顶层氮化硅;2)刻蚀淀积的顶层氮化硅、二氧化硅、淀积的底层氮化硅和热氧化的二氧化硅,形成一个沟槽后,在整个表面包括沟槽淀积多晶锗硅薄膜,然后氧化多晶锗硅薄膜,析出一层多晶锗层作为沟道区牺牲层,以沟槽的两个侧壁上的牺牲层的厚度和均匀性定义沟道区的厚度和均匀性,淀积一层二氧化硅填满沟槽,再以顶层的氮化硅为停止层做化学机械抛光,磨掉顶层的氮化硅上面的二氧化硅和多晶锗;3)选择腐蚀多晶锗,然后从衬底的单晶硅开始选择外延生长单晶硅、单晶锗或者单晶应力锗硅,形成单晶硅、单晶锗或者单晶应力锗硅的沟道区,最后在一个单元面积上形成两个全耗尽的双栅结构的垂直沟道。
该方法和传统平面CMOS工艺兼容,在完成上述三个步骤之后,接着是形成漏区、去掉替代栅层、栅氧化、淀积掺杂的多晶硅栅或者多晶锗硅栅,剩下的都是常规工艺,譬如低氧淀积、杂质激活、开孔、溅射金属、金属线、合金、钝化,最后在原来的沟槽的两个侧壁上形成两个全耗尽的双栅结构的垂直沟道,即可以制造出理想的全耗尽双栅结构的垂直沟道场效应晶体管。
该方法的创造性在于结合了三种工艺技术:替代栅技术,即以二氧化硅的替代栅层的厚度定义沟道长度;多晶锗作牺牲层和多晶锗的选择腐蚀技术,即以牺牲层的厚度和均匀性定义沟道区的厚度和均匀性;选择外延技术,即从单晶硅衬底开始选择外延生长单晶硅、单晶锗或单晶应力锗硅的沟道区,在一个单元面积上形成两个全耗尽双栅垂直沟道器件。由于淀积的二氧化硅的替代栅层的厚度、在沟槽侧壁上淀积的多晶锗硅层的厚度、氧化析出的作为牺牲层的多晶锗层的厚度和均匀性都很好控制,沟道长度、沟道区厚度和均匀性就可以得到很好控制,即得到的全耗尽双栅结构的两个关键尺寸(沟道长度和沟道区厚度),都可以不依赖于光学光刻技术、并得到精确而均匀控制。
本发明的技术效果在于:在单位面积上(与特征尺寸F相关)有两个全耗尽的双栅结构的垂直沟道,在减小器件泄漏电流、抑制器件短沟效应的同时,可以使得器件的开态驱动电流增大约一倍;沟道长度可以减小到20~50纳米,沟道区厚度可以达到10~30纳米,沟道区厚度与沟道长度的比例可以达到1:3~2:3;沟道区材料不限于一般的单晶硅,也可以是单晶锗或者是单晶应力锗硅,由于在单晶锗和单晶应力锗硅中比单晶硅中的载流子(电子和空穴)迁移率高20%~50%,因此采用单晶锗或单晶应力锗硅作沟道区材料可以使得器件的开态驱动电流再增加20%~50%;而且得到的全耗尽双栅结构的两个关键尺寸(沟道长度和沟道区厚度),都可以不依赖于光学光刻技术、并得到精确而均匀控制。本发明所提的制备方法和传统平面CMOS工艺兼容,使得全耗尽双栅垂直沟道器件能够在传统CMOS工艺线上形成,在高集成度、高性能或低压低功耗的存储器和逻辑电路方面,都具有很高的应用价值。
附图说明
图1为已知的VRG MOSFET结构nMOSFET器件的透射电镜照片,图中,“F”表示光学光刻的特征尺寸;
图2为本发明的新型全耗尽双栅垂直沟道场效应晶体管的剖面结构示意图;
图中:1—硅衬底 2—埋氧层 3—源区(n+掺杂)4—缓冲二氧化硅 5—淀积的氮化硅 6—多晶锗硅栅7—垂直沟道区 8—多晶硅漏区(n+掺杂) 9—栅氧层
图3(1)至图3(15)为本发明方法一实施例中所制备的器件在各个步骤形成的结构示意图,分别与实施例的步骤1)——15)对应;
图中,相同的标号代表相同的部件:
1—硅衬底 2—埋氧层 3—源区(n+掺杂) 4—缓冲二氧化硅
5—淀积的氮化硅 6—多晶锗硅栅 7—垂直沟道区
8—多晶硅漏区(n+掺杂) 9—栅氧层
10—浅槽隔离的二氧化硅 11—淀积的替代栅层(二氧化硅)
12—多晶锗硅 13—多晶锗硅氧化析出作牺牲层的多晶锗
14—多晶锗硅氧化生成的二氧化硅 15—淀积用于填充沟槽的二氧化硅
具体实施方式
如图2所示,为本发明的新型全耗尽双栅垂直沟道场效应晶体管的一个具体实施例的剖面结构示意图,该器件结构依次包括:硅衬底1、埋氧层2、源区(n+掺杂)3、缓冲二氧化硅4、淀积的氮化硅5、多晶锗硅栅6、垂直沟道7、多晶硅漏区(n+掺杂)8和栅氧层9。该器件的沟道长度为50纳米(即二氧化硅替代栅层的厚度为50纳米)、沟道区厚度为20纳米(即多晶锗牺牲层的厚度为20纳米)、栅氧层厚度是1.5纳米,采用的是248纳米(光学光刻特征尺寸F)工艺。
以下结合图3详细描述制备上述全耗尽双栅结构的垂直沟道场效应晶体管的一种实现方法,该方法以单晶硅作为沟道区材料,但不构成对本发明的限制。参照图3(1)—(15),该方法具体包括如下步骤:
1)SOI(Silicon-On-Insulator)衬底1,STI浅槽隔离(有源区用于制作器件,场区用于隔离各个有源区,10为浅槽隔离的二氧化硅),n+掺杂形成源区3,形成图3(1)中的结构;
2)热氧化薄的缓冲二氧化硅4,厚度5纳米,淀积一层薄的氮化硅5,厚度10纳米,再LPCVD淀积(低压化学气相淀积)一层50纳米二氧化硅作为替代栅层11,然后再淀积一层10纳米薄氮化硅5保护替代栅层,如图3(2)所示(图中只给出有源区部分的剖面结构,没有画出隔离区的剖面结构,下同),其中,替代栅层的厚度决定了器件最后的沟道长度;
3)光刻、刻蚀形成出作器件的沟槽,沟槽的宽度为一个光学光刻技术的特征尺寸F,如图3(3)所示;
4)淀积一层多晶锗硅,如图3(4)所示;
5)完全氧化多晶锗硅,生成二氧化硅14,同时析出20纳米厚的多晶锗层13作为牺牲层,如图3(5)所示,多晶锗层的厚度决定了垂直沟道双栅器件的沟道区硅膜厚度;
6)用BHF(缓冲氢氟酸)腐蚀掉多晶锗硅氧化生成的二氧化硅,剩下作为牺牲层的多晶锗层13,如图3(6)所示;
7)LPCVD淀积(低压化学气相淀积)一层200纳米的二氧化硅15填充沟槽,然后再以氮化硅为停止层做CMP(化学机械抛光),磨掉氮化硅上的二氧化硅和多晶锗、使得表面变得平坦,剩下沟槽侧壁的多晶锗层13和填充沟槽的二氧化硅15,如图3(7)所示;
8)选择腐蚀牺牲层多晶锗后,形成可以选择外延生长出沟道区的细槽,如图3(8)所示;
9)在多晶锗被腐蚀后留下的空的细槽处,选择外延生长单晶硅作为沟道区7,如图3(9)所示;
10)LPCVD淀积(低压化学气相淀积)一层多晶硅,离子注入掺杂形成n+漏区8,再淀积一层20纳米的氮化硅作为硬掩膜,如图3(10)所示;
11)源漏区光刻,RIE刻蚀(反应离子刻蚀)氮化硅,ICP(电感耦合等离子体)刻蚀多晶硅,去胶,再LPCVD淀积一层20纳米的氮化硅保护漏区侧壁,如图3(11)所示;
12)RIE刻蚀(反应离子刻蚀)淀积的氮化硅,形成氮化硅侧墙保护n+多晶硅漏区,如图3(12)所示;
13)BHF(缓冲氢氟酸)腐蚀掉二氧化硅的替代栅层,如图3(13)所示;
14)栅氧化生成1.5纳米的栅氧层9,如图3(14)所示;
15)LPCVD淀积原位n+掺杂的多晶硅锗层6作为栅,栅线条光刻,RIE刻蚀(反应离子刻蚀)多晶硅锗,如图3(15)所示。
到此为止,已经得到如图3(15)所示的在单位面积上的有两个全耗尽双栅结构的垂直沟道场效应晶体管,以后经过业内熟知的常规工艺流程,譬如LPCVD淀积低氧、开孔、溅射金属、金属线、合金、钝化,最后就能得到可以用于测试的成品器件。
虽然本说明书通过具体的实施例详细描述了本发明提供的新型场效应晶体管的结构及其制备方法,但是本领域的技术人员应该理解,本发明的实现方式不限于实施例的描述范围,在不脱离本发明实质和精神范围内,可以对本发明进行各种修改和替换。