CN100468288C - 具有核心部和输入输出部的集成电路 - Google Patents

Abstract

本发明提供一种具有核心部和输入输出部的集成电路。核心部实现规定的功能。I/O部进行与外部的输入输出控制。分别被独立地进行电源控制，在核心部的电源下降时，保持I/O部的电源，同时将从I/O部输出到核心部的信号固定在低电平。第一电平移动器以及第二电平移动器设置在核心部和I/O部之间，吸收它们的电源电压电平的差异。核心部的电源下降时，使第一电平移动器以及第二电平移动器的电源下降。

Description

具有核心部和输入输出部的集成电路

技术领域

本发明涉及具有核心部和输入输出部的集成电路以及装载了它的电子装置。

背景技术

近年来，随着工艺的细微化，有电路规模增大的趋势。伴随于此，漏(leak)电流也不断增大。如携带电话等电池驱动型的携带设备这样，在抑制消耗电流的要求强烈的应用中，特别多处于待机状态的音源LSI(Large ScaleIntegration)等，IC的待机时的消耗电流增大到无法忽略的大小。

对于低消耗功率的要求，专利文献1公开一种保持输入输出端口的完全性同时具有低功率待机功能的微控制器集成电路。该电路包含:微控制器核心逻辑(以下，简称为核心逻辑(core logic))、适合于存储输出逻辑电平的输入输出端口逻辑、连接在它们之间的接口逻辑、以及由输入输出端口逻辑控制的功率开关(power switch)。

[专利文献1](日本)特开2001-184330号公报

上述专利文献1中公开的电路，在核心逻辑的电源被切断时，有核心逻辑和输入输出端口逻辑的连接点的物理性可靠性下降的可能性。此外，还可能产生漏电流。

发明内容

本发明鉴于这样的情况而完成，其目的在于提供一种可以保持电路的可靠性，同时抑制功率消耗的集成电路以及装载了它的电子装置。

为了解决上述课题，本发明的某一方式的集成电路具有分别被独立地进行电源控制的第一块、第二块，在所述第一块和所述第二块之间还具有吸收它们的电源电压电平的差异的电平移动器，所述第二块在所述第一块的电源断开或下降时，将对所述第一块输出的信号固定在规定的电位，在所述第一块的电源断开或下降时，所述电平移动器的电源断开或下降。例如，也可以是地电平由于寄生电容等分量而高了几mV处于浮置的状态。‘规定的电位’可以是低电平，也可以是高电平。

根据该方式，在第一块的电源下降时，通过将从第二块对第一块输出的信号固定在低电平等，可以防止第一块和第二块的接点的闭锁(latch up)等，并可以保持电路的可靠性，同时抑制功率消耗。

本发明的某一方式的集成电路具有实现规定的功能的核心部；以及进行与外部的输入输出控制的输入输出部，所述核心部以及所述输入输出部分别被独立地进行电源控制，所述输入输出部在所述核心部的电源断开或下降时，将输出到所述核心部的信号固定在规定的电位，所述输入输出部包含吸收与所述核心部的电源电压电平的差异的电平移动器，在所述核心部的电源断开或下降时，所述电平移动器的电源断开或下降。

也可以在第一块和第二块之间，还具有吸收它们的电源电压电平的差异的电平移动器(level shifter)。在第一块的电源下降时，电平移动器的电源也可以下降。根据该方式，在第一块和第二块中电源电压电平不同的电路中，在第一块的电源下降时，电平移动器的功率消耗也可以降低。此外，也可以抑制电平移动器引起的漏电流的发生。

本发明的其它方式也是集成电路。该集成电路具有实现规定的功能的核心部和进行与外部的输入输出控制的输入输出部。核心部以及输入输出部分别被独立地电源控制，输入输出部在核心部的电源下降时，将输出到核心部的信号固定在规定的电位。‘规定的功能’可以是运算处理以及存储数据的至少其中一个。‘电源下降’可以是核心部的电源电压下降到地电平，也可以是电源电压下降到低于正常动作时的电压。‘规定的电位’可以是低电平也可以是高电平。输入输出部也可以包含输入用于使核心部的电源下降的信号、来自外部的信号、来自核心部的使能信号的逻辑门。逻辑门也可以在用于使核心部的电源下降的信号有效时，输出用于规定在固定的电位的信号。例如，可以输出低电平。

根据该方式，在使核心部的电源下降时，通过将从输入输出部对核心部输出的信号固定为低电平等，可以防止核心部和输入输出部的接点的闭锁等，并可以保持电路的可靠性，同时抑制功率消耗。

核心部和输入输出部之间还具有吸收这些电源电压电平的差异的电平移动器。也可以在核心部的电源下降时，电平移动器的电源下降。根据该方式，在核心部和输入输出部电源电压电平不同的电路中，也可以在核心部的电源下降时，降低电平移动器的功率消耗。此外，也可以抑制电平移动器引起的漏电流的产生。

在核心部的电源下降时，输入输出部也可以断开从核心部向外部的信号传送路径。输入输出部还可以包含用于断开从核心部向外部的信号传送路径的三态缓冲器(tri-state buffer)。三态缓冲器也可以在用于使核心部的电源下降的信号有效时断开信号传送路径。输入输出部还可以包含在连接三态缓冲器和外部的信号传输路径和地之间设置的开关元件。开关元件也可以在用于使核心部的电源下降的信号成为有效时接通，并使信号传输路径的电位下降。根据该方式，可以抑制来自核心部的电流引起的功率消耗。

也可以在核心部的周围配置多个输入输出部，在核心部和多个输入输出部之间的空间配设用于对各输入输出部传达核心部的电源下降的情况的信号线。也可以设置补偿要通过该信号线传输的信号的衰减的中继缓冲器。根据该方式，可以通过短的信号线对各输入输出部传达核心部的电源下降的情况。

还可以具有用于驱动在输入输出部的电源系统中配置的信号线的电路。根据该方式，即使核心部的电源下降，也可以输送用于对各输入输出部传达核心部的电源下降的情况的信号。

本发明的其它方式是电子装置。该电子装置具有上述方式的集成电路和对集成电路供给电源的电源电路。根据该方式，可以实现可保证电路的可靠性，同时抑制功率消耗的电子装置。

应该注意的是，上述结构元素的任意的结合或重组等都有效，而且都包含在本实施例中。

此外，发明的概述不必描述所有必要特征，因此本发明也可以是这些描述的特征的副组合。

附图说明

下面参照示例性的非限定性的附图以实施方式来描述实施方式，其中在几个附图中相似的元件被赋予相似的标号，其中:

图1是表示实施方式1中的包含I/O部和核心部的集成电路的结构的电路图。

图2是表示实施方式2中的包含I/O部和核心部的集成电路的结构的电路图。

图3是表示实施方式3中的包含I/O部和核心部的集成电路的结构的电路图。

图4是表示核心下降(core down)驱动部的结构的图。

图5是表示实施方式4中的集成电路的配置例的图。

图6是表示集成电路中使用的各种信号的定时的时序图。

图7是表示电子装置的方框图。

具体实施方式

下面基于优选实施方式描述本发明。这并不是用来限制本发明的范围，而是举例说明本发明。

(实施方式1)

图1是表示实施方式1中的包含I/O部10和核心部20的集成电路50的结构的电路图。在实施方式1中，在具有核心部20和I/O部10的集成电路50中，提供一种即使在停止对核心部20的电源供给的情况下，也不损害电路的可靠性的结构。

I/O部10配置在核心部20的周围，作为核心部20和外部的接口起作用。I/O部10具有第一“或”电路12。第一“或”电路12具有三输入端子，对各个端子输入第一电平移动器14的输出信号、来自外部的输入信号、以及核心下降信号COREDOWN。第一“或”电路12的输出经由第二电平移动器16被输出到核心部20。电源电压VDD线和地之间设置的第一二极管18以及第二二极管19用于静电保护，超过第一二极管18以及第二二极管19的击穿的电压被施加到电源电压线以及信号线的至少一个时，反方向导通，从地拉拔电流。

第一电平移动器14以及第二电平移动器16用于调整I/O部10的电源电压和核心部20的电源电压的差异。例如，将I/O部10的电源电压设定为3.0V，将核心部20的电源电压设定为1.8V时，通过在I/O部10和核心部20之间设置电平移动器，使I/O部10和核心部20的电源电压的电平一致。第一电平移动器14以及第二电平移动器16是将输入的高电平的信号或低电平的信号反转输出的类型。

从核心部20对第一电平移动器14输入输入使能信号。第一电平移动器14将输入使能信号反转并将低电平或高电平的信号输出到第一“或”电路12。

核心下降信号COREDOWN是用户设定的信号，在停止对核心部20的电源供给的情况下，设定为低电平。由于核心下降信号COREDOWN被反转输入第一“或”电路12，因此成为对第一“或”电路12输入高电平。第一“或”电路12在至少对一个输入端子输入高电平时是输出高电平的逻辑门，因此对第二电平移动器16输出高电平。第二电平移动器16将第一“或”电路12的输出信号反转并对核心部20输出低电平。

在停止对核心部20的电源供给的情况下，停止该电源供给的同时，停止对I/O部10的第一电平移动器14以及第二电平移动器16的电源供给。由此，第一电平移动器14以及第二电平移动器16停止电平移动功能。

这样，将核心下降信号COREDOWN设为低电平时，与来自外部的输入信号以及来自核心部20的输入使能信号的逻辑无关，可以对核心部20输出低电平。输入使能信号由于核心部20的待机而成为高阻抗状态，即使产生浮置(floating)，也可以对核心部20输出低电平。

如以上所说明，根据实施方式1，在停止了对核心部20的电源供给的情况下，通过将从I/O部10对核心部20的信号电平固定为低电平，可以保持电路的可靠性。即，对于通过来自外部电路的输入信号的电压施加，也可以防止闭锁和元件的耐久性下降这样的情况。此外，可以抑制I/O部10和核心部20的接点的漏电流。即使在I/O部10和核心部20之间设置了电平移动器14、16的情况下，由于对电平移动器14、16的电源供给也停止，因此可以抑制电平移动器14、16引起的功率消耗，还可以抑制电平移动器14、16引起的漏电流。

(实施方式2)

在实施方式1中，表示了输入用的结构，在实施方式2中，表示双向的结构。图2是表示包含实施方式2中的I/O部10和核心部20的集成电路50的结构的电流图。第一“或”电路12、第一电平移动器14以及第二电平移动器16的结构以及动作与实施方式1是同样的。第一二极管18以及第二二极管19也与实施方式1同样地形成保护电路。

要从核心部20对外部输出的信号被输入第三电平移动器26。第三电平移动器26将该要输出的信号的逻辑反转，从而将其输入到第二“或”电路22。对第二“或”电路22输入来自第三电平移动器26的信号和核心下降信号COREDOWN的逻辑反转了的信号。从核心部20对第四电平移动器28输入输出使能信号。第四电平移动器28将输出使能信号的逻辑反转，从而将其输入到第三“或”电路24。对第三“或”电路24，输入来自第四电平移动器28的信号和核心下降信号COREDOWN的逻辑反转了的信号。输出使能信号通常为输入使能信号的反转信号。

第二“或”电路22的输出信号被施加到三态缓冲器29的输入端子。第三“或”电路24的输出信号被逻辑反转，并被施加到三态缓冲器29的控制端子。三态缓冲器29是可以通过控制信号的电平而形成高阻抗的缓冲器。控制端子被施加低电平时，成为高阻抗，可以切断三态缓冲器29的输入和输出。这里，来自核心部20的信号不被输出到外部。即，三态缓冲器29切换控制核心部20和外部之间的数据输入输出。

与实施方式1同样，在停止对核心部20的电源供给的情况下，将核心下降信号COREDOWN设定为低电平。于是，逻辑反转了核心下降信号COREDOWN所得的高电平被施加到第二“或”电路22的输入端子。由此，即使由于电源供给的停止而核心部20的输出成为高阻抗状态，产生浮置，也与该浮置无关，第二“或”电路22的输出确定为高电平。

此外，逻辑反转了核心下降信号COREDOWN所得的高电平也被施加到第三“或”电路24的输入端子。由此，第三“或”电路24的输出与输出使能信号无关，确定为高电平。从而，反转了第三“或”电路24的输出所得的低电平被施加到三态缓冲器29的控制端子，来自核心部20的输出线路被切断。此外，从I/O部10对核心部20的输入信号与实施方式1同样，确定为低电平。

如上所说明的，根据第二实施方式，除了实施方式1中说明的效果之外，通过停止对核心部20的电源供给，即使核心部20的输出端子成为高阻抗，也可以通过与对外部的输出线路切断而抑制电流消耗。

(实施方式3)

实施方式3是对实施方式2的结构附加了下拉(pull down)功能的结构。图3是表示实施方式3中的包含I/O部10和核心部20的集成电路50的结构的电路图。第四“或”电路32、第五电平移动器34、以及晶体管36以外的结构以及动作与实施方式2同样。

从核心部20对第五电平移动器34输入输出使能信号。第五电平移动器34将输出使能信号的逻辑反转，从而将其输入到第四“或”电路32。来自第五电平移动器34的信号和逻辑反转了核心下降信号COREDOWN所得的信号被输入第四“或”电路32。第四“或”电路32的输出信号被输入晶体管36的栅极。

晶体管36是场效应晶体管，对栅极输入高电平时导通。晶体管36的漏极连接到与外部的输入输出线路，源极接地。再有，只要是开关元件，晶体管36也可以是其它的元件。

与实施方式1以及2同样，在停止对核心部20的电源供给的情况下，将核心下降信号COREDOWN设定为低电平。于是，逻辑反转了核心下降信号COREDOWN所得的高电平被施加到第四“或”电路32的输入端子。由此，第四“或”电路32的输出与输出使能信号无关，被设定为高电平。

与实施方式2同样，在第三“或”电路24的输出信号被逻辑反转、低电平被施加到控制端子时，三态缓冲器29成为高阻抗，将三态缓冲器29的输入和输出切断。在实施方式3中，在该切断的同时，晶体管36导通，与外部的输入输出线路的电平下降到地电位。

如以上所说明的，根据实施方式3，除了实施方式2中说明的效果之外，通过附加下拉机构，可以防止与外部的输入输出线路的电平成为高阻抗，并避免误动作。

图4是表示核心下降驱动部40的结构的图。在核心下降驱动部40中，电源电压VDD线和地之间设置的第三二极管42以及第四二极管44也用于静电保护，超过第三二极管42以及第四二极管44的击穿的电压被施加到电源电压线路以及信号线路的至少一个时，反向导通，从地拉拔电流。

(实施方式4)

图5是表示实施方式4中的集成电路50的配置例的图。该集成电路50使用实施方式1至3中说明的I/O部10。在核心部20的周围，配置多个I/O部10以使其包围核心部20。这里，各I/O部10构成I/O单元。在图5中，在核心部20的上、左、右边各配置5个，在下边配置4个，共计19个I/O部。各I/O部10可以使用实施方式1至3的任何一个。核心下降驱动部40设置在成四方形或环状配置在核心部20的周围的I/O部10的任意之间。从而，在核心部20的周围设置“C”字状的I/O部10和配置在“C”状的I/O部10之间的核心下降驱动部40。

在核心部20、包围核心部20的I/O部10以及核心下降驱动部40之间设有空间，并配设用于将上述核心下降信号COREDOWN发送到各I/O部10的核心下降信号线。核心下降信号线不配置在核心部20的区域。核心下降信号线由I/O部10的电源电压控制，例如以3V来驱动。由于核心部20的电源在待机时被停止，所以利用I/O部10的电源电压。核心下降驱动部40利用该信号线对各I/O部10供给核心下降信号COREDOWN。根据该配置，可以通过短的信号线对所有的I/O部10供给核心下降信号COREDOWN。

这里，也可以设置用于补偿在上述空间配设的核心下降信号线的衰减的中继缓冲器52。特别是要发送核心下降信号COREDOWN的I/O部10越多，则核心下降信号COREDOWN越被衰减，难以对各I/O部10供给均等的信号电平，因此设置中继缓冲器52的必要性高。设置中继缓冲器52的位置或中继缓冲器52的数目根据集成电路50的其它条件而不同。例如，根据I/O部10的数目或核心下降信号线的粗细长短等，核心下降信号COREDOWN的衰减的程度不同。各集成电路中的最佳的配置通过模拟或实验求出就可以。

图5中，在核心下降信号线的第二角部上配置有中继缓冲器52。为了补偿从核心下降驱动部40到该角部的位置为止的路径上衰减的电压电平，中继缓冲器52施加规定的电压。由此，可以将从核心下降信号线供给到I/O部10的核心下降信号COREDOWN调整为更均等的电平。

图6是表示集成电路50中使用的各种信号的定时的时序图。在图6中，期间A表示电源接通时动作的期间。首先，I/O部10的数字用电源电压DVDDIO以及核心部20的模拟用电源电压AVDD上升，之后，核心部20的数字用电源电压DVDD上升。

接着，为了使对核心部20的电源供给有效，核心下降信号COREDOWN从低电平转变为高电平。期间B表示重置解除期间。将核心下降信号COREDOWN和重置信号RST设为相同定时，有可能影响电路动作或物理性的可靠性，将I/O部10设为与核心下降对应的状态，通过重置信号RST停止对核心部20的电源供给。从将I/O部10设为与核心下降对应的状态开始到停止核心部20的电源为止的期间相当于上述重置解除期间。期间C表示正常动作的期间。上述四个信号全部上升时，集成电路50整体正常动作。

为了停止对核心部20的电源供给，核心下降信号COREDOWN从高电平转变为低电平。期间D表示向低消耗功率动作的转移期间。重置信号RST转移到低电平时，停止对核心部20供给数字用电源电压DVDD。期间E表示低消耗功率动作的期间。在期间D中，停止对核心部20供给数字用电源电压DVDD，对I/O部10的数字用电源电压DVDDIO的供给为有效的状态。期间F表示低消耗功率解除期间。用于从核心部20的低消耗功率动作待机状态恢复的步骤，由于对电路动作或物理性的可靠性没有特别大的影响，因此也可以自由地恢复。

如以上所说明的，根据实施方式4，可以实现即使停止对核心部20的电源供给来抑制电流消耗，也不损害电路的可靠性的集成电路50。

图7是表示电子装置70的结构的方框图。该电子装置70主要相当于携带电话、PHS(Personal Handyphone System)、PDA(Personal DigitalAssistance)、数字相机、音乐重放设备等携带型的电子装置。电子装置70具有:实施方式4中说明的集成电路50、对集成电路50供给电源的电源电路74以及对该电源电路74供给电源的直流电源72。直流电源72例如相当于锂离子电池或充电式的电池等。电源电路74将来自直流电源72的电源电压升压，或者使其稳定之后，对集成电路50供给电源电压。集成电路50也可以是基于规定的音频数据发声的音源LSI。在该情况下，电子装置70具有扬声器。

如以上所说明的，通过将实施方式1至4的任何一个的集成电路50装载在电子装置70中，可以实现即使抑制电流消耗，也可以防止闭锁或元件的耐久性下降等情况的电子装置。从而，可以兼顾延长电子装置的驱动时间的延长和维持电路的可靠性。

以上，基于实施方式说明了本发明。该实施方式为例示，这些各构成元件或各处理过程的组合可以有各种变形例，而且这样的变形例也属于本发明的范围内，这一点本领域技术人员应该理解。

例如，与实施方式相反，也可以停止对I/O部10的电源供给，并维持对核心部20的电源供给。在该情况下，设为将来自核心部20的信号固定为低电平的结构，以便不流过来自核心部20的电流。此外，停止对位于核心部20和I/O部10的接点的电平移动器的电源供给。该结构可以由图1到图3的电路容易地应用。由此，可以保持电路的可靠性并抑制功率消耗。

已经使用特定术语描述了本发明的优选实施方式，该描述仅用于示例性的目的，不用说，只要不脱离附加的权利要求的精神或范围，可以进行变更或者变动。

Claims (10)

1.一种集成电路，其特征在于，

具有分别被独立地进行电源控制的第一块、第二块，

在所述第一块和所述第二块之间还具有吸收它们的电源电压电平的差异的电平移动器，

所述第二块在所述第一块的电源断开或下降时，将对所述第一块输出的信号固定在规定的电位，

在所述第一块的电源断开或下降时，所述电平移动器的电源断开或下降。

2.一种集成电路，其特征在于，

具有实现规定的功能的核心部；以及

进行与外部的输入输出控制的输入输出部，

所述核心部以及所述输入输出部分别被独立地进行电源控制，所述输入输出部在所述核心部的电源断开或下降时，将输出到所述核心部的信号固定在规定的电位，

所述输入输出部包含吸收与所述核心部的电源电压电平的差异的电平移动器，

在所述核心部的电源断开或下降时，所述电平移动器的电源断开或下降。

3.如权利要求2所述的集成电路，其特征在于，

在所述核心部的电源断开或下降时，所述输入输出部将从所述核心部向外部的信号传送路径断路。

4.如权利要求2所述的集成电路，其特征在于，

所述输入输出部包含输入用于使所述核心部的电源断开或下降的信号、来自外部的信号、来自核心部的使能信号的逻辑门，

所述逻辑门在用于使所述核心部的电源断开或下降的信号有效时，输出用于固定为所述规定的电位的信号。

5.如权利要求4所述的集成电路，其特征在于，

所述输入输出部还包括用于将从所述核心部向外部的信号传送路径断路的三态缓冲器，

所述三态缓冲器在用于使所述核心部的电源断开或下降的信号有效时，将所述信号传送路径断路。

6.如权利要求5所述的集成电路，其特征在于，

所述输入输出部还包括被设置在连接所述三态缓冲器和外部的信号传送路径和地之间的开关元件，

所述开关元件在用于使所述核心部的电源断开或下降的信号有效时接通，并使所述信号传送路径的电位断开或下降。

7.如权利要求2至6的任何一项所述的集成电路，其特征在于，

在所述核心部的周围配置多个所述输入输出部，在所述核心部和所述多个输入输出部之间的空间配设用于对各输入输出部传送使所述核心部的电源断开或下降的情况的信号线。

8.如权利要求7所述的集成电路，其特征在于，

还包括用于驱动所述输入输出部的电源系统中配置的所述信号线的电路。

9.如权利要求7所述的集成电路，其特征在于，

还包括对要通过所述信号线传送的信号的衰减进行补偿的中继缓冲器。

10.一种电子装置，其特征在于，包括:

如权利要求2至6的任何一项所述的集成电路；以及

对所述集成电路供给电源的电源电路。

Images