CN100465941C - 一种基于dsp的并行计算装置及系统 - Google Patents
一种基于dsp的并行计算装置及系统 Download PDFInfo
- Publication number
- CN100465941C CN100465941C CNB2007101765068A CN200710176506A CN100465941C CN 100465941 C CN100465941 C CN 100465941C CN B2007101765068 A CNB2007101765068 A CN B2007101765068A CN 200710176506 A CN200710176506 A CN 200710176506A CN 100465941 C CN100465941 C CN 100465941C
- Authority
- CN
- China
- Prior art keywords
- concurrent operation
- dsp
- control unit
- parallel
- indicative control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Small-Scale Networks (AREA)
Abstract
本发明提供一种基于DSP的并行计算装置及系统，所述的装置包括：显示控制单元包括：第一DSP，以及与该第一DSP相联接的第一微处理器、第一可编程控制逻辑器件、显示器和至少二个通信接口；并行交换单元包括：第二DSP，以及与该第二DSP相联接的第二微处理器、第二可编程控制逻辑器件和至少三个通信接口；运算单元包括：第三DSP，以及与该第三DSP相联接的第三可编程控制逻辑器件、存储器和通信接口；并且，所述并行交换单元的一个通信接口与所述显示控制单元的一个通信接口相连接，所述并行交换单元的另两个通信接口分别与两个所述运算单元的通信接口相连接。用以解决并行计算设备的高成本、高占地面积、高功耗的问题。
Description
技术领域
本发明关于计算机并行计算技术，具体的讲是一种基于DSP的并行计算装置及系统。
背景技术
科学计算是伴随着电子计算机的出现而迅速发展并获得广泛应用的新兴交叉学科，是数学及其计算机实现在高科技领域应用的必不可少的纽带和工具。
并行计算可以利用并行计算机或分布式计算机系统提供单个处理器所不具备的计算能力。人们在研制新一代计算机的努力中，一个共同的特点就是采用并行技术。增加同一时间间隔内操作数量的技术即所谓并行处理技术；为并行处理所设计的计算机统称之为并行计算机；在并行计算机上求解问题称之为并行计算；在并行计算机上实现求解问题的算法可称之为并行算法。
并行性(parallelism)有两种含义：一是同时性(simutaneity)，亦即并行性指两个或多个事件在同一时问发生；二是并发性(ncurrency)，指两个或多个事件在同一时间间隔内发生。
现有技术中，机群系统是利用高速通用网络将一组高性能工作站或高档PC机，按某种结构连接起来，在并行程序设计以及可视化人机交互集成开发环境支持下，统一调度，协调处理，实现高效并行处理的系统。从结构和结点间的通信方式来看，它属于分布存储系统。机群系统中的主机和网络可以是同构的，也可以是异构的。
机群系统的特点是性能高，速度快，但是价格高昂，功耗巨大，占地面积很大。机群系统目前已经成为高性能计算机的发展方向，世界上top500排行榜的高性能计算机系统绝大多数是机群系统。
尽管机群式并行系统具有超强的性能，速度达几百万亿次/秒，但是现在一些大规模和超大规模HPC(高性能计算)用户已经把能耗(每瓦特计算性能Flops/W)和占地面积(每平方米计算性能Flops/m2)作为HPC选购的重要指标关注。一些HPC供应商也把降低能耗和减少系统占地面积作为战略课题来研究，甚至已经将功耗控制课题提高到体系结构设计的高度。
中国发明专利申请00814367.6公开了一种并行计算机体系结构、使用这种体系结构的信息处理单元，该发明申请所公开的技术方案被合并于此以作为本发明的现有技术。
发明内容
本发明提供一种基于DSP的并行计算装置及系统，用以解决并行计算设备的高成本、高占地面积、高功耗的问题。本发明的技术方案为：
一种基于DSP的并行计算装置，所述的装置包括：显示控制单元、至少一个并行交换单元和至少两个运算单元；其中，所述的显示控制单元包括：第一DSP，以及与该第一DSP相联接的第一微处理器、第一可编程控制逻辑器件、显示器和至少二个通信接口；所述的并行交换单元包括：第二DSP，以及与该第二DSP相联接的第二微处理器、第二可编程控制逻辑器件和至少三个通信接口；所述的运算单元包括：第三DSP，以及与该第三DSP相联接的第三可编程控制逻辑器件、存储器和通信接口；并且，所述并行交换单元的一个通信接口与所述显示控制单元的一个通信接口相连接，所述并行交换单元的另两个通信接口分别与两个所述运算单元的通信接口相连接。
一种基于DSP的并行计算系统，该系统包括，计算机；所述的系统还包括：基于DSP的并行计算装置；该基于DSP的并行计算装置包括，显示控制单元、至少一个并行交换单元和至少两个运算单元；其中，所述的显示控制单元包括：第一DSP，以及与该第一DSP相联接的第一微处理器、第一可编程控制逻辑器件、显示器和至少二个通信接口；所述的并行交换单元包括：第二DSP，以及与该第二DSP相联接的第二微处理器、第二可编程控制逻辑器件和至少三个通信接口；所述的运算单元包括：第三DSP，以及与该第三DSP相联接的第三可编程控制逻辑器件、存储器和通信接口；并且，所述的计算机与所述的显示控制单元的一个通信接口相连接，所述显示控制单元的另一个通信接口与所述并行交换单元的一个通信接口相连接，所述并行交换单元的另两个通信接口分别与两个所述运算单元的通信接口相连接。
本发明的有益效果在于：采用DSP作为并行运算核心，将计算机输出的并行运算任务通过显示控制单元和并行转换单元分配给多个运算单元进行并行运算，由于显示控制单元、并行转换单元和多个运算单元可集中安装在一个小机壳内，所以本发明装置即可完成并行运算任务，又实现了的低成本、很小的占地面积、低功耗的良好的发明效果。
附图说明
图1是本发明装置运算单元的结构框图；
图2是本发明装置并行交换单元的结构框图；
图3是本发明装置显示控制单元的结构框图；
图4是本发明装置的结构框图；
图5是本发明系统具体实施方式的结构框图；
图6是本发明装置的机壳示意图；
图7是本发明系统具体实施方式的连接示意图；
图8是本发明装置显示控制单元的工作流程图；
图9是本发明装置并行交换单元的工作流程图；
图10是本发明装置运算单元的作流程图；
图11是本发明装置运算单元的电源电路图；
图12是本发明装置运算单元的以太网接口电路图；
图13是本发明装置并行交换单元的网络开关电路图；
图14是本发明装置显示控制单元的接口电路图；
图15是本发明装置显示控制单元的微控制器(MCU)电路图；
图16是本发明装置显示控制单元的可编程逻辑器件(CPLD)电路图；
图17是本发明实施例并行运算任务分配示意图。
具体实施方式
以下结合附图说明本发明的具体实施方式。如图1所示，为本发明具体实施方式的一种基于DSP的并行计算装置的显示控制单元，该显示控制单元包括：第DSP1，以及与DSP1相联接的微处理器(MCU1)、可编程控制逻辑器件(CPLD1)、显示器(LCD)和以太网开关1(Ether Switch)，该以太网开关1至少连接二个以太网接口；该显示控制单元被制成一块显示控制板(S-cnct PCB)。
如图2所示，为本发明具体实施方式的一种基于DSP的并行计算装置的并行交换单元，该并行交换单元包括：DSP2，以及与该DSP2相联接的、CPLD2和以太网开关2(Ether Switch)，该以太网开关2至少连接三个以太网接口；该并行交换单元被制成一块并行交换板(U-cnct PCB)。
如图3所示，为本发明具体实施方式的一种基于DSP的并行计算装置的运算单元，该运算单元包括：DSP3，以及与该DSP3相联接的CPLD3、存储器和一个以太网接口；该运算单元被制成一块运算单元板(Unit PCB)。
如图4所示，为本发明具体实施方式的一种基于DSP的并行计算装置，并且所述并行交换单元的一个通信接口与所述显示控制单元的一个通信接口相连接，所述并行交换单元的另两个通信接口分别与两个所述运算单元的通信接口相连接。
如图6所示，为本发明具体实施方式的一种基于DSP的并行计算装置，所述的显示控制板(S-cnct PCB)、并行交换板(U-cnct PCB)和运算单元板(UnitPCB)安装在一个机壳601内；显示器604透出机壳601，用于显示并行运算任务和湿度等参数。以太网接口605用于与外部连接。机壳601上还安装有电源开关602和多个按键603，多个按键603用于对基于DSP的并行计算装置进行操作设置。
实施例
如图5、7所示，为本发明系统的一实施例。其中，如图7所示将一笔记本电脑与基于DSP的并行计算装置相连接组成本实施例系统，以进行并行运算。
如图5所示，本实施例的基于DSP的并行计算装置由一块显示控制板(S-cnctPCB)、五块并行交换板(U-cnct PCB)和四十块运算单元板(Unit PCB)组成，并且将这些PCB板安装在一个机壳601内。
所述的显示控制板(S-cnct PCB)包括DSP1，以及与DSP1相联接的微处理器(MCU1)、可编程控制逻辑器件(CPLD1)、显示器(LCD)、以太网开关和六个以太网接口。
五个并行交换板(U-cnct PCB)中的每一个都相同，该并行交换板(U-cnctPCB)包括：DSP2，以及与该DSP2相联接的、CPLD2、以太网开关2(Ether Switch)和九个以太网接口。
四十块运算单元板(Unit PCB)中的每一个都相同，且该运算单元板(UnitPCB)包括：DSP3，以及与该DSP3相联接的CPLD3、存储器和一个以太网接口。
所述显示控制板(S-cnct PCB)的六个以太网接口中的一个以太网接口与笔记本电脑的以太网接口相连接，用于接收笔记本电脑发出的并行运算任务和向笔记本电脑输出并行运算结果。另外五个以太网接口分别连接一个并行交换板(U-cnct PCB)，用于向五个并行交换板(U-cnct PCB)(并行交换板100—500)传送并行运算任务和从五个并行交换板(U-cnct PCB)接收反馈的并行运算结果。
每个并行交换板(U-cnct PCB)的九个以太网接口中的一个以太网接口用于与显示控制板(S-cnct PCB)连接，接收显示控制板(S-cnct PCB)传来的并行运算任务和反馈并行运算结果，另外八个以太网接口分别连接一个运算单元板(Unit PCB)；用于向运算单元板(Unit PCB)(共有五组运算单元板，每组8个运算单元板，即：运算单元板101—108、201—208、……、501—508)传送并行运算任务和接收反馈的并行运算结果。
如图8所示，是显示控制单元的工作流程图。系统启动后，先对MCU1进行初始化，然后判断是否有中断请求，如果有中断请求，则开外部中断，如果没有中断请求，则返回。开外部中断后，等待进一步的中断，并显示DSP1的工作状态和温度、湿度等参数。对运算任务是否全部完成进行判断，如果未完成，则返回，如果已经完成全部运算任务，则结束本次并行运算任务。
如图9所示，是并行交换单元的工作流程图；系统启动后，先对MCU2进行初始化，然后判断是否有中断请求，如果有中断请求，则开8路外部中断，如果没有中断请求，则返回。开8路外部中断后，等待进一步的中断，并显示DSP2的工作状态和温度、湿度等参数。对运算任务是否全部完成进行判断，如果未完成，则返回，如果已经完成全部运算任务，则结束本次并行运算任务。
如图10所示，是运算单元的作流程图；系统启动后，先判断是否有中断请求，如果有中断请求，则开网络中断和外部中断，如果没有中断请求，则返回。开网络中断和外部中断后，等待网络中断、接受并行运算任务，执行运算任务，等待新中断。对运算任务是否全部完成进行判断，如果未完成，则返回，如果已经完成全部运算任务，则结束本次并行运算任务。
在本实施例中，运算单元中的DSP3采用TI 6000系列浮点DSP，运算能力，双精度浮点，2400MFLOPS；512MB运算内存；以40单元为例，运算能力为：2400x40＝96000MFLPs＝96 GFLOPs。支持10/100Mbit Ethernet协议。具备高度优化的供电系统，高精度时钟源，用户可编程的片上可编程逻辑器件。如图11所示为运算单元的电源电路图。如图12所示是运算单元的以太网接口电路图。
并行交换单元，内嵌Ethernet网络交换系统，具有9端口10/100MbitEthernet；具备高度优化的供电系统，高精度时钟源，用户可编程的片上可编程逻辑器件。如图13所示，是并行交换单元的网络开关电路图。
显示控制单元，内嵌Ethernet网络交换系统，具有6端口10/100MbitEthernet；具备高度优化的供电系统，高精度时钟源，用户可编程的片上可编程逻辑器件。带有字符型24x2 LCD显示器，带有系统设置与复位开关。如图14所示，是显示控制单元的接口电路图；如图15所示，是显示控制单元的微控制器(MCU)电路图；如图16所示，是显示控制单元的CPLD电路图。
本实施例系统的软件包括；关于运算电磁学、内容管理，视频检索、图像检索等的算法库；各功能板卡底层驱动程序代码(包括DSP，MCU)，CPLD逻辑代码；ethernet设备端驱动代码；PC端关于ethernet的驱动代码，管理软件代码，应用软件代码；
本实施例还可为笔记本电脑无线传输的天线设计。接受任务后通过PC将运算任务分配到40个运算单元，各单元运行GEMS1.0电磁仿真软件，运算完成后，将结果汇总到PC端。对数据进行分析，存储等。
如图17所示，是本发明实施例处理视频图像数据并行运算任务的视频数据分配示意图。H.264标准规定一个帧(Frame)可划分为多个片段(slice)，每个片段的编码不依赖于同一帧其它片段。根据此特点，同一帧内的各个片段可以并行编码。如图17所示，任何一帧图像(包括I帧、B帧、P帧)可以在显示控制板(S-cnct PCB)被分成40个片段通过5个并行交换板(U-cnct PCB)分送给40个所述的运算单元板(Unit PCB)去处理。每个片段对应一个运算单元板(UnitPCB)的DSP，使得40个片段同时进行编码。与frame级并行算法相比，slice级并行算法不用考虑前后帧之间的参考问题。同一个frame内的各个slice可以按任意顺序编码，使并行编码具有更大的自由度，有利于提高并行化效率。但是对一个slice中宏块的编码不能用另一个slice中的宏块作参考，降低了宏块之间的相关性，这就使数据压缩率有所下降。因而在采取slice级并行前，需对图像质量、数据压缩率和并行效率三者做权衡。
本实施例的并行运算以Slice作为基本的任务调度单元，对H.264的视频编码任务进行合理的分配和调度后，由各个所述的运算单元板(Unit PCB)进行并行编码。在并行运算时是由显示控制板(S-cnct PCB)读入原始的视频码流，确定参数设置后，将一幅图像划分为有限数目(比如40个)的Slice，并将其通过并行交换板(U-cnct PCB)平均依次分配给各个所述的运算单元板(Unit PCB)进行并行编码。各所述的运算单元板(Unit PCB)编码工作完成后，再将码流经并行交换板(U-cnct PCB)传回显示控制板(S-cnct PCB)，由显示控制板(S-cnct PCB)负责将收集到的压缩比特流进行组合，形成符合H.264视频编码标准格式的码流。此外，显示控制板(S-cnct PCB)还负责各处理器间的同步。这种并行运算简单，便于实现，显示控制板(S-cnct PCB)的负载能基本达到平衡。
以上具体实施方式仅用于说明本发明，而非用于限定本发明。
Claims (10)
1.一种基于DSP的并行计算装置，其特征是，所述的装置包括：显示控制单元、至少一个并行交换单元和至少两个运算单元；其中，
所述的显示控制单元包括：第一DSP，以及与该第一DSP相联接的第一微处理器、第一可编程控制逻辑器件、显示器和至少二个通信接口；
所述的并行交换单元包括：第二DSP，以及与该第二DSP相联接的第二微处理器、第二可编程控制逻辑器件和至少三个通信接口；
所述的运算单元包括：第三DSP，以及与该第三DSP相联接的第三可编程控制逻辑器件、存储器和通信接口；并且，
所述并行交换单元的一个通信接口与所述显示控制单元的一个通信接口相连接，所述并行交换单元的另两个通信接口分别与两个所述运算单元的通信接口相连接。
2.根据权利要求1所述的装置，其特征是，所述的显示控制单元还包括第一以太网开关，并且所述的显示控制单元包括至少二个通信接口是指，该显示控制单元具有六个以太网接口；
所述的装置包括五个并行交换单元，每个所述的并行交换单元还包括第二以太网开关，并且所述的并行交换单元包括至少三个通信接口是指，每个并行交换单元具有九个以太网接口；
所述的装置包括至少两个运算单元是指，所述的装置包括四十个所述的运算单元；其中，
所述显示控制单元的六个以太网接口中的一个以太网接口用于接收外部的并行运算任务和输出并行运算结果，另外五个以太网接口分别连接一个所述的并行交换单元，用于向所述的并行交换单元传送并行运算任务和接收反馈的并行运算结果；
每个所述的并行交换单元的九个以太网接口中的一个以太网接口用于接收所述显示控制单元传来的并行运算任务和反馈并行运算结果，另外八个以太网接口分别连接一个所述的运算单元；用于向所述的运算单元传送并行运算任务和接收反馈的并行运算结果；
所述运算单元的通信接口为一个以太网接口，用于接收并行交换单元传来的并行运算任务、执行并行运算和输出并行运算结果。
3.根据权利要求1所述的装置，其特征是，所述显示控制单元的两个通信接口中的一个接口用于接收外部的并行运算任务和输出并行运算结果，另外一个接口连接一个所述的并行交换单元，用于向所述的并行交换单元传送并行运算任务和接收反馈的并行运算结果；
所述的并行交换单元的三个通信接口中的一个接口用于接收所述显示控制单元传来的并行运算任务和反馈并行运算结果，另外两个接口分别连接一个所述的运算单元；用于向所述的运算单元传送并行运算任务和接收反馈的并行运算结果；
所述运算单元的通信接口用于接收并行交换单元传来的并行运算任务、执行并行运算和输出并行运算结果。
4.根据权利要求1所述的装置，其特征是，所述显示控制单元还包括第一以太网开关；所述并行交换单元还包括第二以太网开关；所述的通信接口为以太网接口。
5.根据权利要求1至4任意一项所述的装置，其特征是，所述的显示控制单元、并行交换单元和运算单元安装在一个机壳内；所述的显示器透出机壳，用于显示并行运算任务和湿度参数。
6.一种基于DSP的并行计算系统，该系统包括，计算机；其特征是，所述的系统还包括：基于DSP的并行计算装置；该基于DSP的并行计算装置包括，显示控制单元、至少一个并行交换单元和至少两个运算单元；其中，
所述的显示控制单元包括：第一DSP，以及与该第一DSP相联接的第一微处理器、第一可编程控制逻辑器件、显示器和至少二个通信接口；
所述的并行交换单元包括：第二DSP，以及与该第二DSP相联接的第二微处理器、第二可编程控制逻辑器件和至少三个通信接口；
所述的运算单元包括：第三DSP，以及与该第三DSP相联接的第三可编程控制逻辑器件、存储器和通信接口；并且，
所述的计算机与所述的显示控制单元的一个通信接口相连接，所述显示控制单元的另一个通信接口与所述并行交换单元的一个通信接口相连接，所述并行交换单元的另两个通信接口分别与两个所述运算单元的通信接口相连接。
7.根据权利要求6所述的系统，其特征是，所述的显示控制单元还包括第一以太网开关，并且所述的显示控制单元包括至少二个通信接口是指，该显示控制单元具有六个以太网接口；
所述的基于DSP的并行计算装置包括五个并行交换单元，每个所述的并行交换单元还包括第二以太网开关，并且所述的并行交换单元包括至少三个通信接口是指，每个并行交换单元具有九个以太网接口；
所述的基于DSP的并行计算装置包括至少两个运算单元是指，所述的基于DSP的并行计算装置包括四十个所述的运算单元；其中，
所述显示控制单元的六个以太网接口中的一个以太网接口用于接收外部的并行运算任务和输出并行运算结果，另外五个以太网接口分别连接一个所述的并行交换单元，用于向所述的并行交换单元传送并行运算任务和接收反馈的并行运算结果；
每个所述的并行交换单元的九个以太网接口中的一个以太网接口用于接收所述显示控制单元传来的并行运算任务和反馈并行运算结果，另外八个以太网接口分别连接一个所述的运算单元；用于向所述的运算单元传送并行运算任务和接收反馈的并行运算结果；
所述运算单元的通信接口为一个以太网接口，用于接收并行交换单元传来的并行运算任务、执行并行运算和输出并行运算结果。
8.根据权利要求6所述的系统，其特征是，所述显示控制单元的两个通信接口中的一个接口用于接收外部的并行运算任务和输出并行运算结果，另外一个接口连接一个所述的并行交换单元，用于向所述的并行交换单元传送并行运算任务和接收反馈的并行运算结果；
所述的并行交换单元的三个通信接口中的一个接口用于接收所述显示控制单元传来的并行运算任务和反馈并行运算结果，另外两个接口分别连接一个所述的运算单元；用于向所述的运算单元传送并行运算任务和接收反馈的并行运算结果；
所述运算单元的通信接口用于接收并行交换单元传来的并行运算任务、执行并行运算和输出并行运算结果。
9.根据权利要求6所述的系统，其特征是，所述显示控制单元还包括第一以太网开关；所述并行交换单元还包括第二以太网开关；所述的通信接口为以太网接口。
10.根据权利要求6至9任意一项所述的系统，其特征是，所述的基于DSP的并行计算装置还具有一个机壳；所述的显示器透出机壳，用于显示并行运算任务和湿度参数；所述显示控制单元的一通信接口透出机壳，用于与所述的计算机相连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007101765068A CN100465941C (zh) | 2007-10-30 | 2007-10-30 | 一种基于dsp的并行计算装置及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007101765068A CN100465941C (zh) | 2007-10-30 | 2007-10-30 | 一种基于dsp的并行计算装置及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101140559A CN101140559A (zh) | 2008-03-12 |
| CN100465941C true CN100465941C (zh) | 2009-03-04 |
Family
ID=39192514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007101765068A Active CN100465941C (zh) | 2007-10-30 | 2007-10-30 | 一种基于dsp的并行计算装置及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100465941C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105892359A (zh) * | 2016-04-28 | 2016-08-24 | 中国科学院电子学研究所 | 一种多dsp并行处理系统及其处理方法 |
| CN109379556B (zh) * | 2018-09-30 | 2021-11-12 | 中国船舶重工集团公司第七0九研究所 | 基于业务处理基础单元的音视频系统及其工作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6449719B1 (en) * | 1999-11-09 | 2002-09-10 | Widevine Technologies, Inc. | Process and streaming server for encrypting a data stream |
| CN1506862A (zh) * | 2002-12-11 | 2004-06-23 | 中国科学院自动化研究所 | 基于多dsp并行处理的自主移动机器人平台 |
| US6968445B2 (en) * | 2001-12-20 | 2005-11-22 | Sandbridge Technologies, Inc. | Multithreaded processor with efficient processing for convergence device applications |
| CN201111037Y (zh) * | 2007-10-30 | 2008-09-03 | 中国传媒大学 | 一种基于dsp的并行计算装置及系统 |
-
2007
- 2007-10-30 CN CNB2007101765068A patent/CN100465941C/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6449719B1 (en) * | 1999-11-09 | 2002-09-10 | Widevine Technologies, Inc. | Process and streaming server for encrypting a data stream |
| US6968445B2 (en) * | 2001-12-20 | 2005-11-22 | Sandbridge Technologies, Inc. | Multithreaded processor with efficient processing for convergence device applications |
| CN1506862A (zh) * | 2002-12-11 | 2004-06-23 | 中国科学院自动化研究所 | 基于多dsp并行处理的自主移动机器人平台 |
| CN201111037Y (zh) * | 2007-10-30 | 2008-09-03 | 中国传媒大学 | 一种基于dsp的并行计算装置及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101140559A (zh) | 2008-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103645954B (zh) | 一种基于异构多核体系的cpu调度方法、装置和系统 | |
| CN102710477B (zh) | 一种基于vpx总线结构的数据处理系统 | |
| CN201765535U (zh) | 便携式云终端装置 | |
| CN102736595A (zh) | 一种基于32位微处理器和rtos的智能配电终端统一平台 | |
| CN106569727A (zh) | 一种多控制器间多存储器共享并行数据读写装置及其写入、读取方法 | |
| CN111182239B (zh) | 一种ai视频处理方法与装置 | |
| Yamamoto et al. | The K computer operations: experiences and statistics | |
| CN103076849B (zh) | 可重构微服务器系统 | |
| CN100399318C (zh) | 一种具有多处理器的计算机及其操作方法 | |
| CN105045408B (zh) | 一种具有kvm键鼠的笔记本电脑及其kvm切换方法 | |
| CN104021105A (zh) | 一种基于arm的多功能接口扩展装置及方法 | |
| CN100465941C (zh) | 一种基于dsp的并行计算装置及系统 | |
| CN2737060Y (zh) | 高压变频器中的控制信号传送装置 | |
| CN201111037Y (zh) | 一种基于dsp的并行计算装置及系统 | |
| CN101303687A (zh) | 一种嵌入式异构多核体系片上通信的实现方法 | |
| CN103020008B (zh) | 计算能力增强的可重构微服务器 | |
| CN106843890A (zh) | 基于智能决策的传感器网络、节点及其运行方法 | |
| CN203038031U (zh) | 一种基于嵌入式实时操作系统的数据采集系统 | |
| CN101201594A (zh) | 基于cmx-rtos嵌入式实时操作系统的电动执行机构控制方法 | |
| CN104914761A (zh) | 一种基于互联网的远程环境检测与电器控制系统 | |
| CN208174726U (zh) | 数据传输装置及智能交互平板 | |
| CN102637387B (zh) | 无线电子席位牌 | |
| CN201111019Y (zh) | 实时高速的多dsp分布式处理系统 | |
| CN202085177U (zh) | 交互式信息管理装置 | |
| CN206312135U (zh) | 一种安卓智能核心板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Assignee: Suzhou Land High Tech System Science & Technology Co., Ltd. Assignor: Communication University of China Contract record no.: 2012990000059 Denomination of invention: Paralleling calculating machinery based on DSP and system Granted publication date: 20090304 License type: Exclusive License Open date: 20080312 Record date: 20120222 |
|
| ASS | Succession or assignment of patent right |
Owner name: SUZHOU LAND HIGH SYSTEM TECHNOLOGY CO., LTD. Free format text: FORMER OWNER: CHINA COMMUNICATION UNIV. Effective date: 20130217 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100024 CHAOYANG, BEIJING TO: 215000 SUZHOU, JIANGSU PROVINCE |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20130217 Address after: Science and Technology City kolding road high tech Zone of Suzhou City, Jiangsu province 215000 No. 78 No. 7 Building 2 layer Patentee after: Suzhou Land High Tech System Science & Technology Co., Ltd. Address before: 100024 Beijing city Chaoyang District Dingfuzhuang East Street No. 1 Patentee before: Communication University of China |