CN100444382C - 平面聚合物存储器件 - Google Patents

平面聚合物存储器件 Download PDF

Info

Publication number
CN100444382C
CN100444382C CNB2004800153124A CN200480015312A CN100444382C CN 100444382 C CN100444382 C CN 100444382C CN B2004800153124 A CNB2004800153124 A CN B2004800153124A CN 200480015312 A CN200480015312 A CN 200480015312A CN 100444382 C CN100444382 C CN 100444382C
Authority
CN
China
Prior art keywords
memory device
electrode
organic
layer
organic semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800153124A
Other languages
English (en)
Other versions
CN1799143A (zh
Inventor
N·H·特里普沙斯
M·布诺斯基
U·奥科罗阿尼亚吾
S·K·潘格尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Spansion LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion LLC filed Critical Spansion LLC
Publication of CN1799143A publication Critical patent/CN1799143A/zh
Application granted granted Critical
Publication of CN100444382C publication Critical patent/CN100444382C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5664—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using organic memory material storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/20—Organic diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种能够作为非易失性存储器件工作的平面聚合物存储器件(100)。能够以两个或更多个电极以及与一个电极相关的电极延伸部分来形成平面聚合物存储器件(100)，其中，选择性导电介质及电介质隔离电极。形成平面聚合物存储器件(100)的方法包括以下步骤中的至少一个步骤：形成具有相关的插塞的第一电极(125)，形成第二电极(140)，在延伸部分之上形成钝化层(130)，沉积有机聚合物以及图案化该有机聚合物(115)。该方法可将平面聚合物存储器件集成到半导体工艺中。平面聚合物存储器件(100)可进一步采用薄膜二极管(TFD)，以协助编程。TFD可形成在第一电极(125)与选择性导电介质之间或在第二电极(140)与选择性导电介质之间。

Description

平面聚合物存储器件
技术领域
本发明一般涉及有机存储器件，尤其涉及平面聚合物存储器件(planar polymer memory devices)。
背景技术
计算机及电子器件的数量、使用范围及复杂性持续地增加。计算机的功能变得越来越强大，新的改进的电子器件不断发展(例如数字音频播放器、视频播放器)。此外，数字媒体(例如数字音频、视频、图像等)的成长及使用进一步推动了这些器件的发展。这些成长及发展极大地增加了计算机及电子器件所期望/所需存储及维持的信息量。
存储器件通常包含存储器单元阵列。每个存储器单元可以存取(accessed)或“读取”、“写入”及“擦除”信息。存储器单元以“关闭”或“开启”状态(例如，限制在2个状态)来维持信息，亦称为“0”或“1”。通常，寻址存储器件以取回特定数目的字节(例如，每个字节8个存储器单元)。对于易失性存储器件，存储器单元必须周期性地“刷新”以维持本身的状态。这类存储器件通常由执行这些各种功能以及能够切换及维持这两种状态的半导体器件制成。这些器件通常采用无机固态技术制备，诸如晶体硅器件。存储器件中采用的常见半导体器件是金属氧化物半导体场效应晶体管(MOSFET)。
由于对信息存储的需求不断增加，所以存储器件开发商及制备商一直致力于提高存储器件的存储容量(例如，提高每片芯片的存储)。一个邮票大小的硅片可以含有数千万个晶体管，每个晶体管只有几百纳米大小。然而，硅基器件正在接近其基本物理尺寸的极限。无机固态器件通常受到复杂体系结构的阻碍，这种复杂体系结构导致高成本及数据存储密度的损失。为了维持存储的信息，必须持续性地给基于无机半导体材料的易失性半导体存储器件供应电流，导致受热及高电能消耗。非易失性半导体器件具有降低的数据速率、相对较高的能量消耗和较大的复杂度。
此外，当无机固态器件的尺寸减小而集成度增加时，对于对准偏差的敏感度将增大，而使制备明显地更难。在较小的最小尺寸下形成特征并不表示该最小尺寸可用来制备可工作的电路。因此必须具有远小于较小最小尺寸的对准偏差，例如，最小尺寸的四分之一。
按比例缩小无机固态器件的尺寸引发掺杂剂扩散长度的问题。当尺寸减小时，硅中的掺杂剂扩散长度给过程设计造成困难。关于这一点，已做过很多调整以减小掺杂剂迁移率及减少在高温下的时间。然而，尚不清楚这些调整是否可以无限制地持续下去。再者，在半导体结(junction)的两端施加电压(在反向偏压方向上)会在结的周围产生耗尽区。耗尽区宽度依赖于半导体的掺杂程度。如果耗尽区扩展以至于接触到另一个耗尽区，则可能造成穿透(punch-through)或失控的电流流动。
较高的掺杂程度易于将避免穿透所需的间隔最小化。然而，如果单位距离的电压变化较大，则会产生进一步的困难，因为单位距离的电压变化较大意味着电场值较大。穿过如此陡峭梯度的电子可能被加速到明显高于最小导带能的能级。这样的电子是热电子，可以足够地活跃而穿过绝缘层体，导致半导体器件不可逆的退化。
按比例缩小和集成使单片半导体衬底中的隔离更具挑战。特别地，器件横向间的相互隔离在某些情况下比较困难。另一个难点是漏电流按比例减小。还有一个难点是由载流子在衬底内的扩散引起的；即自由载流子可以扩散数十微米并中和存储的电荷。因此，对于无机存储器件来说，进一步缩小器件以及增加密度可能会受到限制。此外，对于无机非易失性存储器件来说，在减小器件的同时要满足增长的性能要求是特别困难的，尤其是还要维持低成本时。
发明内容
下面是本发明的概述，用以提供对本发明某些方面的基本了解。本概述并非意在确认本发明的重点/关键要素或描述本发明的范围。其唯一的目的在于以简单的形式来呈现本发明的一些概念，以作为后文所提供的更详细描述的序言。
本发明涉及制备平面聚合物(例如，有机半导体)存储器件的系统及方法。提供了有机存储器件，所述有机存储器件可在形成在该器件内的有机材料内储存信息。所述存储器件包含至少第一电极及第二电极、有机材料、以及沉积在所述电极中的一个电极之上的钝化层(passive layer)。可在介电层内形成与所述钝化层有关的电极的一部分及另一电极，其中，然后可在所述电极及介电层之上形成所述有机材料，以便在基本上平行的工艺中以平面的方式操作性地耦接到(operativelycouple)所述电极。
所述方法有助于将构建平面聚合物存储器件的工艺与半导体工艺集成起来。提供了有机存储器件，所述有机存储器件具有用来储存信息的有机半导体层以及与所述有机半导体层一同起作用以帮助储存信息的钝化层。第一电极及第二电极可共同位于所述有机半导体层之上或之下。因此，可利用所述工艺而以同时进行的方式有效率地制备平面聚合物存储器件及半导体器件，因而可节省时间并降低成本。
此外，可在平面聚合物存储器件内集成薄膜二极管(thin film diode，TFD)或类似的非对称阻隔器件(asymmetric blocking device)，以有助于编程半导体储存材料。例如，TFD可在各个存储器结构之间形成电压/电流控制的隔离阻挡层(isolation barrier)。可通过将阀电压(thresholdvoltages)施加到组件(例如，正向二极管电压、反向齐纳击穿电压)，并将电压施加到存储器结构内下方的钝化层及导电层而激活存储器单元，其中可将位以0、1或其它中间阻抗状态的形式储存在所选部分内或存储器结构内。
本发明的另一方面涉及制备多层有机半导体存储器件的系统及方法。提供了多层有机存储器结构，所述多层有机存储器结构可将信息储存在与该结构相关的有机材料内。此种存储器结构包含多个电极、有机材料、以及与所述电极中的一个电极相关的钝化层。该有机存储器结构能以垂直配置的方式形成，其中将两个或更多个有机存储器件相对于一电极而设于不同位置。此外，多个垂直配置的堆叠可以并行地形成，因而有助于构建高密度存储器件，具有多层垂直配置的存储器单元，并提供对各个单元的高速并行存取。在这种方式下，可显著改善存储器件的使用、密度、及封装。
本发明提供了具有至少下列中的一个或多个的有机存储器件：比无机存储器件小的尺寸、储存多位信息的能力、较短的电阻/阻抗切换时间、低工作电压、低成本、高可靠性、长寿命(数千/数百万的周期)、三维封装的能力、相关的低温加工、较轻的重量、高密度/集成度、以及延长的存储保持时间。
为了达到前文及相关的目标，本发明包括了在下文中充分说明及在权利要求中特别指出的特征。下面的说明及附图详细阐明了本发明的某些示例性方面及实施。然而，这些说明及附图仅表示可采用本发明原理的各种方式中的一小部分。当结合附图考虑时，本发明的其它目的、优点及新颖性将从本发明的下面详细描述变得显而易见。
附图说明
图1是示意根据本发明一个方面的存储器件的例示层及结构的方块图；
图2是根据本发明一个方面的基本单单元存储器件的顶视图；
图3是根据本发明一个方面的平面聚合物存储器件的一部分的第一横截面剖视图；
图4是根据本发明一个方面的平面聚合物存储器件的一部分的第二横截面剖视图；
图5示意了根据本发明一个方面的制备平面聚合物存储器件工艺的一部分的例示方法；
图6提供了根据本发明一个方面形成存储器件底层的三维视图及平面图；
图7是图6的延续，其中示意了存储器件的第二层的形成；
图8是图7的延续，其中显示了存储器件的顶层的形成；
图9示意了可与本发明一个方面中的平面聚合物存储器件一起使用的基本TFD组件的架构；
图10显示了根据本发明一个方面的采用TFD的第一例示平面聚合物存储器件；
图11显示了根据本发明一个方面的例示的堆叠式平面聚合物存储器件；
图12示意了根据本发明一个方面的采用TFD的两个例示面聚合物存储器件；
图13显示了根据本发明一个方面的存储器件结构可使用的几个替代性架构形状；
图14显示了根据本发明一个方面的存储器件的例示操作；
图15是可用于根据本发明一个方面的有机存储器件中的钝化层的方块图；
图16是示意根据本发明一个方面以CVD工艺形成的有机聚合物层的方块图；
图17是示意根据本发明一个方面以CVD工艺形成的另一有机聚合物层的方块图；
图18是根据本发明一个方面以CVD工艺形成的又一有机聚合物层的方块图。
具体实施方式
本发明提供能作为非易失性存储器件而工作的平面聚合物存储器件。单个单元的存储组件可由两个或更多个电极、与至少一个电极相关的电极延伸部分、钝化层、被操作性地耦接以形成单独存储器单元的选择性导电介质(selectively conductive medium)、以及用来协助编程和/或隔离存储器单元层的可选的分隔层(partitioning layer)所构建。
通过跨过所述两个或更多个电极施加各种偏压，可将存储器单元的阻抗状态储存在选择性导电介质内。通过施加电流然后测量选择性导电介质的阻抗状态，可读取该阻抗状态。该选择性导电介质的阻抗状态代表一位或多位的信息，且并不需要持续的电源供应或刷新电力周期来保持或维持所储存的阻抗状态。
本方法包括在介电层内形成位线。随后，与位线相关的导电插塞(conductive plug)(例如，延伸部分)以及字线可在形成在位线之上的介电层内个别形成，连续地和/或同时地。导电插塞形成的方式使得导电插塞及位线被操作性地耦接。通常在与位线相关的导电插塞之上形成钝化材料，以有助于导电插塞与选择性导电介质之间的存取。选择性导电介质形成在钝化材料与字线之上。可在存储器单元的各位置内形成可选的分隔组件。例如，可邻近第一电极和/或邻近第二电极而形成分隔组件。
首先参阅图1，根据本发明示意了有机存储器件(例如，平面聚合物存储器件)的例示层及结构的方块图。在一方面，可将有机存储器件以一层或多层表示，其中，一层提供功能和/或用于提供功能(例如，导电、半导电、及不导电能力)的结构的介质，而所述功能可促成将有机存储器件采用为存储器单元。
例如，有机存储器件100包含下层(lower layer)105、中间层110、有机层115、及可选的上层(upper layer)120。下层105通常是有机存储器件的底部或第一层；亦即，可在下层105之上和/或下层105后续一层之上构建根据有机存储器件100的另一层。下层105如下文详细说明可包含诸如电介质及电极的一个或多个结构，且通常与有机存储器件100的电极相关。
中间层110被示为下层105的延续部分。然而，可了解，阻挡层(例如，空气)可存在于中间层110与下层105之间，以及其它层之间。中间层110通常用来协助下层105与额外层之间的相互作用(例如，电的)。与可选的上层120交界的有机层115示意在中间层110之上，使得其位于中间层110与上层120之间。一般而言，有机层115包含有机存储器件100的存储器储存功能。如同下层105，可在中间层110、有机层115、和可选的上层120内形成一个或多个结构。
会了解，虽然在有机存储器件100中示意了各种例示层，但是根据本发明可形成和/或提供更多或更少的层。例如，可采用分隔层和/或用来配合形成根据本发明的存储器结构的层的组合。此外，所述层示意为在水平且平行的配置中个别堆叠(亦即，一层在另一层之上)。然而，可了解，可在一层内以各种垂直、水平、对角、和弯曲配置的组合，例如垂直和/或对角于一层而形成另一层，和/或交叉而使得一层的一部分可突出到一个或多个其它层内。根据所述的各种构形，对于层可采用各种几何图案。例如，层的形状可以是长方形(如图所示)、椭圆形、圆形、棱锥形、六角形等等。
如前文所述，有机存储器件可包含一个或多个结构。例如，有机存储器件100包含下电极125、钝化材料130、阻挡层135、上电极140、有机材料145、及可选的掩模150，其中如下所述将所述结构定位以作为存储器单元而工作。
下电极125提供导电介质，由此可导致电流(例如，以电、磁性、及电磁方式)在下电极125与至少一个其它导电介质之间流动。如图所示，下电极125可以是“L”形，并位于一个以上的层内。然而，会了解，下电极125的形状及位置并不受此限制。此外，下电极125及其它结构可存在于层内和/或跨越层(例如，中间层110)。
通常，下电极125的表面的一部分暴露于诸如钝化材料130的元件，以有助于下电极125与半导体材料间的相互作用。如有必要，可形成阻挡层135，以使下电极125及钝化材料130与上电极140隔离或绝缘。典型的阻挡层包含介电的特性及属性。上电极140提供了第二导电介质，其中电流可通过电路径从一导电介质流至另一导电介质，例如通过钝化材料130及有机材料145从下电极125至上电极140。
有机存储器件100的储存元件是有机材料145，其中有机材料145的形成方式使得它至少接触下电极125表面上的钝化材料130以及上电极140。此外，它可在阻挡层135之上延伸。有机材料145可包含位于暴露表面上且可用于图案化的可选掩模150。
所述结构的形状、尺寸、及放置并非意在限制本发明，而是提供用来示意本发明一方面的例子。此外，可包含更多或更少的组件，例如，可以如下文详细说明而集成薄膜二极管。为了清楚，将不提供结构的不同构形，然而，可了解，至少可将上述与层有关的形状、尺寸、构形、及配置应用于所述结构。
参阅图2，根据本发明一方面示意了有机存储器件200的顶视图。有机存储器件200是多个层以及层内结构(例如，图1所示的层及结构)的三维体积。从顶部看，所述多个层及结构变为重叠成二维平面。为了清楚，以实线示出最上层和/或直接可看到的结构，而以虚线及点划线示出内部的或被重叠的层及结构。也提供了对应于与图3相关的横截面图的点线(基准线1-1)。
假设尚未沉积可选的顶涂层，则最上方的结构是有机材料210。与图1的有机材料类似，有机材料210的施加方式使得它至少接触上电极以及通常沉积在下电极上的钝化材料。这可视为有机材料210覆盖上电极220及钝化材料230。一般而言，仅覆盖上电极220的一部分(如图所示)。可了解，上电极220延伸到有机存储器件200之外一有限长度，在那里它可联结另外的有机存储器件而进一步利用，以产生额外的存储器储存单元，如下文详细说明。
与上电极220不同，钝化材料230通常由有机材料210以及可支撑和/或容纳它的任何其它材料来封装。由于叠合，所以钝化材料230看起来位于下电极240之内，然而，代表钝化材料230的点划线示出它是一下方结构。如前文所述，通常将钝化材料230施加到下电极240的表面。通过下文提供的对有机存储器件200的横截面图的解释，有机存储器件200内的结构方位将变得更明显。
与上电极220类似，下电极240具有延伸到有机存储器件200之外的有限长度，且该有限长度可在额外的有机存储器件中被采用。如图所示，下电极240垂直于上电极220，然而，应了解，也可采用其它的方位。例如，下电极240及上电极220可相互平行或呈现适用于特定应用的角度。
图3示出根据本发明一个方面有机存储器件200沿着如图2中所示的线1-1(后文中称为有机存储器件300)的横截面图。有机存储器件300包含前文所述的有机材料210、上电极220、钝化材料230及下电极240。有机存储器件300进一步包含电介质310、下电极延伸部分320及可选的顶涂层330。
下电极240是底部结构或基础，其它结构构建于其上。电介质310及下电极延伸部分320邻接下电极。在本发明的一个方面中，先在下电极240之上形成电介质310。然后，利用适当的电介质去除技术来去除电介质310的一部分，使得下电极240的表面被暴露出。然后，下电极延伸部分320形成在由去除电介质310所产生的体积内，在那里它操作性地接触下电极240。用来形成下电极延伸部分320的材料可以是与用于下电极相同的或类似的材料。适当的材料包括具有相似属性及特征(例如，电的、机械的及化学的)的材料，其优选不会退化或损及存储器件的完整性。
在本发明的另一方面中，开始时就形成具有延伸部分的下电极240(例如，图1的下电极)。对于该方面而言，可以形成或可以不形成下电极延伸部分。也就是，如果下电极240的所形成的延伸部分充足，则不需要形成下电极延伸部分320。然而，如果下电极240的所形成的延伸部分无法满足架构设计，因为需要有进一步的延伸部分，则可形成下电极延伸部分320。可使下电极240或下电极延伸部分320的裸露表面(例如，并未被诸如电介质310或下电极240的材料所覆盖)暴露于钝化材料230。
在下电极240之上形成的电介质310可以是层间电介质(inter layerdielectric，ILD)，例如半导体材料和/或基本上任何类型的具有介电特性的材料。在介电层310之上形成有机材料210(例如，半导体材料和聚合物)。进行有机材料210的形成，使得有机材料210覆盖钝化层230及上电极220，建立了从下电极240至上电极220的选择性激活的电路径以及反方向的选择性激活的电路径。然后可将可选的顶涂层340(例如，抗蚀剂或消反射材料)沉积在有机材料210上并图案化(例如，通过蚀刻)。
举例而言，可将有机存储器件300用来作为存储器单元。跨过下电极240及上电极220施加激活电压(例如，激活有机材料210的导电特性的电压)可使电流从下电极240经由下电极延伸部分320、钝化材料230及有机材料210而流到上电极220。然后储存状态(例如，1、0、其它的阻抗状态)可被储存在有机存储器件300中，或可从有机存储器件300读取。
图4示出根据本发明一个方面的双单元有机存储器件(存储器件)400的横截面图(类似于图2的线1-1)。会了解，能以类似的方式来构建四单元的或其它多单元的存储器件。此外，可依照集成电路(Integrated Circuit，IC)存储器件来制备多个这样的存储器件(例如，构建为非易失性存储器IC的1M位、2M位、8M位储存单元，…等等)。
存储器件400包含位线410(例如，铜(Cu)或其它导电介质)及连接在那里的位线插塞420(例如，Cu或其它导电介质)。位线插塞420可以是位线410的一部分，或与位线410结合在一起，或与位线410交界。在位线插塞420的顶表面上沉积有助于位线插塞420与聚合物440(例如，半导体材料)之间的连接的钝化涂层430(例如，Cu2S或类似的材料)。在位线410之上是层间电介质(ILD)450，所述层间电介质450内已形成了位线插塞420及钝化涂层430。
通过在ILD 450内形成第一字线460，并以聚合物440将第一字线460连接到钝化涂层430，可构建第一存储器单元。可通过去除ILD 450的第一部分使得第一字线460可被嵌入到ILD 450内，而形成第一字线460。然后在ILD 450内形成第一字线460。
第二存储器单元可与第一存储器单元接续地和/或同时地形成。第二存储器单元的形成可包括在ILD 450内形成第二字线470，并以聚合物440将第二字线470连接到钝化涂层430。通过去除ILD 450的第二部分，并将第二字线470嵌入到ILD 450内而形成第二字线470。
随后在钝化涂层430、ILD 450、第一字线460及第二字线470之上形成ILD 480。在ILD 480中形成第一开孔，以暴露出钝化涂层430的第一部分及第一字线460。接续地和/或同时地在ILD 480中形成第二开孔。第二开孔经由ILD 480而与第一开孔隔离，且被形成以暴露出钝化涂层430的第二部分及第二字线470。
在形成了第一开孔及第二开孔之后，聚合物440可形成在第一及第二开孔内，以及在第一字线460及钝化涂层430的第一部分之上以形成第一存储器单元，以及在第二字线470及钝化涂层430的第二部分之上以形成第二存储器单元。然后，可在ILD 480及聚合物440之上沉积(例如，旋涂)可选的硬掩模490。
会了解，存储器件400是根据本发明一个方面的例子，且并不对本发明加以限制。例如，前文所提供的说明包括三个ILD层，然而，可采用更少或更多数目的ILD层。此外，可使用数层钝化涂层。另外，在其中形成聚合物的开孔的形状及方位可以是不同的。而且，第一及第二聚合物可以是相同的或类似的材料。同样地，ILDs可以是相同的或类似的材料。
参阅图5，根据本发明示意了将平面聚合物存储器件的制备集成到半导体工艺中的方法500。虽然为了顾及说明的简化，可能将该方法显示及说明为一系列的动作，但是应了解，本发明并不限于动作的顺序，因为根据本发明某些动作能以与在此所显示及说明的动作顺序不同的顺序进行，和/或能与其它的动作同时进行。例如，本领域的技术人员可了解，可将一方法替代性地表示为一系列相互关连的状态或事件，诸如在状态图中。此外，并非所有示出的动作都需要以实施根据本发明的方法。
进入步骤510，根据熟知的单或双镶嵌工艺形成位线(例如，下电极)。进入步骤520，以类似的方式(例如，单或双镶嵌工艺)形成字线(例如，上电极)。在步骤530中，也可根据单或双镶嵌工艺形成位插塞。然后在步骤540中，将钝化层施加到位插塞的表面。
然后在步骤550中，在该表面之上沉积(例如，旋涂)聚合物(或其它的有机材料)，以使它包封钝化层及字线。如有必要，可根据熟知的表面平坦化工艺或化学机械抛光(chemical mechanical polishing，CMP)工艺回蚀(etch back)有机材料。在步骤560中，可在聚合物之上沉积可选的硬掩模。然后在步骤570中，可在硬掩模上，如果在采用了该硬掩模的情形下，或在该聚合物上蚀刻图案。在步骤580中，可采用半导体工艺中已知的工艺步骤来完成制备。
参阅图6至8，根据本发明一个方面示意了用来构建平面聚合物存储器件的例示系统及工艺。在每一附图中，中间的图提供三维透视图。顶部的图显示从XY平面自Z-至Z+的方向观察时，三维透视图沿着线2-2的横截面图。底部的图也是三维透视图从XY平面的横截面图；然而，所显示的是沿着线3-3线的反方向视图(Z+至Z-)。
自图6开始，将电介质605用来作为系统600的基部(base)。电介质605(例如，层间电介质(ILD))可以是各种介电材料，诸如半导体材料和/或具有介电特性的基本上任何类型的材料。在附图中，将电介质605显示为块体。可了解，该图是用于说明的目的，且其它的表示也是可接受的。例如，该基部可从一种以上的介电材料来构建且/或形成不均匀的(例如，厚度)体积。
去除介电层605的一部分以产生沟道610，在该沟道610中将形成电极。在沟道610内，可利用可选的阻挡层615来减轻下电极扩散到邻接材料中，例如电介质605中。举例而言，可将可选的阻挡层形成为金属(例如，钽)扩散阻挡层。可用来作为阻挡层的其它材料包括，例如，钴、铬、镍、钯、钽、氮化钽硅(tantalum silicon nitride)、钛、氮化钛、氮化硅、氮化钨、及氮化钨硅(tungsten silicon nitride)。
在沟道610内且在阻挡层615之上形成用来配合作为系统600的两个电极之一的位线620(例如，下电极)。横截面图将例示的阻挡层615显示为有三面的沟道。然而，可采用其它构形，诸如具有不同程度的沟道厚度的半圆形。此外，将位线620显示为与电介质605的表面平齐。可了解，该表面也可是凹下的，或位于电介质605的表面之上。
继续参阅图7，根据本发明一个方面示意了下一层的构建。如图所示，在电介质605、沟道610及下电极620之上施加电介质625。
在电介质625内形成通孔或其它类型的开孔，以用于字线630、位插塞635及钝化元件640。如果采用通孔，则可根据例如光刻蚀刻技术和/或用于去除电介质625的一些部分的其它工艺而形成该通孔。
字线630(例如，上电极)通常是金属材料。其它适当的字线材料包括诸如钨(W)、铊(Ti)、氮化铊(TiN)及铝(Al)。字线630凹进电介质625内，且至少一表面暴露出，而其余未暴露的表面则通过不导电介质与下电极620分隔。在本发明的其它方面中，字线630可形成在电介质625的顶部上，且可以是圆柱形的或其它的三维形状。此外，字线630可使用与下电极620所采用的阻挡层类似的阻挡层。可变化字线630的位置，只要可建立从字线630通过半导体材料至位线620的电流路径即可。
在通孔内形成位插塞635(例如，铜(Cu))而产生位线620的延伸部分，所述延伸部分通过电介质625而突出。位插塞635可在字线630形成的电介质内形成，并操作性地接触位线620。此外，位插塞635在与接触位线620相反的一侧的表面距电介质605与电介质625间的界面的距离可比字线630的更大、相同或更小。如前文所述，位插塞635可以与位线620形成一整体，或与位线620结合。
在位插塞635的表面上形成钝化元件640(例如，Cu2S)。钝化元件640可位于电介质625表面之上(如图所示)和/或之下。此外，钝化元件640的形状无须与位插塞635的形状相同。例如，位插塞635可以是如图所示的长方形，而钝化元件640可以是圆形。然而，钝化元件640一般覆盖位插塞635的表面。与位插塞635类似，钝化元件640也是通过不导电介质与字线630隔离(例如，没有物理接触)。
图8是图7的延续，示出了系统600的第三层。聚合物645被旋涂，覆盖了钝化元件640、字线630的一部分以及电介质625的一部分。聚合物645提供了钝化元件640与字线630间的选择性导电界面，由此建立了通过位线620、位插塞635、钝化元件640、聚合物645及字线630的电子路径。可选的硬掩模650提供了在有机聚合物645之上的涂层。该硬掩模例如可以是本领域中已知的任何适当材料，诸如α碳(α-C)、氮化硅(SiN)及氮氧化硅(SiON)。
前文所提及的例示系统可进一步包含组件以协助编程所采用的有机半导电材料。适当组件的例子包括薄膜二极管(TFD)、齐纳二极管(zener diode)、发光二极管(light emitting diode，LED)、晶体管、薄膜晶体管(thin-filmed transistor，TFT)、可控硅整流器(silicon controlled rectifier，SCR)、单结晶体管(uni-junction transistor，UJT)及场效应晶体管(fieldeffect transistor，FET)等。为了简洁的目的，以下说明将限于薄膜二极管(TFD)的集成。
参阅图9，根据本发明一个方面示意了可与例如平面聚合物存储器件的存储器件集成的基本薄膜二极管(TFD)的方块图。TFD 900包含导电阴极910、选择性导电有机材料920(例如，聚合物薄膜)及导电阳极930，其中将阴极910及阳极930用来作为电极。
相对于阴极910在阳极930上施加正向或正偏压使电流沿着正向方向流动。施加反向偏压时，电流通常被最小化，除非该反向偏压增加到超过击穿阀值。因此，例如，通过将TFD 900与平面聚合物存储器件集成，例如与图3所示的平面聚合物存储器件300集成，并控制施加到TFD 900(或诸如晶体管的其它控制元件)的正向及反向电压，可将编程及存取提供给相关的有机存储器结构。就另一点而言，TFD900可提供各个层之间的隔离/分隔。因此，通过将TFD 900沿着正向方向偏置可用TFD 900来协助沿着一个方向的编程和/或存取，沿着反向方向，可施加偏压而使得该二极管如同在齐纳状况下击穿，以协助沿着反方向对该有机存储器件编程/存取。
会了解，虽然TFD 900中示出了各例示层，但是根据本发明可形成和/或提供其它的层。例如，这些层可包括层间电介质(ILD)、阻挡层、涂层和/或配合形成根据本发明的结构和/或分隔组件的层/其它元件的组合，其包括将于下文中更详细说明的替代层和/或元件。
举例而言，图10至12显示在例示平面聚合物存储器件中采用TFD900的替代方法。应注意，该例子并不包括一切，且并不限制本发明。此外，在附图中采用了类似的结构，其中类似的参考数字代表类似的结构。而且，下文所说明的工艺可能与前文所提及的那些工艺类似，但是并不限于那些工艺，此外，它们并不会限制本发明的范围。仍然应注意，集成TFD可协助对选择性导电聚合物的编程。
从图10开始，根据本发明一个方面示意了系统1000。系统1000包含Cu位线1010、ILD 1020、TFD 1030、Cu位插塞1040、钝化Cu2S层1050、字线1060、聚合物1070及可选的硬掩模1080。
将Cu位线1010形成为底层导电电极。然后可在Cu位线1010之上形成ILD 1020。可生成通孔或其它类型的开孔并由TFD 1030、Cu位线插塞1040及钝化Cu2S层1050占据，例如从Cu位线1010串联地连结至大约通孔的开口。
图11显示了根据本发明一个方面的堆叠式存储器件1100。堆叠式存储器件1100示出两个垂直的列1110及1114，其中各个列包含两层有机存储器单元。会了解，堆叠式存储器件1100在本质上是例示性的，其中显示出两个列及层，然而，可提供多个这样的列和/或层(层的数目无须匹配列的数目)。会进一步了解，前文例子中所显示的材料的替代性材料可用来形成堆叠式存储器件1100，且将于下文中更详细地说明。可根据镶嵌/通孔法而构建堆叠式存储器件1100。
以下说明涉及垂直列1110，且可适用于垂直列1114。在Cu线1120上形成TFD 1150及ILD 1151。在TFD 1150之上形成具有Cu2S钝化层1142的Cu位线插塞1143。连续地和/或同时地，在ILD 1151之上形成电极1148。随后，在Cu2S钝化涂层1142及电极1148之上沉积聚合物1146，而形成一存储器结构。利用Cu线1120(或另一铜线)、TFD1136、ILD 1137、具有Cu2S钝化层1124的Cu插塞1125、电极1132及聚合物层1128可类似地构建第二存储器结构。垂直列1114由组件1160-1181类似地构建。
参阅图12，根据本发明一个方面示出系统1200，所述系统1200示意了系统1000使用TFD 1030的两个替代性位置。在上图中，在ILD1020形成之后，生成一通孔和/或开孔以容纳字线1060及TFD 1030。字线1060如前所述形成在该开孔内。然后形成TFD 1030，使得它操作性地耦接到字线1060并与字线1060串联，且位于ILD 1020内。
在下图中，在ILD 1020中生成通孔和/或开孔用于字线1060。在将字线1060并入到该通孔和/或开孔之后，在字线1060及ILD 1020之上形成与字线1060及ILD 1020接触的TFD 1210。然后在该表面上沉积聚合物1070。在本发明的一个方面中，聚合物1070的厚度约为 可选地，然后在聚合物1070上沉积顶硬掩模(例如，抗蚀剂)1080。还可在其上沉积消反射涂层(antireflective coating，ARC)(未显示)，以改善该集体堆叠的反射率。
前文的说明将平面聚合物存储器件的各种结构描述为二维的长方形及椭圆形，或以三维的领域来想象时，主要为长方形的平行六面体。然而，本发明并不受限于此。参阅图13，根据本发明一个方面示意了用于有机存储器单元的多种不同形状的结构。所述结构以二维平面示出，然而，可采用它们的三维对应物以及其它适当的形状。该图示意了菱形结构1310、圆形结构1320、梯形结构(例如，斜方形)1330、六角形结构1340、七边形结构1350及八边形结构1360的顶视图。
图14至18示出根据本发明一个方面可采用的替代性材料及工艺。因此，现在将根据本发明的替代性方面而更详细地说明诸如电极、导电材料、钝化层、有机材料/层的先前已说明过的此类组件及其制备工艺。
参阅图14，示出根据本发明一个方面的有机存储器件1400的三维图。该存储器件包含第一电极1410，有机聚合物材料1420，钝化结构1430，第二电极1440，以及在第一电极1410、钝化结构1430与第二电极1440之间的阻挡层1460。该图还示出连接到第一电极1410及第二电极1440的电压源1450，所述电压源1450跨过第一电极1410及第二电极1440施加电压。为示意的目的，只说明单一第一电极。
第一电极1410及第二电极1440包含诸如铜、铜合金、或银合金的导电材料。其它的材料可以是铝、铬、锗、金、镁、锰、铟、铁、镍、钯、铂、钛、锌、上述材料的合金、氧化铟锡(indium-tin oxide)、多晶硅、掺杂非晶硅、金属硅化物、以及类似的材料。可用于导电材料的例示合金包括铜银合金、铜锌合金。其它的材料可以是
Figure C20048001531200183
Figure C20048001531200184
Invar、
Figure C20048001531200185
黄铜、不锈钢、镁银合金、以及各种其它合金。
第一电极1410及第二电极1440的厚度可根据实施方式及正在构建的存储器件而改变。然而，某些例示的厚度范围包括大于或等于大约0.01μm且小于或等于大约10μm、大于或等于大约0.05μm且小于或等于大约5μm、和/或大于或等于大约0.1μm且小于或等于大约1μm。
将有机层1420及钝化层1430共同称为选择性导电介质或选择性导电层。通过经由电极1410及1440而跨过该介质施加各种电压，能以受控制的方式来改变该介质的导电特性(例如，导电的、不导电的、半导电的)。
有机层1420包含共轭(conjugated)有机材料。如果该有机层是聚合物，则该共轭有机聚合物的聚合物主干可在电极1410与1440之间纵向地延伸。该共轭有机分子可以是线状的或有分支的，使得该主干保持其共轭本性。这种共轭分子的特征在于，它们具有重叠的π轨道，且它们可采取两种或更多种共振结构。该共轭有机材料的共轭本性促成了选择性导电介质的可控导电特性。
关于这一点，共轭有机材料具有提供及接受电荷(空穴和/或电子)的能力。一般而言，共轭有机分子具有至少两个相对较稳定的氧化-还原状态。这两个相对较稳定的状态可让共轭有机聚合物提供及接受电荷，并与促进导电化合物(conductivity facilitating compound)电相互作用。
有机材料可以是环状的或非环状的。对于诸如有机聚合物的某些情形而言，有机材料在形成或沉积期间在电极之间自组装(selfassembles)。共轭有机聚合物的例子包括下列材料中的一种或多种：聚乙炔(polyacetylene)；聚苯基乙炔(polyphenylacetylene)；聚二苯基乙炔(polydiphenylacetylene)；聚苯胺(polyaniline)；聚(对伸苯乙烯)(poly(p-phenylene vinylene))；聚硫基苯基(polythiophene)；聚紫质(polyporphyrins)；紫质巨环和硫醇衍生的聚紫质(porphyrinicmacrocycles，thiol derivatized polyporphyrins)；诸如聚双环戊二烯基铁和聚花青染料的聚合金属(polymetallocenes such as polyferrocenes，polyphthalocyanines)；聚伸乙烯(polyvinylenes)；聚呲咯(polypyrroles)及类似材料。此外，有机材料的特性可通过用适当掺杂剂(例如，盐类)掺杂而改变。
有机层1420具有适当的厚度，所述厚度取决于所选择的实施方式及和/或正在制备的存储器件。有机聚合物层1420的某些适当的例示厚度范围是大于或等于大约0.001μm且小于或等于大约5μm、大于或等于大约0.01μm且小于或等于大约2.5μm、以及大于或等于大约0.05μm且小于或等于大约1μm。
有机层1420可经由许多种适当的技术而形成。一种可使用的适当技术是旋涂技术，该技术涉及沉积该材料及溶剂的混合物，然后从衬底/电极去除该溶剂。另一种适当的技术是化学气相沉积(ChemicalVapor Deposition，CVD)。CVD包括低压化学气相沉积(Low PressureChemical Vapor Deposition，LPCVD)、等离子增强化学气相沉积(PlasmaEnhanced Chemical Vapor Deposition，PECVD)、及高密度化学气相沉积(High Density Chemical Vapor Deposition，HDCVD)。通常不需要将有机分子的一个或一个以上的末端功能化(functionalize)以将它连结至电极/钝化层。该有机分子可以有形成在该共轭有机聚合物与钝化层1430之间的化学键。
钝化层1430包含至少一种促进导电化合物，该化合物促成选择性导电介质的可控导电特性。该促进导电化合物具有提供及接受电荷(空穴和/或电子)的能力。一般而言，促进导电化合物具有至少两个相对较稳定的氧化-还原状态。这两个相对较稳定的状态可让促进导电化合物提供及接受电荷，并与有机层1420电相互作用。选择所采用的特定的促进导电化合物，使得这两个相对较稳定的状态与层1420的共轭有机分子的两个相对较稳定状态相匹配。
在某些情形中，钝化层1430可用来作为形成有机层1420时的催化剂。关于这一点，共轭有机分子的主干开始时可邻接钝化层1430形成，然后生长或组装，基本上垂直于钝化层表面。因此，共轭有机分子的主干可沿着穿过这两个电极的方向而自对准。
构成钝化层1430的促进导电化合物的例子包括含下列材料中的一种或多种材料的chalcagonide玻璃：铜的硫化物(Cu2-xSy，CuS)、铜的氧化物(CuO，Cu2O)、锰的氧化物(MnO2)、二氧化钛(TiO2)、铟的氧化物(I3O4)、银的硫化物(Ag2-xS2，AgS)、银-铜-硫化物络合物(AgyCu2-xS2)、金的硫化物(Au2S，AuS)、硫酸铈(Ce(SO4)2)、过硫酸铵((NH4)2S2O8)、铁的氧化物(Fe3O4)、锂的络合物(LixTiS2，LixTiSe2，LixNbSe3，LixNb3Se3)、钯的氢化物(HxPd)(其中选择x及y，以产生所需的特性)以及类似的材料。钝化层1430可用氧化技术生长、经由气相反应形成或沉积在电极之间。
钝化层1430具有可根据实施方式和/或正在制备的存储器件而改变的适当厚度。钝化层1430的适当厚度的一些例子如下：大于或等于大约
Figure C20048001531200211
且小于或等于大约0.1μm的厚度、大于或等于大约
Figure C20048001531200212
且小于或等于大约0.01μm的厚度、以及大于或等于大约
Figure C20048001531200213
且小于或等于大约0.005μm的厚度。
为了方便有机存储器件的操作，有机层1420通常比钝化层1430厚。在一方面中，有机层的厚度比钝化层的厚度大了大约0.1倍至500倍。应了解，根据本发明可采用其它适当的比率。
层间电介质(ILD)层1460例如可以是半导体材料和/或具有介电特性的基本上任何类型的材料。它可作为第一电极1410与钝化层1430/第二电极1440之间的阻挡层，使得当施加正向偏压时，电流按照通过第一电极1410、有机层1420、钝化层1430及第二电极1440的路径流动。
如同传统的存储器件，有机存储器件可具有两个状态，即导电(低阻抗或“开”)状态及不导电(高阻抗或“关”)状态。然而，与传统的存储器件不同，有机存储器件可具有/维持多个状态，而传统的存储器件则受限于两个状态(例如，关或开)。有机存储器件可利用不同的导电程度来识别额外的状态。例如，有机存储器件可具有低阻抗状态，诸如极高导电状态(极低阻抗状态)、高导电状态(低阻抗状态)、导电状态(中等程度阻抗状态)、及不导电状态(高阻抗状态)，由此可将多位信息储存在单个有机存储器单元中，诸如2位或更多位的信息或者4位或更多位的信息(例如，4个状态提供2位的信息，8个状态提供3位的信息…)。
在典型的器件工作期间，如果有机层是n型导体，则根据电压源1450施加到电极的电压，电子自第二电极1440流过选择性导电介质至第一电极1410。或者，如果有机层是p型导体，则空穴自第一电极1410流到第二电极1440，或者，如果有机层具有与1430及1440匹配的适当能带且同时为n型及p型时，则电子及空穴都在有机层中流动。因此，电流自第一电极1410经由选择性导电介质而流至第二电极1440。
将有机存储器件切换到特定的状态称为编程或写入。经由电极1410及1440跨过选择性导电介质施加特定的电压(例如，0.9伏、0.2伏、0.1伏…)来实现编程。该特定电压，也称为阀电压，根据各个所期望的状态而改变，且通常远高于正常工作期间所采用的电压。因此，通常会有对应于各个所期望状态(例如，“关”、“开”…)的独立阀电压。该阀电压值依据许多因素而改变，包括构成有机存储器件的材料的特性、各层的厚度等。在本发明的这一方面中，可控地采用电压供应源1450以施加阀电压。然而，本发明的其它方面可采用其它方式来施加阀电压。
一般而言，外部激发(stimuli)的存在，诸如所施加的超过阀值(“开”状态)的电场，可让施加电压对有机存储器单元进行信息的写入、读取、或擦除；而不存在超过阀值(“关”状态)的外部激发则防止施加电压对有机存储器单元进行信息的写入或擦除。
要自有机存储器件读取信息时，经由电压源1450施加电压或电场(例如，1伏、0.5伏、0.1伏)。然后测量阻抗，以确定存储器件处于哪一个工作状态(例如，高阻抗、极低阻抗、低阻抗、中等阻抗等)。如前文所述，对于双状态器件(dual state device)，阻抗例如涉及“开”(例如，1)或“关”(例如，0)，而对于四状态器件，阻抗则涉及“00”、“01”、“10”、或“11”。可了解，其它数目的状态可提供其它的二进制诠释。要擦除写入到有机存储器件中的信息时，则施加超过阀值的负电压或与写入信号的极性相反的极性。
图15是描述根据本发明一个方面制备钝化层1500的方块图。通过气相反应操作形成Cu2-xSy层。形成了包含Cu的第一层1506。在第一层上形成第二层1504。第二层包含Cu2-xSy(例如，Cu2-xSy、CuS或其混合物)且具有大约20Δ或更大的厚度。在第二层1504上形成第三层1502。第三层1502包含Cu2O和/或CuO，且通常具有大约
Figure C20048001531200221
或更小的厚度。可了解，本发明的替代方面可采用成分及厚度的适当变化且仍符合本发明。
图16是示意根据本发明一个方面通过化学气相沉积(CVD)工艺形成的有机层1600的方块图。有机层1600经由气相反应工艺而形成。有机层1600通常以与钝化层及电极接触的方式形成。有机层1600包含聚合物聚二苯基乙炔(polydiphenylacetylene，DPA)。如图14所示，将该聚合物层制备成大约
Figure C20048001531200231
厚。
现在参阅图17，示意了根据本发明一个方面利用CVD工艺形成的另一有机层1700的方块图。有机层1700仍然经由气相反应工艺而形成。有机层1700以与钝化层及电极接触的方式形成。有机层1700包含聚合物聚苯基乙炔(polyphenylacetylene，PPA)。
参阅图18，示意了根据本发明一个方面通过旋涂形成的另一有机层1800的方块图。有机层1800经由旋涂工艺形成，而不是以气相反应工艺形成。有机层1800以与钝化层及电极接触的方式形成。有机层1800基本包含PPA，且具有大约
Figure C20048001531200232
的厚度。应了解，可根据本发明而采用图14至18中所示层的各种替代及变化。
上文所描述的为本发明的一个或多个方面。当然，为了描述本发明，不可能描述每一个可能想到的组件或方法的组合，但是本领域的技术人员会认识到本发明很多其它的组合及置换是可能的。因此，本发明意在涵括在随附权利要求的精神及范畴之内的所有此类的变更、修正及变化。此外，虽然本发明某个特定的特征可能依据数种实现方式中的一种而被披露，但是这个特征可以与其它实施方式中的一个或以上的其它特征结合起来，这对于任何给定或特定的应用可能是需要的及具有优势的。再者，用于详细说明及权利要求中的词语“包含”与词语“包括”意思相同。

Claims (8)

1.一种平面有机存储器件(100)，包含：
用以储存信息的有机半导体层(115)；
与所述有机半导体层(115)配合起作用以协助储存信息的钝化层(130)，所述钝化层包含具有提供及接受电荷的能力的促进导电化合物，所述促进导电化合物包含铜的硫化物、银的硫化物、金的硫化物、过硫酸铵、钯的氢化物及银-铜硫化物络合物中的至少一个；
用以存取所述有机半导体层(115)的第一电极(125)及第二电极(140)，而所述有机半导体层(115)位于所述第一电极(125)及所述第二电极(140)之上，所述钝化层邻接所述第一电极及第二电极中的一个；
所述有机半导体层和钝化层和电极至少以下列方式中的一种方式来配置：以水平的方式堆迭，以平行构形配置，各层间以垂直的方式配置，以将所述有机半导体层和钝化层和电极中的一层与至少其它一层呈对角的方式配置，以及交叉而使得一层的一部分突出到一个或多个其它层中。
2.如权利要求1所述的平面有机存储器件(100)，其中所述有机半导体层和钝化层和电极所形成的整体形状是各种几何图案，包括以下图案中的至少一种：正方形、长方形、椭圆形、圆形、棱锥形、多边形、菱形、“L”形及梯形。
3.如权利要求1所述的平面有机存储器件(100)，进一步包含非对称阻隔器件，所述非对称阻隔器件包含二极管、薄膜二极管(TFD)、齐纳二极管、LED、晶体管、薄膜晶体管(TFT)、可控硅整流器(SCR)、单结晶体管(UJT)及场效应晶体管(FET)中的至少一种，以协助对所述有机半导体层的存取。
4.如权利要求1所述的平面有机存储器件(100)，进一步包含一条或多条全局存取线，以协助对形成在集成存储器件内的多个有机存储结构的存取。
5.如权利要求1所述的平面有机存储器件(100)，其中所述有机半导体层(115)包含选自聚乙炔、聚苯基乙炔、聚二苯基乙炔、聚苯胺、聚对伸苯乙烯、聚硫基苯基、聚紫质、紫质巨环、硫醇衍生的聚紫质、聚合金属、聚双环戊二烯基铁、聚花青染料、聚伸乙烯及聚呲咯所构成的组中的至少一个。
6.如权利要求1所述的平面有机存储器件(100)，其中所述有机半导体层和钝化层形成非易失性存储器件以做为计算机系统中的组件。
7.一种形成平面有机存储器件(100)的方法，包括：
在衬底上形成位线；
在所述位线之上形成介电层；
在所述介电质层中形成与所述位线相关的导电插塞，其中所述导电插塞操作性地耦接到所述位线；
在所述导电插塞之上形成钝化材料以协助所述导电插塞与有机半导体之间的存取，所述钝化材料包含具有提供及接受电荷的能力的促进导电化合物，所述促进导电化合物包含铜的硫化物、银的硫化物、金的硫化物、过硫酸铵、钯的氢化物及银-铜硫化物络合物中的至少一个；
在所述介电层中形成字线；以及
在所述导电插塞及所述字线之上形成所述有机半导体，其中，以所述有机半导体将所述字线连接到所述钝化材料。
8.如权利要求7所述的方法，进一步包括：
在所述介电层中同时形成所述导电插塞及所述字线。
CNB2004800153124A 2003-06-02 2004-05-11 平面聚合物存储器件 Expired - Fee Related CN100444382C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/452,877 US6977389B2 (en) 2003-06-02 2003-06-02 Planar polymer memory device
US10/452,877 2003-06-02

Publications (2)

Publication Number Publication Date
CN1799143A CN1799143A (zh) 2006-07-05
CN100444382C true CN100444382C (zh) 2008-12-17

Family

ID=33452084

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800153124A Expired - Fee Related CN100444382C (zh) 2003-06-02 2004-05-11 平面聚合物存储器件

Country Status (8)

Country Link
US (1) US6977389B2 (zh)
EP (1) EP1629535B1 (zh)
JP (1) JP5058596B2 (zh)
KR (1) KR20060017840A (zh)
CN (1) CN100444382C (zh)
DE (1) DE602004005333T2 (zh)
TW (1) TWI362720B (zh)
WO (1) WO2004109803A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7015504B2 (en) * 2003-11-03 2006-03-21 Advanced Micro Devices, Inc. Sidewall formation for high density polymer memory element array
KR101201698B1 (ko) * 2004-10-18 2012-11-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2006043687A1 (en) * 2004-10-22 2006-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7781758B2 (en) 2004-10-22 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN100576557C (zh) * 2004-11-26 2009-12-30 株式会社半导体能源研究所 半导体器件及其制造方法
CN100376719C (zh) * 2004-12-08 2008-03-26 上海江信超硬材料有限公司 一种金刚石表面镀钛镀镍镀银复合结构及制造方法
US7154769B2 (en) * 2005-02-07 2006-12-26 Spansion Llc Memory device including barrier layer for improved switching speed and data retention
US7378682B2 (en) * 2005-02-07 2008-05-27 Spanson Llc Memory element using active layer of blended materials
US8193606B2 (en) 2005-02-28 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a memory element
US20060202269A1 (en) * 2005-03-08 2006-09-14 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and electronic appliance having the same
US7579631B2 (en) * 2005-03-22 2009-08-25 Spansion Llc Variable breakdown characteristic diode
US7926726B2 (en) * 2005-03-28 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Survey method and survey system
EP1717862A3 (en) * 2005-04-28 2012-10-10 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US7700984B2 (en) * 2005-05-20 2010-04-20 Semiconductor Energy Laboratory Co., Ltd Semiconductor device including memory cell
US7868320B2 (en) * 2005-05-31 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8188461B2 (en) * 2005-05-31 2012-05-29 Semiconductor Energy Laboratory Co., Ltd. Organic memory device
KR101369864B1 (ko) * 2005-08-12 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조방법
US7405462B2 (en) * 2006-01-31 2008-07-29 Hewlett-Packard Development Company, L.P. FPGA architecture at conventional and submicron scales
KR101206605B1 (ko) * 2006-02-02 2012-11-29 삼성전자주식회사 유기 메모리 소자 및 그의 제조방법
US7605410B2 (en) * 2006-02-23 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102222765B (zh) * 2006-03-10 2012-12-12 株式会社半导体能源研究所 存储元件以及半导体器件
EP1850378A3 (en) * 2006-04-28 2013-08-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and semicondutor device
US7902086B2 (en) * 2006-12-08 2011-03-08 Spansion Llc Prevention of oxidation of carrier ions to improve memory retention properties of polymer memory cell
US8283724B2 (en) 2007-02-26 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device, and method for manufacturing the same
US8274777B2 (en) 2008-04-08 2012-09-25 Micron Technology, Inc. High aspect ratio openings
WO2009145062A1 (en) * 2008-05-16 2009-12-03 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, light-emitting device, and electronic device
JP5380481B2 (ja) 2011-03-07 2014-01-08 株式会社東芝 記憶装置およびその製造方法
US11176995B2 (en) * 2019-07-18 2021-11-16 International Business Machines Corporation Cross-point array of polymer junctions with individually-programmed conductances

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3685028A (en) * 1970-08-20 1972-08-15 Matsushita Electric Ind Co Ltd Process of memorizing an electric signal
CN1213687A (zh) * 1997-10-05 1999-04-14 中国科学院感光化学研究所 可聚合的吲哚和吡咯取代的俘精酸酐类光致变色材料及其合成方法和用途
US6326640B1 (en) * 1996-01-29 2001-12-04 Motorola, Inc. Organic thin film transistor with enhanced carrier mobility
US6452207B1 (en) * 2001-03-30 2002-09-17 Lucent Technologies Inc. Organic semiconductor devices
US20030020088A1 (en) * 2001-07-13 2003-01-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4663270A (en) * 1984-04-25 1987-05-05 The Johns Hopkins University Multistate optical switching and memory using an amphoteric organic charge transfer material
JPH0260166A (ja) * 1988-08-26 1990-02-28 Nippon Telegr & Teleph Corp <Ntt> フルバレン類薄膜を用いたメモリー素子
US5475341A (en) * 1992-06-01 1995-12-12 Yale University Sub-nanoscale electronic systems and devices
US6320200B1 (en) * 1992-06-01 2001-11-20 Yale University Sub-nanoscale electronic devices and processes
KR19980070753A (ko) * 1997-01-28 1998-10-26 모리시타 요이치 반도체 소자 및 그 제조 공정
NO972803D0 (no) * 1997-06-17 1997-06-17 Opticom As Elektrisk adresserbar logisk innretning, fremgangsmåte til elektrisk adressering av samme og anvendelse av innretning og fremgangsmåte
US6348700B1 (en) * 1998-10-27 2002-02-19 The Mitre Corporation Monomolecular rectifying wire and logic based thereupon
US6314019B1 (en) * 1999-03-29 2001-11-06 Hewlett-Packard Company Molecular-wire crossbar interconnect (MWCI) for signal routing and communications
US6324091B1 (en) * 2000-01-14 2001-11-27 The Regents Of The University Of California Tightly coupled porphyrin macrocycles for molecular memory storage
US6395642B1 (en) * 1999-12-28 2002-05-28 Taiwan Semiconductor Manufacturing Company Method to improve copper process integration
US6272038B1 (en) * 2000-01-14 2001-08-07 North Carolina State University High-density non-volatile memory devices incorporating thiol-derivatized porphyrin trimers
AU2001265068A1 (en) 2000-10-31 2002-05-15 The Regents Of The University Of California Organic bistable device and organic memory cells
US6465306B1 (en) * 2000-11-28 2002-10-15 Advanced Micro Devices, Inc. Simultaneous formation of charge storage and bitline to wordline isolation
DE60130586T2 (de) * 2001-08-13 2008-06-19 Advanced Micro Devices, Inc., Sunnyvale Speicherzelle
US6740900B2 (en) * 2002-02-27 2004-05-25 Konica Corporation Organic thin-film transistor and manufacturing method for the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3685028A (en) * 1970-08-20 1972-08-15 Matsushita Electric Ind Co Ltd Process of memorizing an electric signal
US6326640B1 (en) * 1996-01-29 2001-12-04 Motorola, Inc. Organic thin film transistor with enhanced carrier mobility
CN1213687A (zh) * 1997-10-05 1999-04-14 中国科学院感光化学研究所 可聚合的吲哚和吡咯取代的俘精酸酐类光致变色材料及其合成方法和用途
US6452207B1 (en) * 2001-03-30 2002-09-17 Lucent Technologies Inc. Organic semiconductor devices
US20030020088A1 (en) * 2001-07-13 2003-01-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
device performance of an n-channel organic thin-filmtransistor with lif/al bilayer source and drain electrodes. HOSHINO S.JAPANESE JOURNAL OF APPLIED PHYSIC,Vol.41 . 2002
device performance of an n-channel organic thin-filmtransistor with lif/al bilayer source and drain electrodes. HOSHINO S.JAPANESE JOURNAL OF APPLIED PHYSIC,Vol.41 . 2002 *

Also Published As

Publication number Publication date
TWI362720B (en) 2012-04-21
JP5058596B2 (ja) 2012-10-24
DE602004005333D1 (de) 2007-04-26
CN1799143A (zh) 2006-07-05
US6977389B2 (en) 2005-12-20
EP1629535B1 (en) 2007-03-14
EP1629535A1 (en) 2006-03-01
TW200503183A (en) 2005-01-16
US20040238864A1 (en) 2004-12-02
DE602004005333T2 (de) 2007-11-29
WO2004109803A1 (en) 2004-12-16
JP2006526898A (ja) 2006-11-24
KR20060017840A (ko) 2006-02-27

Similar Documents

Publication Publication Date Title
CN100444382C (zh) 平面聚合物存储器件
CN100538894C (zh) 有机存储器件及其制备方法和系统
JP5443246B2 (ja) 有機メモリデバイスを処理する方法
US6803267B1 (en) Silicon containing material for patterning polymeric memory element
US6787458B1 (en) Polymer memory device formed in via opening
CN102473706B (zh) 肖特基二极管开关和包含它的存储部件
CN102484129B (zh) 具有本征整流器的忆阻结
US6773954B1 (en) Methods of forming passive layers in organic memory cells
US20070224724A1 (en) Self aligned memory element and wordline
US20050006643A1 (en) Memory device and methods of using and making the device
US6900488B1 (en) Multi-cell organic memory element and methods of operating and fabricating
US7323418B1 (en) Etch-back process for capping a polymer memory device
US7344913B1 (en) Spin on memory cell active layer doped with metal ions

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SPANSION CO., LTD.

Free format text: FORMER OWNER: SPANSION CO.,LTD.

Effective date: 20070202

Owner name: SPANSION CO.,LTD.

Free format text: FORMER OWNER: ADVANCED MICRO DEVICES INC.

Effective date: 20070202

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070202

Address after: California, USA

Applicant after: SPANSION LLC

Address before: California, USA

Applicant before: Spanson Co.

Effective date of registration: 20070202

Address after: California, USA

Applicant after: Spanson Co.

Address before: California, USA

Applicant before: ADVANCED MICRO DEVICES, Inc.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160317

Address after: California, USA

Patentee after: CYPRESS SEMICONDUCTOR Corp.

Address before: California, USA

Patentee before: SPANSION LLC

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081217

Termination date: 20160511