CN100442446C - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN100442446C CN100442446C CNB2005800007758A CN200580000775A CN100442446C CN 100442446 C CN100442446 C CN 100442446C CN B2005800007758 A CNB2005800007758 A CN B2005800007758A CN 200580000775 A CN200580000775 A CN 200580000775A CN 100442446 C CN100442446 C CN 100442446C
- Authority
- CN
- China
- Prior art keywords
- dyke
- conductive layer
- semiconductor device
- electrode pads
- tectosome
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
基板(51)被形成为具有四条沿切片线的边的矩形形状,堤部(56)被形成为包围执行元件(50)和输入输出用的电极垫片(54)、(55)的整个周围。堤部(56)是具有四条边的矩形形状,且各条边分别平行于基板(51)的各边并连续延伸。由于通过堤部(56)可提高保护胶带(9)的粘着性,所以可阻止切片时产生的异物104附着在执行元件(50)和电极垫片(54)、(55)上。
Description
技术领域
本发明涉及半导体装置,特别涉及通过切片而被分割成各个芯片的半导体装置。
背景技术
图13是执行元件的示意图,(a)示出了平面图,(b)是沿(a)中的线B-B的截面图。
在图13中,执行元件50是包括基板51、固定部52、导电层53和电极垫片54、55的层积构造。导电层53形成为圆板状,并由固定部52按悬臂梁的支撑方式支撑,以便与基板51之间形成间隙区域57。导电层53响应于所输入的提供给电极垫片的电信号,以固定部52为支点上下移动。
如图14所示,当在作为基板51的硅晶片103上形成多个图13所示的执行元件50之后,利用切片技术将各个元件切断分割成半导体芯片,然后将引线框连接在该半导体芯片上并进行封装。如图14所示的立体图和图15所示的截面图,切片技术是通过如下来进行的,即:使敷满金刚石粉末的刀片101高速旋转,从而在喷射洗涤水102的同时切断硅晶片103。但是,在切断硅晶片103时,切屑等异物104四处飞溅。
由于在使执行元件50芯片化时,若上述异物104附着在导电层53上,则会妨碍元件的动作,所以需要防止异物104附着在导电层53上。因此,增加切片时洗涤水102的水量会比较有效,但是,若增加洗涤水用量,则有可能由于洗涤水102对导电层53施加物理外力而引起导电层53的破损。
因此如图16所示,在各个执行元件50的导电层53上粘贴用于表面保护的保护胶带9,从而在由保护胶带9保护执行元件50表面的情况下进行切片。
但由于导电层53的形状的原因,当从上面看时,相邻接的元件之间的间隔有宽有窄,所以保护胶带9的粘着性也有好有坏。另外,在间隔宽的部分和间隔窄的部分,用刀片101进行切片时对保护胶带9的力的作用方式不同。因此在切片时会产生保护胶带9的浮动或剥落。其结果是,含有异物104的洗涤水102从保护胶带9的浮动或剥落的部分进入执行元件50的内部,从而导致异物104附着在导电层53上,引起执行元件50的构造体的损坏。
在日本专利文献特开平06-347475号公报中记载有下述方法,即:在加速度传感器中用盖子覆盖基板上所形成的固定部和可动部,由此防止在基板切片时灰尘、切屑、水等混入或侵入固定部和可动部内。
在日本专利文献特开平06-347475号公报所记载的加速度传感器中,由于固定电极被盖子覆盖,所以无法在固定电极上进行引线接合,因此将用于输入输出信号的电极垫片设在盖子之外,固定电极和电极垫片通过引出电极来连接。因此,虽然可通过设置盖子来保护固定电极和可动电极,但由于电极垫片露出,所以在切断基板时容易切坏电极垫片,造成断路。
另外,当灰尘、切屑附着在电极垫片上之后,电阻值会变大,从而有可能造成焊接障碍,使可靠性下降。并且,当电极垫片遇水后,会产生金属变质从而导致焊接的接合力下降等问题。
发明内容
因此,本发明的目的在于提供一种能够稳定地切断芯片而保护胶带不会在切片时浮动或剥离的半导体装置。
此外,本发明的另一目的在于提供一种不会使切屑等异物进入,从而不会引起构造体破损的半导体装置。
本发明是一种通过切片而被分割成各个芯片的半导体装置,其包括:具有沿切片线的边的基板;被形成在所述基板上的半导体元件;被形成在所述基板上,并位于所述半导体元件和所述边之间的堤部;以及被形成在所述半导体元件上,并被形成为比所述堤部的最外壁表面更靠内侧,用于输入输出信号的输入输出用电极垫片。
因此,由于通过相邻接的堤部稳定地支撑保护膜,所以在进行切片以切断该部分时,可在保护膜无剥落或浮动的情况下稳定地切断芯片。另外,由于输入输出用电极垫片被形成为比堤部的最外壁表面更靠内侧,所以不会在切断基板时切伤电极垫片而导致断路,还可以消除灰尘、切屑附着在输入输出用电极垫片上的担心,还可以防止输入输出用电极垫片遇水导致金属变质从而使焊接的粘着力下降。
优选堤部相对于边平行并连续延伸。由此可沿堤部稳定地进行切片。
优选堤部被形成为包围半导体元件的整个周围。通过设计这种堤部,即使由切片产生的异物进入保护膜的下面,也会由于堤部的阻挡而防止该异物进入半导体元件内。
优选半导体元件包括绝缘层和形成在绝缘膜上的导电层,堤部包括绝缘层和形成在绝缘层上的导电层,半导体元件的绝缘层和堤部的绝缘层在同一工序中形成,半导体元件的导电层和堤部的导电层在同一工序中形成。这样,由于能够在同一工序中形成,所以不需要新的工序,从而可抑制由设置堤部而产生的成本增加。
优选输入输出用电极垫片被形成在半导体元件的导电层上;半导体装置还包括堤部用电极垫片,堤部用电极垫片形成在堤部的导电层上,且比其最外壁表面更靠内侧,并与输入输出用电极垫片电连接,从而使堤部的导电层与半导体元件的导电层为相同的电位。
通过使堤部的导电层和半导体元件的导电层为相同的电位,可以防止两导电层之间所产生的寄生电容带来的负面影响。另外还可消除静电引力的影响。
本发明的另一方面包括:基板;由固定部支撑,以便与基板之间形成间隙的构造体;被形成在基板上,并位于没有被固定部支撑的构造体的部分和基板的外边缘之间的堤部;以及其被形成在构造体上,并被形成为比堤部的最外壁表面更靠内侧,用于输入输出信号的输入输出用电极垫片。
在成为异物侵入通路的基板和构造体之间的间隙部分设置堤部,可抑制异物的侵入。通过将输入输出用电极垫片设置为比堤部的最外壁表面更靠内侧,可以在切割基板时避免损伤输入输出用电极垫片。
优选形成多个堤部,以便包围构造体的周围。由此,异物从任一方向都不会侵入到半导体元件内。
优选在构造体的周围设置多个堤部,以便包围构造体;输入输出用电极垫片被设置为比通过多个堤部的最外壁的假想外延更靠内侧。由此,能够在切割基板时避免损伤输入输出用电极垫片。
优选构造体包括形成在固定部上的导电层;堤部包括绝缘层和形成在绝缘层上的导电层;构造体的固定部和堤部的绝缘层在同一工序中形成;构造体的导电层和堤部的导电层在同一工序中形成。这样,由于可以在同一工序中形成,所以不需要新的工序,从而可抑制由设置堤部而导致的成本增加。
输入输出用电极垫片形成在构造体的导电层上;半导体装置还包括堤部用电极垫片,该电极垫片形成在堤部的导电层上,并与输入输出用电极垫片电连接,从而使堤部的导电层与构造体的导电层为相同的电位。
通过使堤部的导电层和构造体的导电层为相同的电位,可以防止两导电层之间生成的寄生电容所产生的负面影响。
优选半导体装置还包括使堤部的导电层与构造体的导电层为相同的电位的等电位单元。通过使两导电层之间为相同的电位,两导电层之间生成的寄生电容不作为电容器发挥作用,因此能够消除寄生电容的负面影响。
优选半导体装置还包括与输入输出用电极垫片连接,并用于检测构造体和基板之间的阻抗变化的阻抗检测单元。通过检测出构造体和基板之间的阻抗变化可将半导体装置用作电容检测型传感器。
优选比堤部更靠内侧的区域的上部开着口。即使设置堤部,其内侧的区域上部也开着口,因此可对各个电极进行引线接合。
附图说明
图1是示出本发明第一实施方式中的半导体装置的平面图;
图2是沿图1的线A-A的截面图;
图3是示出对形成了多个图1所示的半导体装置的硅晶片进行切片的状态的截面图;
图4是本发明第二实施方式中的半导体装置的平面图;
图5是本发明第三实施方式中的半导体装置的平面图;
图6是本发明第四实施方式中的半导体装置的平面图;
图7是本发明第五实施方式中的半导体装置的平面图;
图8是本发明第六实施方式中的半导体装置的平面图;
图9是本发明第七实施方式中的半导体装置的截面图;
图10是本发明第八实施方式中的半导体装置的截面图;
图11是本发明第九实施方式中的半导体装置的平面图;
图12是连续示出图9和图10所示的半导体装置的制造过程的图;
图13是现有执行元件的示意图;
图14是现有切片工序的示意图;
图15是示出以现有的切片工序对硅晶片进行切片的工序的截面图;
图16是示出在用保护胶带覆盖元件表面的状态下进行切片的工序的截面图。
具体实施方式
图1是示出本发明第一实施方式中的半导体装置的平面图,图2是沿图1的线A-A的截面图。
在图1中,构成半导体装置的执行元件50是包括基板51、固定部52、作为构造体的导电层53、用于输入输出信号的电极垫片54、55以及堤部56的层积构造。导电层53形成为圆板状,并由固定部52按悬臂梁的支撑方式支撑,以便与基板51之间形成间隙区域57。导电层53响应于被提供给电极垫片54、55的电信号以固定部52为支点上下移动。另外,作为构造体,可用绝缘层或半导体层来代替导电层53。
基板51被形成为具有沿切片线的四条边的矩形形状;堤部56被形成在执行元件50和基板51的各边之间,以便包围执行元件50的周围。堤部56是具有四条边的矩形形状,且各条边平行于基板51的各边并连续延伸。另外,堤部56的高度被形成为高于导电层53的上表面。在导电层53上形成有电极垫片54,在基板51上形成有电极垫片55。堤部56最好是包围整个执行元件50的周围。
因此,电极垫片54、55都形成在堤部56内。由于切片之后在电极垫片54、55上进行引线接合,所以堤部56上没有设置盖子,开着口。
另外可在制造固定部52时在同一工序中用同样的材料形成堤部56。
图3是示意性示出对形成了多个图1所示的执行元件50的硅晶片60进行切片的状态的截面图。在硅晶片60上形成有多个具有在图1中说明的层积构造的执行元件50,并在堤部56上紧密粘贴有保护胶带9。然后,在相邻接的执行元件50的堤部56、56之间,用如同被引导的刀片101沿基板51的边切割硅晶片60,从而切成一块一块的半导体芯片。
由于可使各个执行元件50之间的堤部56、56的间隔相等从而没有阶梯部,所以当用刀片101沿切片线进行切片时,可以使作用在保护胶带9上的力均匀。从而不会产生保护胶带9的浮动和剥落。并且,由于即使含有异物104的洗涤水从保护胶带9的切断部分漏到下部,也会留在相邻接的堤部56、56之间,所以异物104不会进入执行元件50的内部,从而可以防止损坏执行元件50的构造体。
另外,由于所有的电极垫片54、55的位置都比堤部56的最外壁表面更靠内侧,所以不会在切片时被刀片101伤害而产生破损。另外,由于在堤部56上贴有保护胶带9,所以灰尘、切屑不会附着在堤部56内的电极垫片54、55上。其结果是不会由于灰尘、切屑附着在电极垫片54、55上而使电阻值变大,从而造成焊接障碍,使可靠性下降;也不会产生由于电极垫片54、55遇水而使金属变质,从而焊接的接合力下降等问题。
另外,由于最后要去除保护胶带,所以没有在比堤部56更靠内侧的区域上部设置盖子,而是开着口,因此不会对切片之后在电极垫片54、55上进行引线接合造成障碍。
另外,在图1所示的实施方式中,形成有包围执行元件50的周围的矩形堤部56,但并限定于此,堤部56也可形成在位于导电层53的没有被固定部52支撑的部分和基板51的外边缘之间的基板上。即,由于固定物52自身可阻止异物104的侵入,所以也可形成堤部56,使得异物104不会从不被固定部52支撑的其它部分侵入。
图4是本发明第二实施方式中的半导体装置的平面图。在图4所示的实施方式中,将与基板1的四条边平行且独立的四个堤部121形成在执行元件50和基板各边之间,并且不包围整个执行元件50的周围。
这样,即使只是将堤部121形成得与基板1的各边平行,而不包围整个执行元件50的周围,也可以通过堤部121来提高图3所示的保护胶带9的粘着性,从而能够在用刀片101切割硅晶片时使作用在保护胶带9上的力均匀。此外还可减轻粘贴保护胶带时给执行元件50带来的负担。
另外,由于在该实施方式中电极垫片54、55也被设置得比堤部121更靠内侧,所以在切片时电极垫片54、55不会受到刀片101的伤害而破损,也不会附着异物104。
图5是本发明第三实施方式中的半导体装置的平面图。在该图5所示的第三实施方式中,堤部122形成为圆柱状,并包围整个执行元件50的周围和电极垫片54、55。由此,即使图3所示的保护胶带9的切断部下垂,使得含有异物104的洗涤水从保护胶带9的切断部分漏到下部,也会留在相邻接的堤部122、122之间,因此异物104不会进入执行元件50的内部。
从而可以防止由于保护能力的下降而引起的执行元件50的构造体的破损。并且,也不会损伤电极垫片54、55或附着异物104。
另外,堤部的形状可以变形,而不限于图1所示的长方形的堤部56和图5所示的圆柱形的堤部122。重要的是,无论是哪种形状,只要是包围执行元件50的周围的形状即可。
图6是本发明第四实施方式中的半导体装置的平面图。与在图5所示的实施方式中形成堤部122,以包围执行元件50和电极垫片54、55的周围相对,在图6所示的实施方式中,在基板51的两个地方设置固定部52,并由这些固定部52支撑导电层57。为了使异物不从设在固定部52、52各自之间的间隙部分进入,将具有长度d2的堤部123设置在执行元件50和基板51的外边缘之间,其中,d2比该间隙部分较窄一侧的宽度d1长。堤部124被形成为コ形,包围着除宽度为d1的间隙部分以外的宽的间隙部分。
这样,通过与形成在固定部52之间的间隙部分相对设置堤部123、124,能够阻止异物104进入到执行元件50的基板51和导电层57之间的间隙区域。
图7是本发明第五实施方式中的半导体装置的平面图。在该实施方式中,代替图6所示的堤部123而形成为短圆弧状的堤部125和形成为长圆弧状的堤部126与在固定部52之间形成的间隙部分相对配置。通过设置这样的堤部125、126,也可阻止异物104进入执行元件50的间隙区域。
图8是本发明第六实施方式中的半导体装置的平面图。在该实施方式中,与在固定部52、52之间形成的间隙部分相对并靠近地配置多个堤部127,所述堤部127与各间隙部分相对,并被形成为长度比间隙部分的宽度d1短。虽然堤部127的长度比间隙部分的宽度d1短,但由于与间隙部分靠近配置,所以可以阻止异物104进入执行元件50的间隙区域。
另外在图8中,形成在导电层57上的电极垫片54和形成在基板51上的电极垫片55都被设置成比经过堤部127的最外壁表面的假想外延PL更靠内侧。这样,由于电极垫片54、55的位置比堤部56的外壁表面更靠内侧,所以在切片时不会被刀片101伤害而破损。
图9是本发明第七实施方式中的半导体装置的截面图。
在前述图1所示的半导体装置中,由于形成堤部56,所以在堤部56和与之相对的作为构造体的导电层53的侧边之间产生寄生电容Ci,从而当半导体装置作为执行元件动作时,该动作会因寄生电容Ci而延迟。
因此,在图9所示的实施方式中能够防止由于将半导体装置用作执行器时寄生电容Ci的影响而导致动作的延迟。在该示例中,以绝缘层71和导电层72的层积构造形成堤部70,并在导电层72上形成堤部用的电极垫片73,该电极垫片73比堤部70的最外壁表面更靠内侧,然后用作为等电位手段的导线74来连接作为构造体的导电层53上所形成的电极垫片54和堤部70的电极垫片73,从而使导电层53和72等电位,二者之间的电位差接近于零。
这样,通过使导电层53和72等电位,使得在堤部70的导电层72和与之相对的导电层53的侧面之间产生的寄生电容Ci不发挥电容器的作用,因此能够消除动作延迟等负面影响。
另外,由于形成在堤部70上的电极垫片73被设置成比堤部70的外壁表面更靠内侧,并且图3所示的保护胶带9被紧密粘贴在基板51之上,所以在切割基板51时能够消除电极垫片73的损伤。
图10是本发明第八实施方式中的半导体装置的截面图。
当将图1所示的半导体装置用作电容检测型传感器时,在堤部56和与之相对的导电层53的侧面之间生成的寄生电容Ci和在导电层53和基板51之间生成的电容C与电容变化ΔC之和被并联连接。寄生电容Ci被用作电容器,该寄生电容Ci导致灵敏度下降,并成为输入换算噪声水平恶化的主要原因。
因此,本实施方式能够排除作为电容式检测传感器使用时由寄生电容Ci所导致的负面影响。和图9相同,以绝缘层71和导电层72的层积构造来形成堤部70,并在导电层72上形成电极垫片73,该电极垫片73比堤部70的外壁表面更靠内侧,然后在形成在导电层53上的电极垫片54和电极垫片73之间连接电容式传感器检测电路75。电容式传感器检测电路75由电压跟随电路构成,该电压跟随电路的运算放大器的一个输入端与导电层53的电极垫片54连接,运算放大器的另一输入端与输出端连接。电压跟随电路的输出端在与堤部70的电极垫片73连接的同时,还与输出端子76连接。向基板51上的电极垫片55提供偏置电压,这一点图中未示出。
由于电压跟随电路的增益为1,所以导电层53和72可等效为大体相同的电位,从而二者之间的电位差接近于零。其结果是,可从表观上消除寄生电容Ci对检测电容的影响,从而电容式传感器检测电路75只能够检测出在导电层35和基板51之间生成的电容C和电容变化ΔC之和,因此能够在提高灵敏度的同时降低输入换算噪声水平。
另外,作为电容式传感器检测电路75并不限于电压跟随电路,只要能够将导电层53和72设定为大体相同的电位,使用其他电路也可以。
另外,图9和图10所示的实施方式不只是图1所示的半导体装置,也可应用于图4~图8所示的半导体装置。
图11是本发明第九实施方式中的半导体装置的平面图。在该实施方式中,一体构成堤部70的导电层72和圆板状的导电层53。这样,通过使导电层53和72一体化,可不需要图9所示的导线74。
图12是连续示出图9和图10所示的半导体装置的制造过程的图。首先,准备图12(a)所示的基板201,然后如图12(b)所示在基板201上形成绝缘层202,再如图12(c)所示在绝缘层202上形成导电层203。由该导电层203形成图9和图10所示的作为构造体的导电层53和堤部70的导电层72。对导电层203涂布光致抗蚀剂,并通过光刻技术除去不需要的部分以形成抗蚀图,然后将抗蚀图作为掩模,通过蚀刻来形成图12(d)所示的导电层53和堤部70的导电层72。如图12(e)所示,通过对绝缘层202进行预期的蚀刻而在导电层53和基板201之间形成间隙区域57,在该蚀刻之后,由残留在导电层53的一部分外周上的绝缘层202形成固定部52和包围导电层53的堤部70的绝缘层71。另外,基板201为图9和图10所示的基板51。
如上所述,堤部70的导电层72可通过与导电层53相同的材料在同一工序中形成,堤部70的绝缘层71也可通过与固定部52相同的材料在同一工序中形成。由此,由于不需要为了形成堤部70而使用新材料,也不需要增加工序,所以不会因设置层积构造的堤部70而加大成本。
以上参照附图对本发明的实施方式进行了说明,但本发明不限定于图示的实施方式。可在与本发明相同的范围内、或者相等同的范围内对图示的实施方式进行各种修正或变形。
工业实用性
由于本发明的半导体装置能够在阻止异物进入基板和导电层之间的间隙区域的同时,通过切片来形成半导体芯片,所以不会引起元件的构造体破损,从而可有效用于执行元件或电容检测型传感器。
Claims (17)
1.一种半导体装置,其通过切片而被分割成各个芯片,所述半导体装置包括:
基板,其具有沿切片线的边;
半导体元件,其被形成在所述基板上;
具有层积构造的堤部,其被形成在所述基板上,并位于所述半导体元件和所述边之间;以及
输入输出用电极垫片,其被形成在所述半导体元件上,并被形成为比所述堤部的最外壁表面更靠内侧,用于输入输出信号。
2.如权利要求1所述的半导体装置,其中,所述堤部包括绝缘层和形成在所述绝缘层上的导电层。
3.如权利要求1所述的半导体装置,其中,所述堤部相对于所述边平行并连续延伸。
4.如权利要求1所述的半导体装置,其中,所述堤部被形成为包围所述半导体元件的周围。
5.如权利要求1所述的半导体装置,其中,
所述半导体元件包括绝缘层和形成在所述绝缘层上的导电层;
所述堤部包括绝缘层和形成在所述绝缘层上的导电层;
所述半导体元件的绝缘层和所述堤部的绝缘层在同一工序中形成;
所述半导体元件的导电层和所述堤部的导电层在同一工序中形成。
6.如权利要求1所述的半导体装置,其中,
所述半导体元件具有导电层;
所述输入输出用电极垫片被形成在所述半导体元件的导电层上;
所述堤部包括导电层和堤部用电极垫片,所述堤部用电极垫片形成在所述导电层上,且比所述堤部最外壁表面更靠内侧,并且所述堤部用电极垫片与所述输入输出用电极垫片电连接,从而使所述堤部的导电层与所述半导体元件的导电层为相同的电位。
7.如权利要求5所述的半导体装置,还包括使所述堤部的导电层与所述半导体元件的导电层为相同的电位的等电位单元。
8.如权利要求1所述的半导体装置,还包括阻抗检测单元,所述阻抗检测单元与所述输入输出用电极垫片连接,并用于检测所述半导体元件和所述基板之间的阻抗变化。
9.如权利要求1所述的半导体装置,其中,比所述堤部更靠内侧的所述半导体装置区域的上部开着口。
10.一种半导体装置,包括:
基板;
构造体,其由固定部支撑,以便与所述基板之间形成间隙;以及
具有层积构造的堤部,其被形成在基板上,并位于构造体的没有与所述固定部接触的部分和所述基板的外边缘之间。
输入输出用电极垫片,其被形成在所述构造体上,并被形成为比所述堤部的最外壁表面更靠内侧,用于输入输出信号。
11.如权利要求10所述的半导体装置,其中,
形成多个所述堤部,以便包围所述构造体的周围。
12.如权利要求10所述的半导体装置,其中,
在所述构造体的周围设置多个所述堤部,以便包围所述构造体;
所述输入输出用电极垫片被设置为比通过所述多个堤部的最外壁的假想外延更靠内侧。
13.如权利要求10所述的半导体装置,其中,
所述构造体包括形成在所述固定部上的导电层;
所述堤部包括绝缘层和形成在所述绝缘层上的导电层;
所述构造体的固定部和所述堤部的绝缘层在同一工序中形成;
所述构造体的导电层和所述堤部的导电层在同一工序中形成。
14.如权利要求13所述的半导体装置,其中,
所述输入输出用电极垫片被形成在所述构造体的导电层上;
所述半导体装置还包括堤部用电极垫片,所述堤部用电极垫片形成在所述堤部的导电层上,并与所述输入输出用电极垫片电连接,从而使所述堤部的导电层与所述构造体的导电层为相同的电位。
15.如权利要求13所述的半导体装置,还包括使所述堤部的导电层与所述构造体的导电层为相同的电位的等电位单元。
16.如权利要求10所述的半导体装置,还包括
阻抗检测单元,其与所述输入输出用电极垫片连接,并用于检测所述构造体和所述基板之间的阻抗变化。
17.如权利要求10所述的半导体装置,其中,比所述堤部更靠内侧的所述半导体装置区域的上部开着口。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004054711 | 2004-02-27 | ||
JP054711/2004 | 2004-02-27 | ||
JP160631/2004 | 2004-05-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1839467A CN1839467A (zh) | 2006-09-27 |
CN100442446C true CN100442446C (zh) | 2008-12-10 |
Family
ID=37016220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005800007758A Expired - Fee Related CN100442446C (zh) | 2004-02-27 | 2005-02-28 | 半导体装置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN100442446C (zh) |
NO (1) | NO20064360L (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011022018A (ja) * | 2009-07-16 | 2011-02-03 | Mitsubishi Electric Corp | 静電容量型加速度センサー |
JP6428112B2 (ja) * | 2014-09-30 | 2018-11-28 | 三星ダイヤモンド工業株式会社 | パターニング基板のブレイク装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06347475A (ja) * | 1993-06-08 | 1994-12-22 | Murata Mfg Co Ltd | 加速度センサおよびその製造方法 |
US20010055876A1 (en) * | 2000-06-27 | 2001-12-27 | Minekazu Sakai | Semiconductor sensor device and method of manufacturing the same |
-
2005
- 2005-02-28 CN CNB2005800007758A patent/CN100442446C/zh not_active Expired - Fee Related
-
2006
- 2006-09-26 NO NO20064360A patent/NO20064360L/no not_active Application Discontinuation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06347475A (ja) * | 1993-06-08 | 1994-12-22 | Murata Mfg Co Ltd | 加速度センサおよびその製造方法 |
US20010055876A1 (en) * | 2000-06-27 | 2001-12-27 | Minekazu Sakai | Semiconductor sensor device and method of manufacturing the same |
JP2002016264A (ja) * | 2000-06-27 | 2002-01-18 | Denso Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
NO20064360L (no) | 2006-09-26 |
CN1839467A (zh) | 2006-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4124867B2 (ja) | 変換装置 | |
JP5861497B2 (ja) | センサ装置 | |
US20170121173A1 (en) | Packaging for mems transducers | |
KR101509319B1 (ko) | 전계 방출 소자 및 그 제조 방법 | |
JPH08136577A (ja) | 導電性キャップおよび基板を含む電子素子エンクロージャ | |
CA1189350A (en) | Force sensors | |
TW201523799A (zh) | 具有外觀隱藏的耦合電極之近接式感測器及其製造方法 | |
EP3291293B1 (fr) | Puce protégée contre les attaques face arrière | |
US5448444A (en) | Capacitive pressure sensor having a reduced area dielectric spacer | |
JPS58182285A (ja) | 圧電気圧力センサ | |
JPH06347475A (ja) | 加速度センサおよびその製造方法 | |
EP1187207A2 (en) | Surface mount package with integral electro-static charge dissipating ring using lead frame as ESD device | |
CN100442446C (zh) | 半导体装置 | |
KR100788779B1 (ko) | 반도체 장치 | |
FR2465343A1 (fr) | Dispositif suppresseur destine a limiter la transmission de pointes de tension elevees et rapides entre deux lignes electriques | |
US6924537B2 (en) | Semiconductor device including a potential drawing portion formed at a corner | |
JP2005244094A (ja) | 半導体装置の製造方法および半導体装置 | |
CN100393175C (zh) | 半导体装置 | |
JP2005227089A (ja) | 力学量センサ装置 | |
KR101323145B1 (ko) | 정전기 보호용 반도체 소자의 제조방법 | |
JP2010278368A (ja) | 電子部品パッケージ及びその製造方法 | |
JP2000304764A (ja) | 半導体力学量センサ及びその製造方法 | |
CN108417591B (zh) | 高电性能的芯片封装结构及制作方法 | |
JP3528539B2 (ja) | 半導体装置およびその製造方法 | |
JP4559178B2 (ja) | 半導体加速度センサおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081210 Termination date: 20130228 |