CN100438067C - 显示装置及其薄膜晶体管的放电方法 - Google Patents

Abstract

一种薄膜晶体管的放电方法，用于至少一像素，该像素包括该薄膜晶体管与一电致发光组件，该电致发光组件的一端电连接到该薄膜晶体管的源极或漏极，该放电方法包括：分别提供一第一电压及一第二电压到该薄膜晶体管的一第一栅极与一第二栅极，且该第一电压与该第二电压具有一第一电压差，该第一电压差用以控制流过该薄膜晶体管的电流量；以及提供一第三电压到该薄膜晶体管的该第二栅极、提供一第四电压到该薄膜晶体管的源极或漏极中未电连接该电致发光组件的一极、并且提供一第五电压到该电致发光组件的另一端，且该第三电压与该第一电压具有一第二电压差，该第二电压差、该第四电压与该第五电压用以使该薄膜晶体管进行放电。

Description

显示装置及其薄膜晶体管的放电方法

技术领域

本发明有关于一种电致发光显示器，且特别是有关于一种薄膜晶体管的放电方法。

背景技术

有机发光显示器(Organic Light Emitting Display)的像素一般以薄膜晶体管(Thin Film Transistor，TFT)配合电容来存储信号，以控制有机发光二极管(Organic Light Emitting Diode，OLED)的亮度。

而上述薄膜晶体管以非晶硅工艺(amorphous silicon，a-Si)制作时，在驱动的过程中必须加入一放电(discharge)程序，以增加薄膜晶体管的使用寿命，进而维持图像质量。然传统放电程序给予每个薄膜晶体管相同的操作电压以执行放电程序，而不能对应于每个像素各自劣化的情况给予不同的操作电压。因此将造成部份的薄膜晶体管产生过度放电或放电不足的现象。且传统放电方法对于薄膜晶体管中的沟道(channel)亦无法有效地放电。因此，上述种种问题都将造成有机发光显示器的显示质量降低。

有鉴于此，如何能针对每个像素中，薄膜晶体管各自劣化的情况给予不同的操作电压以达到不同的放电效果，进而改善薄膜晶体管劣化的特性便是目前业界急需解决的课题。

发明内容

本发明的目的就是在提供一种显示装置及其薄膜晶体管的放电(discharge)方法，能针对每个像素各自劣化的情况给予不同的操作电压以达到不同的放电效果，进而改善薄膜晶体管劣化的特性。

根据本发明的目的，提出一种薄膜晶体管的放电(discharge)方法，用于至少一个像素。该像素包括薄膜晶体管与电致发光组件。电致发光组件的一端电连接到薄膜晶体管的源极/漏极。薄膜晶体管的放电方法叙述如下。分别提供第一电压及第二电压在薄膜晶体管的第一栅极与第二栅极，且第一电压与第二电压具有第一电压差。该第一电压差用以控制流过薄膜晶体管的电流量。分别提供第三电压、第四电压与第五电压在薄膜晶体管的第二栅极、薄膜晶体管的源极/漏极与电致发光组件的另一端，且第三电压与第一电压具有第二电压差。该第二电压差、第四电压与第五电压用以使薄膜晶体管进行放电。

根据本发明的另一目的，提出一种显示装置。显示装置包括像素阵列、数据驱动电路与驱动电路。像素阵列中的至少一像素至少包含一个薄膜晶体管、一电致发光组件与一电容。薄膜晶体管具有第一栅极及第二栅极。电致发光组件的一端耦接到薄膜晶体管的源极/漏极。电容的一端耦接到第一栅极。

根据本发明的另一目的，提出一种薄膜晶体管的放电方法，用于至少一像素，该像素包括该薄膜晶体管与一电致发光组件，该电致发光组件的一端电连接到该薄膜晶体管的源极或漏极，该放电方法包括：分别提供一第一电压及一第二电压到该薄膜晶体管的一第一栅极与一第二栅极，且该第一电压与该第二电压具有一第一电压差，该第一电压差用以控制流过该薄膜晶体管的电流量；以及提供一第三电压到该薄膜晶体管的该第二栅极、提供一第四电压到该薄膜晶体管的源极或漏极中未电连接该电致发光组件的一极、并且提供一第五电压到该电致发光组件的另一端，且该第三电压与该第一电压具有一第二电压差，该第二电压差、该第四电压与该第五电压用以使该薄膜晶体管进行放电。

根据本发明的另一目的，提出一种显示装置，包括：一像素阵列，该像素阵列中的至少一像素至少包含：一薄膜晶体管，具有一第一栅极及一第二栅极；一电致发光组件，该电致发光组件的一端耦接到该薄膜晶体管的源极或漏极；以及一电容，该电容的一端耦接到该薄膜晶体管的该第一栅极；一数据驱动电路，电连接到该第一栅极，用以提供一第一电压或一像素电压到该第一栅极；以及一驱动电路，电连接到该第二栅极。

数据驱动电路电连接到第一栅极，用以提供第一电压或像素电压于第一栅极。驱动电路电连接到第二栅极，用以当数据驱动电路提供第一电压至第一栅极时，提供第二电压至第二栅极，第二电压使薄膜晶体管关断(截止)。而当薄膜晶体管要放电(discharge)时，提供第三电压至第二栅极与固定电压到该薄膜晶体管的该源/漏极及电致发光组件的另一端。其中，第三电压与第一电压的电压差对应于像素电压。该电压差与固定电压使该薄膜晶体管进行放电。

为让本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，详细说明如下：

附图说明

图1为本发明较佳实施例的薄膜晶体管放电方法流程图。

图2为像素电路的一例的电路示意图。

图3为薄膜晶体管放电示意图。

图4为本发明较佳实施例的显示装置的一例的示意图。

图5为本发明时序控制的示意图。

图6为薄膜晶体管导通电流与栅极电压间的关系曲线示意图。

图7为像素电路的另一例的电路示意图。

主要组件符号说明

100、100’：像素电路

102：电致发发光体

104：薄膜晶体管

106：存储电容

400：显示装置

402：数据驱动电路

404：扫描驱动电路

406：驱动电路

E1、E2、E3：电场

G1、G2、G1’、G2’：栅极

S：源极

SL’：扫描线

D、D’：漏极

具体实施方式

每个像素各自劣化的情况对应于每个像素所接收到的像素电压(Vdata)大小。本发明提供一个具有两个栅极的薄膜晶体管来驱动电致发光组件发光，即薄膜晶体管具有独立的下栅极与上栅极。在像素接收完像素电压并据以显示后，建立一电场在上栅极与下栅极间。该电场用以改善沟道处的电荷放电效果不佳的问题，其强度正比于像素电压的电压大小。此外，在建立上下栅极间的电场时，亦在源极与下栅极间以及漏极与下栅极间分别建立两电场，以完整对薄膜晶体管进行放电。且在像素显示过程中，可针对每个像素的不同亮度衰退程度，施加不同的放电电场，也就是说更可通过调整第二栅极上的电压大小以调整流经薄膜晶体管的电流量，进而将电致发光组件下降的亮度补偿回来。故，本发明通过提供具有两个栅极的薄膜晶体管以在非晶硅制造工艺时，提供更高显示质量的电致发光显示器。

请参照图1，其为本发明较佳实施例的薄膜晶体管放电方法流程图。薄膜晶体管用于像素中，其具有两个栅极。薄膜晶体管的放电(discharge)方法包括下列步骤：首先在步骤200，提供第二电压于第二栅极以使薄膜晶体管关断(即截止)。接着在步骤202，在薄膜晶体管被关断期间，提供第一电压在薄膜晶体管的第一栅极并使该第一电压存储在对应的存储电容中。该第一电压的电压对应于该像素所接收的前一像素电压的电压。接着在步骤204，当薄膜晶体管放电时，改提供第三电压于第二栅极上，使第二栅极与第一栅极间形成一电场。该电场的强度正比于前一像素电压的电压大小并对沟道处的电荷进行放电。

进一步来说，请参照图2，其为像素电路的一例的电路示意图。上述薄膜晶体管的放电(discharge)方法例如应用于像素电路100。像素电路100例如以非晶硅制造工艺实现，其包括一个电致发光组件102与至少一个薄膜晶体管(Thin Film Transistor，TFT)104。电致发光组件102例如为有机发光二极管(Organic Light Emitting Diode，OLED)或高分子发光二极管(PolymerLight Emitting Diode，PLED)。薄膜晶体管104例如为N型薄膜晶体管，其具有两个栅极。两个栅极分别为第一栅极G1与第二栅极G2。薄膜晶体管104通常配合至少一电容来存储控制信号，以控制有机发光二极管102的亮度灰阶表现。例如图2所示，像素电路100还包括一存储电容106。存储电容106的一端耦接到第一栅极G1，而存储电容106的另一端耦接到一参考电压Vref。上述电致发光组件102的负极耦接到薄膜晶体管104的漏极D。

由于每个像素各自劣化的情况对应于每个像素所接收到的像素电压大小，所以在像素100接收完像素电压并据以显示完后，建立对应于像素电压的电场E3(标示于图3)在第一栅极G1与第二栅极G2间。换句话说，像素100显示图像后，在步骤200，薄膜晶体管104要进行放电前，通过提供第二电压V2，例如-15伏特，于第二栅极G2以让薄膜晶体管104关断。在步骤202，在薄膜晶体管104截止期间，提供第一电压V1至第一栅极G1并存储在存储电容106。由于第一电压V1对应于该像素100所接收的前一像素电压的电压大小，例如像素电压的范围大约为0V至10V，所接收到的像素电压为+10伏特，则对应施加的第一电压V1为0伏特；或者，像素电压为0伏特，对应施加的则第一电压V1为+10伏特。接着，在步骤204，薄膜晶体管104要进行放电时，改提供第三电压V3至第二栅极G2，第三电压V3例如为+30伏特，并同时提供第四电压V4至电致发光组件102的正端与提供第五电压V5至薄膜晶体管104的源极。第四电压V4与第五电压V5为相同的电压，例如为+30伏特。

第四电压V4与第五电压V5用以使薄膜晶体管104在源极S-第一栅极G1间与漏极D-第一栅极G1分别形成电场E1与E2。因此，通过第三、四、五电压V3、V4、V5分别与第一电压V1形成电场E3、E1、E2，以使薄膜晶体管104进行放电。如图3所示，其为薄膜晶体管放电示意图。薄膜晶体管104为下栅极(Bottom-gate)G1、上栅极(Top-gate)G2、源极S、漏极D、第一绝缘层30、第二绝缘层40、非晶硅沟道层50及重掺杂半导体层60所构成的电子组件。依照上述，从图3中可以得知通过第二栅极G2与第一栅极G1间形成一电场E3以对沟道50处的电荷进行放电。并同时通过源极S与第一栅极G1间以及漏极D与第一栅极G1间的电场E1与E2而达到整体的放电效果。

请参照图4，其为本发明较佳实施例的显示装置的一例的示意图。显示装置400包括数据驱动电路402、扫描驱动电路404、驱动电路406与像素阵列。像素阵列由多个上述像素电路100所组成，在图4中以一个像素电路100为例。像素电路100还包括一薄膜晶体管T1。数据驱动电路402例如用以依据图像数据(RGB data)以输出像素电压或上述第一电压V1至像素电路100。扫描电路404例如用以通过扫描线SL’输出扫描信号至薄膜晶体管T1，以使像素100接收到对应的像素电压。驱动电路406用以提供像素100操作时所需的操作电压，例如显示图像时所需的+12伏特的第四电压V4与0伏特的第五电压V5，以及在放电时所需的第二电压V2、第三电压V3、第四电压V4与第五电压V5的电压。驱动电路406例如通过另一扫描线SL’(scanning line)或另一电源线与像素100的第二栅极G2电连接。

进一步来说，请参照图5，其为本发明时序控制的示意图。图中电压Vout为数据驱动电路402的输出电压时序。数据驱动电路402在显示帧的周期T1内输入像素电压Vdata至像素100中。此时，第四电压V4与第五电压V5工作在正常操作电压下，例如第四电压V4为+12伏特而第五电压V5为0伏特。而电压V_G2为第二栅极上的电压。在显示帧的周期T1内，V_G2上的电压使薄膜晶体管104导通。

接着，放电周期T2内或称”重置薄膜晶体管的电特性期间”，驱动电路406提供-15伏特的第二电压V2至第二栅极G2以使薄膜晶体管104截止。在薄膜晶体管截止期间，即时间T4，数据驱动电路402对应于每个像素100在上一显示帧的周期T1内所接受到的像素电压Vdata，其依序提供每个像素100对应的第一电压V1。例如某一第一像素(未标示在图4中)在显示帧的周期T3内，接收到+10伏特的像素电压，而第二像素(未标示在图4中)接收到0伏特的像素电压。接着在薄膜晶体管截止期间T4内，第一像素接收到0伏特的第一电压V1，而第二像素接收到+10伏特的第一电压V1。在薄膜晶体管截止期间T4后，驱动电路406改提供+30伏特的第三电压V3于第二栅极G2且将第四电压V4与第五电压V5的电压拉至+30伏特。因此，当进行放电时，上述第一像素的第一栅极G1与第二栅极G2间的电压差大于上述第二像素的第一栅极G1与第二栅极G2间的电压差，即第一像素的放电效果会大于第二像素。换句话说，当每个像素100接收到不同的像素电压Vdata而会有着不同的劣化程度时，通过提供不同的第一电压V1而达到不同放电效果，即针对每个像素100各自劣化的情况给予不同的第一电压V1以达到不同的放电效果。

此外本发明除了能针对每个像素100各自劣化的情况给予不同的第一电压V1以达到不同的放电效果外，更能在像素显示过程中，对应每个像素100的亮度衰退程度，通过第二栅极G2以调整其薄膜晶体管104的电流量以将下降的亮度补偿回来。请参照图6，其为薄膜晶体管导通电流与栅极电压间的关系曲线示意图。图上所标示的电压V_BG为第一栅极G1与第一栅极G2间的电压差，电流I_DS为流过薄膜晶体管104的电流。在显示过程中，即周期T1，可通过驱动电路406对应每个像素100下降的亮度，输出对应的电压至在每个像素100中的第二栅极G2，以调整显示过程中电流I_DS的大小。

其中，上述实施例中薄膜晶体管104以N型薄膜晶体管为例，然亦可以P型薄膜晶体管为例，例如图7所示，其为像素电路的另一例的电路示意图。薄膜晶体管104’例如为P型薄膜晶体管，其亦具有两个栅极。两个栅极分别为第一栅极G1’与第二栅极G2’。薄膜晶体管104’亦至少配合一电容来存储控制信号，以控制有机发光二极管102的亮度灰阶表现。存储电容106’的一端耦接到第一栅极G1’，其另一端耦接到一参考电压Vref。而上述电致发光组件102的负极耦接到薄膜晶体管104的源极S。薄膜晶体管104以P型薄膜晶体管为例时，其放电方法如同上述与此便不再多述。此外，像素电路100例如除了可以非晶硅制造工艺实现外，亦可以微晶硅(micro-si)制造工艺实现。

本发明上述实施例所公开的显示装置及其薄膜晶体管的放电(discharge)方法，能针对每个像素各自劣化的情况给予不同的操作电压以达到不同的放电效果，进而改善薄膜晶体管劣化的特性外，更可在显示过程中对应于每个像素的亮度衰退程度，通过第二栅极以调整其薄膜晶体管的电流量以将下降的亮度补偿回来，进而达到改善显示质量的目的。

本发明虽以优选实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围的情况下，可进行更动与修改，因此本发明的保护范围以所提出的权利要求所限定的范围为准。

Claims (19)

1.一种薄膜晶体管的放电方法，用于至少一像素，该像素包括该薄膜晶体管与一电致发光组件，该电致发光组件的一端电连接到该薄膜晶体管的源极或漏极，该放电方法包括：

分别提供一第一电压及一第二电压到该薄膜晶体管的一第一栅极与一第二栅极，且该第一电压与该第二电压具有一第一电压差，该第一电压差用以控制流过该薄膜晶体管的电流量；以及

提供一第三电压到该薄膜晶体管的该第二栅极、提供一第四电压到该薄膜晶体管的源极或漏极中未电连接该电致发光组件的一极、并且提供一第五电压到该电致发光组件的另一端，且该第三电压与该第一电压具有一第二电压差，该第二电压差、该第四电压与该第五电压用以使该薄膜晶体管进行放电。

2.如权利要求1所述的方法，其中，该第一电压为该像素的一像素电压。

3.如权利要求1所述的方法，其中，该第四电压相等于该第五电压。

4.如权利要求1所述的方法，其中，该第四电压不相等于该第五电压。

5.如权利要求1所述的方法，其中，该第一电压差相等于该第二电压差。

6.如权利要求1所述的方法，其中，该第一电压差不相等于该第二电压差。

7.如权利要求1所述的方法，其中，所述第二电压或第三电压可调整，用以控制流过该薄膜晶体管的电流量。

8.如权利要求2所述的方法，其中，该第一电压由一数据驱动电路输出。

9.如权利要求8所述的方法，其中，当该像素电压越高时，提高该第二电压差，以使得该薄膜晶体管对应于该第二电压差产生对应的放电效果。

10.一种显示装置，包括：

一像素阵列，该像素阵列中的至少一像素至少包含：

一薄膜晶体管，具有一第一栅极及一第二栅极；

一电致发光组件，该电致发光组件的一端耦接到该薄膜晶体管的源极或漏极；以及

一电容，该电容的一端耦接到该薄膜晶体管的该第一栅极；

一数据驱动电路，电连接到该第一栅极，用以提供一第一电压或一像素电压到该第一栅极；以及

一驱动电路，电连接到该第二栅极。

11.如权利要求10所述的显示装置，其中，当该数据驱动电路提供一第一电压到该第一栅极时，该驱动电路提供一第二电压到该第二栅极，该第二电压使该薄膜晶体管关断，而当该薄膜晶体管要放电时，提供一第三电压到该第二栅极并且提供一固定电压到该薄膜晶体管的一源极或一漏极中未耦接到该电致发光组件的一极及该电致发光组件的另一端；

其中，该第三电压与该第一电压的一电压差与该固定电压使该薄膜晶体管进行放电。

12.如权利要求10所述的显示装置，其中，该驱动电路可微调整该第二栅极的电压，用以控制流过该薄膜晶体管的电流量。

13.一种用以调整一显示装置内的一薄膜晶体管的电特性的驱动方法，该显示装置具有至少一电致发光组件，且该电致发光组件的一端电连接到该薄膜晶体管的源极或漏极，该方法包括：

在一显示周期内激活该薄膜晶体管，包括：

提供一第一电压到该薄膜晶体管的一第一栅极；

提供一第二电压到该薄膜晶体管的一第二栅极，且该第一电压与该第二电压具有一第一电压差，该第一电压差用以控制流过该薄膜晶体管的电流量，而该第一电压为一像素电压；以及

依据该像素电压来驱动该电致发光组件产生相对应的亮度；以及

重置该薄膜晶体管的电特性，包括：

提供一第三电压到该薄膜晶体管的该第二栅极；

提供一第四电压到该薄膜晶体管的一源极或一漏极中未耦接到该电致发光组件的一极；以及

提供一第五电压到该电致发光组件的另一端，且该第三电压与该第一电压具有一第二电压差，其中，该第二电压差、该第四电压与该第五电压用以使得该薄膜晶体管进行重置。

14.如权利要求13所述的方法，其中，该第四电压相等于该第五电压。

15.如权利要求13所述的方法，其中，该第四电压不相等于该第五电压。

16.如权利要求13所述的方法，其中，该第一电压差相等于该第二电压差。

17.如权利要求13所述的方法，其中，该第一电压差不相等于该第二电压差。

18.如权利要求13所述的方法，其中，所述第二电压或第三电压可被调整，用以控制流过该薄膜晶体管的电流量。

19.如权利要求13所述的方法，其中，该第一电压由一数据驱动电路输出。

Images