CN100437983C - 罩幕式只读存储器的制造方法及其结构 - Google Patents

Abstract

一种罩幕式只读存储器的制造方法，此方法于一基底上依序形成栅极介电层与条状的数个第一导体层，再于基底与第一导体层上形成介电层。接着，图案化介电层以形成数个编码开口，其中每一编码开口底部暴露出第一导体层，再于编码开口底部的第一导体层中形成数个阱区。然后，于介电层上与编码开口中形成条状的数个第二导体层并电性连接至阱区以形成一二极管存储单元数组。并且此二极管存储单元数组可以堆栈数个层以增加元件的集成度。

Description

罩幕式只读存储器的制造方法及其结构

技术领域

本发明是有关于一种只读存储器(Read Only Memory，ROM)的制造方法，且特别是有关于一种罩幕式只读存储器(Mask ROM)的制造方法。

背景技术

由于只读存储器具有不因电源中断而丧失其中所储存的资料的非挥发(Non-Volatile)特性，因此许多电器产品中都必须具备此类内存，以维持电器产品开机时的正常操作。只读存储器中最为基础的一种即是罩幕式只读存储器，一般常用的罩幕式只读存储器利用信道晶体管当作存储单元，并于程序化(Program)阶段选择性地植入离子到指定的信道区域，通过改变启始电压(Threshold Voltage)而达到控制存储单元在读取操作中导通(On)或关闭(Off)的目的。

如上所述，罩幕式只读存储器的存储单元数组通常是由晶体管的型态所构成，然而，此种以晶体管构成存储单元数组的罩幕式只读存储器具有下述的问题：

由于晶体管对于其下方的硅基底、栅极氧化层等的品质要求较高，因此其制作工艺条件较为严苛，而且，由于此因素，使得此种以晶体管构成的存储单元数组并不容易向上堆栈一层以上。

而且，晶体管形式的存储单元数组会由于漏电流等因素，使得其0/1的译码裕度较小并且不够清楚(clear)，因此相当容易发生译码错误的情形。

并且，由于晶体管形式的存储单元数组其位线通常采用于基底中植入掺质的方式形成，然而其接面会随着元件的缩小而变浅，从而导致位线阻值的上升，影响元件的操作效能。

发明内容

因此，本发明的目的就是在提供一种罩幕式只读存储器的制造方法与结构，能够缩小元件的尺寸并提高元件的集成度。

本发明的再一目的就是在提供一种罩幕式只读存储器的制造方法与结构，能够提供较为明确的译码能力并提高译码的裕度。

本发明的又一目的就是在提供一种罩幕式只读存储器的制造方法与结构，能够提升元件的操作速度。

本发明的另一目的就是在提供一种罩幕式只读存储器的制造方法与结构，其形成罩幕式只读存储器的制作工艺较为简单。

本发明提出一种罩幕式只读存储器的制造方法，此方法于一基底上依序形成栅极介电层与条状的数个第一导体层，此第一导体层的结构为复晶硅/金属硅化物/复晶硅，再于基底与第一导体层上形成第一介电层。接着，图案化第一介电层以形成数个第一编码开口，其中每一第一编码开口底部暴露出第一导体层，再于第一编码开口底部的第一导体层中形成数个第一阱区。然后，于第一介电层上与第一编码开口中形成条状的数个第二导体层，其中第二导体层电性连接第一阱区。以形成一第一存储单元数组；其中，该第一导体层的掺杂型态不同于该第一阱区的掺杂型态。

而且，于上述制造方法中，在形成第一存储单元数组后，更可以于第一介电层与第二导体层上形成第二介电层，再于第二介电层上形成条状的数个第三导体层，然后于第二介电层与第三导体层上形成第三介电层，再图案化第三介电层以形成数个第二编码开口，其中每一第二编码开口暴露出第三导体层底部，接着于第二编码开口底部的第三导体层中形成数个第二阱区，再于第三介电层上与第二编码开口中形成条状的数个第四导体层，其中第四导体层电性连接第二阱区，以形成一第二存储单元数组；其中，所述第三导体层的掺杂型态不同于所述第二阱区的掺杂型态。

本发明提出一种罩幕式只读存储器的结构，至少包括一基底、栅极介电层、条状的数个第一导体层、一第一介电层、数个第一阱区，条状的数个第二导体层。其中栅极介电层配置在基底上，第一导体层配置在栅极介电层上，第一介电层配置于基底与第一导体层上，其中第一介电层具有数个第一编码开口，且第一编码开口暴露出第一导体层表面，第一阱区个别配置于第一编码开口底部的第一导体层中，其中，所述该第一导体层的掺杂型态不同于所述第一阱区的掺杂型态，以及第二导体层配置在第一介电层上与第一编码开口中，其中第二导体层电性连接第一阱区。并且栅极介电层、第一导体层、第一介电层、第一阱区、第二导体层系构成一第一存储单元数组。

于上述结构中，更包括一第二介电层，条状的数个第三导体层、一第三介电层、数个第二阱区，条状的数个第四导体层。其中第二介电层配置在第一介电层与第二导体层上，第三导体层配置在第二介电层上，第三介电层配置于第二介电层与第三导体层上，其中第三介电层具有数个第二编码开口，且第二编码开口暴露出第三导体层表面，第二阱区个别配置于第二编码开口底部的第三导体层中，以及第四导体层配置在第三介电层上与第二编码开口中，其中第四导体层电性连接第二阱区。并且第二介电层、第三导体层、第三介电层、第二阱区、第四导体层构成一第二存储单元数组；其中，所述第三导体层的掺杂型态不同于所述第二阱区的掺杂型态。

此外，于上述的罩幕式只读存储器的制造方法与结构中，在第二存储单元数组上还可以堆栈形成数层的第二存储单元数组。

再者，于上述的罩幕式只读存储器的制造方法与结构中，第二导体层与第四导体层的材质包括包括铝、钨、铜等金属材质。

本发明提出一种罩幕式只读存储器的译码方法，此罩幕式只读存储器至少包括数条字符线、配置在字符线上的数个阱区，其中字符线的掺杂型态(N+型)不同于阱区的掺杂型态(P+型)，以及数条位线，其中位线垂直于字符线且与该字符线设置于不同高度，并且位线与字符线的部分交会处个别电性连接至阱区，此译码方法包括对一译码位置所对应的位线施加一第一电压，对于此位线之外的其它位线施加一第二电压，其中第一电压大于第二电压，同时对译码位置所对应的字符线施加第三电压，对于此字符线之外的其它字符线施加第四电压，其中第四电压大于第三电压。

本发明的罩幕式只读存储器的存储单元数组由于由二极管所构成，使得存储单元数组可以向上堆栈而形成一个三维的结构，因此，存储单元的尺寸能够缩小且内存元件的集成度能够向上提升。

而且，由于本发明的罩幕式只读存储器在植入阱区的译码区(亦即是二极管)判定为「1」，而在未植入的区域系判定为零，因此其0/1的译码较晶体管形式的存储单元更为清楚，并且其译码的裕度亦较大。

并且，在本发明的罩幕式只读存储器中，由于其位线能够采用金属材质形成，相较于公知在基底中掺杂所形成的位线，本发明所形成的位线阻值较小，并且能够提升元件操作的速度。

此外，由于本发明不用形成晶体管，因此对制作工艺条件的要求较低，故而本发明的制造罩幕式只读存储器的制作工艺较公知的制作工艺简单。

为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明。

附图说明

图1A至图1F是依照本发明较佳实施例的罩幕式只读存储器的制造流程的剖面示意图。

图2是依照本发明较佳实施例的罩幕式只读存储器进行译码的示意图。

标示说明：

100：基底                        102：栅极介电层

104、106、114、118、126：导体层  108、116、120：介电层

110、122：编码开口               112、124：阱区

202、204、206、208、210、212、214：字符线

252、254、256、258：位线         270：二极管

具体实施方式

图1A至图1F所绘示为本发明较佳实施例的一种罩幕式只读存储器的制造流程剖面图。

首先，请参照图1A，提供一基底100，此基底100例如是半导体硅基底。并且于基底100已形成栅极介电层102与条状的数个导体层104/106。其中栅极介电层102的材质例如是氧化硅，且导体层104的材质是N+型的掺杂多晶硅/金属硅化物，而导体层106的材质是N+型的掺杂多晶硅。形成栅极介电层102与条状的导体层104/106的方法例如是以热氧化法在基底上形成一层氧化层(未绘示)，再以临场掺杂离子的方式，利用化学气相沉积法于基底100上形成一层掺杂多晶硅层/金属硅化物/掺杂多晶硅(未绘示)。接着，利用微影蚀刻制作工艺，图案化此掺杂多晶硅层，以形成条状的数个导体层104/106。

接着，请参照图1B，在基底100与导体层106上形成一层介电层108，其中此介电层108的材质例如是二氧化硅，形成此介电层108的方法例如是利用化学气相沉积法于基底100上形成一层氧化硅层。

请继续参照图1B，于介电层108中形成编码开口110以暴露出预定进行译码的位置，其中形成编码开口110的方法例如是利用编码光罩(未绘示)，于介电层108上形成图案化的光阻层(未绘示)以定义出编码位置，接着进行蚀刻制作工艺去除部分的介电层108而形成编码开口110，并暴露出编码开口110底部的导体层106。

接着，请参照图1C，于编码开口110中的导体层106上形成阱区112，其中形成此阱区112的方式例如是续以图案化的光阻层为罩幕，进行一离子植入制作工艺，以于导体层106中形成掺杂区，然后，移除图案化的光阻层，再进行一回火制作工艺而形成阱区112，其中阱区112具有与第一掺杂型态不同的第二掺杂型态(P型掺杂型态)。

请继续参照图1C，于介电层108上形成条状的数个导体层114以作为位线，其中导体层114的走向垂直导体层106的走向，且导体层114填入编码开口110中而与阱区112电性连接。此导体层114的材质例如是铝、钨、铜等金属材质。形成此导体层114的方法例如是在介电层108上以物理气相沉积法或是化学气相沉积法覆盖一层填满开口的导体材料层，再经过微影蚀刻的步骤以于介电层108上形成条状的数个导体层114。

经过上述图1A至图1C所述的步骤，可以在基底100上形成一层由二极管(指形成阱区112的存储单元)构成的存储单元数组，接着，请继续参照图1D至图1F，以于存储单元数组上堆栈另一层由二极管构成的存储单元数组。

请参照图1D，在介电层100与导体层114上形成一层介电层116，其中此介电层116用以隔离两层不同的存储单元数组，其材质例如是二氧化硅，形成此介电层116的方法例如是利用化学气相沉积法于介电层100与导体层114上形成一层氧化硅层。

请继续参照图1D，于介电层116上形成条状的导体层118，其中导体层118的材质例如是掺杂多晶硅/金属硅化物/N+型的掺杂多晶硅，其形成的方法例如是以临场掺杂离子的方式，利用化学气相沉积法于介电层116上形成一层掺杂多晶硅层(未绘示)，再利用微影蚀刻制作工艺，图案化此掺杂多晶硅层，以于介电层上形成条状的数个导体层118。

接着，请参照图1E，在介电层116与导体层118上形成一层介电层120，其中此介电层120的材质例如是二氧化硅，形成此介电层120的方法例如是利用化学气相沉积法于介电层116与导体层118上形成一层氧化硅层。

请继续参照图1E，于介电层120中形成编码开口122以暴露出预定进行译码的位置，其中形成编码开口122的方法例如是利用编码光罩(未绘示)，于介电层120上形成图案化的光阻层(未绘示)以定义出编码位置，接着进行蚀刻制作工艺去除部分的介电层120而形成编码开口122，并暴露出编码开口122底部的导体层118。

接着，请参照图1F，于编码开口122中的导体层118上形成阱区124，其中形成此阱区124的方式例如是续以图案化的光阻层为罩幕，进行一离子植入制作工艺，以于导体层118中形成掺杂区，然后，移除图案化的光阻层，再进行一回火制作工艺而形成阱区124，其中阱区124具有与导体层124上的复晶硅掺杂型态不同的第二掺杂型态(P型掺杂型态)。

请继续参照图1F，于介电层122上形成条状的数个导体层126以作为位线，其中导体层126的走向垂直于导体层118的走向，且导体层126填入编码开口122中而与阱区124电性连接。此导体层126的材质例如是铝、钨、铜等金属材质。形成此导体层126的方法例如是在介电层120上以物理气相沉积法或是化学气相沉积法覆盖一层填满编码开口122的导体材料层，再经过微影蚀刻的步骤以于介电层120上形成条状的数个导体层126。

在经过上述图1A至图1F的步骤后，可以形成具有两层以二极管构成存储单元数组的罩幕式只读存储器。由于后续完成罩幕式内存的步骤为熟悉此技术者所周知，因此在此不再赘述。

请继续参照图1F以说明本发明的罩幕内存的结构。以单层存储单元数组的结构为例，本发明的罩幕式只读存储器由基底100、栅极介电层102、条状的数个堆栈层、数个的阱区112、介电层108、条状的数个导体层114所构成。

栅极介电层102配置于基底100上。且条状的数个堆栈层个别配置于栅极介电层102，其中每一堆栈层由导体层104与导体层106依序堆栈形成，用以作为内存元件的字符线，并且导体层106具有第一掺杂型态例如是N型掺杂型态。

介电层108配置于基底100与堆栈层上，其中介电层108具有数个编码开口110，并于编码开口110的底部暴露出导体层106的表面。

数个阱区112配置在编码开口110底部的导体层106中，其中阱区112具有与第一掺杂型态不同的第二掺杂型态，例如是P型掺杂型态。

条状的数个导体层114配置于介电层108上与编码开口110中，用以作为内存元件的位线，其中导体层114的走向垂直于堆栈层的走向，并且导体层114与阱区112电性连接，以使导体层(字符线)106与导体层(位线)114的具有阱区112交会处形成一个二极管存储单元。

上述的罩幕式只读存储器的结构为单层存储单元数组的结构，而如果是双层存储单元数组的结构，则本发明的罩幕式只读存储器更包括介电层116、条状的数个导体层118、数个阱区124、介电层120、条状的数个导体层126。

其中介电层116配置于介电层108与导体层114之上，用以隔离两层不同的存储单元数组。

条状的数个导体层118个别配置于介电层116上，用以作为内存元件的字符线，并且导体层118具有第一掺杂型态例如是N型掺杂型态。

介电层120配置于介电层116与导体层118上，其中介电层120具有数个编码开口122，并于编码开口122的底部暴露出导体层118的表面。

数个阱区124配置在编码开口122底部的导体层118中，其中阱区124具有与第一掺杂型态(N型掺杂型态)不同的第二掺杂型态(P型掺杂型态)。

条状的数个导体层126配置于介电层120上与编码开口122中，用以作为内存元件的位线，其中导体层126的走向垂直于导体层118的走向，并且导体层126与阱区124电性连接，以使导体层(字符线)118与导体层(位线)126之具有阱区124的交会处形成一个二极管存储单元。因此，能够得到如图1F所示的由二层二极管存储单元数组堆栈形成的罩幕式只读存储器。

接着，请参照图2以说明本发明的罩幕式只读存储器的译码方法。于图2中，202至214所代表的是字符线，252至258所代表的是位线。其中位线与字符线设置于不同高度，且在有进行译码植入的位置于字符线与位线的部分交会处的字符线上形成有阱区(未绘示)，并且位线(N+型)与阱区(P+型)电性连接以形成一个二极管，而在未译码植入的其它交会处则字符线与位线未电性连接。以图2为例，当要对位置270进行译码时，对译码位置270所对应的位线254施加高电压，其它的位线252、256、258则施加低电压，同时，对位置270所对应的字符线208施加低电压，其它的字符线202、204、206、210、212、214施加高电压。经过此种译码方式的话，则能够确保在译码时电流是依照图2中箭头所示路径流动，而不会误开启位置270周边的二极管而导致译码错误。

在上述较佳实施例中，其中形成导体层104(polycide)的制作工艺，为了使本发明能够适用于公知罩幕式只读存储器制作工艺的同时形成周边电路区而设置，在不考虑周边电路区的情况下，本发明能够不形成导体层104，而直接以导体层106(N+doped polysilicon)作为存储单元数组的字符线。

而且，在上较佳述实施例中，以形成双层的存储单元数组以作说明，然而本发明并不限定于此，本发明亦可以依照实际的需要，进而调整其存储单元数组的堆栈层数以形成二层以上的存储单元数组。其例如是重复图1D至图1F的步骤，以于第二层的存储单元数组上再堆栈形成数层的存储单元数组。

综上所述，由于本发明的罩幕式只读存储器的存储单元数组由二极管所构成，使得存储单元数组可以向上堆栈一层以上而形成一个三维的结构，因此，存储单元的尺寸能够缩小且内存元件的集成度能够向上提升。

而且，由于本发明的罩幕式只读存储器在植入阱区的译码区(亦即是二极管)判定为「1」，而在未植入的区域判定为零，因此其0/1的译码较晶体管形式的存储单元更为清楚，并且其译码的裕度亦较大。

并且，在本发明的罩幕式只读存储器中，由于其位线能够采用金属材质形成，相较于公知在基底中掺杂所形成的位线，本发明所形成的位线阻值较小，并且能够提升元件操作的速度。

此外，由于本发明不用形成晶体管，因此对制作工艺条件的要求较低，故而本发明的制造罩幕式只读存储器的制作工艺较公知的制作工艺简单。

虽然本发明已以一较佳实施例公开如上，然其并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求界定者为准。

Claims (21)

1、一种罩幕式只读存储器的制造方法，其特征在于：包括下列步骤：

于一基底上依序形成栅极介电层与条状的数个第一导体层；

于该基底与该第一导体层上形成一第一介电层；

图案化该第一介电层以形成数个第一编码开口，其中每一该第一编码开口底部暴露出该第一导体层；

于该第一编码开口底部的该第一导体层中形成数个第一阱区；以及

于该第一介电层上与该第一编码开口中形成条状的数个第二导体层，其中该第二导体层电性连接该第一阱区，以形成一第一存储单元数组；

其中，该第一导体层的掺杂型态不同于该第一阱区的掺杂型态。

2、如权利要求1所述的罩幕式只读存储器的制造方法，其特征在于：该第一导体层的材质包括掺杂多晶硅。

3、如权利要求1所述的罩幕式只读存储器的制造方法，其特征在于：该第二导体层的材质包括选自由铝、钨与铜所组成的族群其中之一。

4、如权利要求1所述的罩幕式只读存储器的制造方法，其特征在于：该第一导体层的走向垂直于该第二导体层的走向。

5、如权利要求1所述的罩幕式只读存储器的制造方法，其特征在于：还包括于每一该栅极氧化层与每一该第一导体层之间形成一字符线。

6、如权利要求1所述的罩幕式只读存储器的制造方法，其特征在于：于该第一介电层上与该第一编码开口中形成条状的该第二导体层的步骤之后，还包括：

(a)于该第一介电层与该第二导体层上形成一第二介电层；

(b)于该第二介电层上形成条状的数个第三导体层；

(c)于该第二介电层与该第三导体层上形成一第三介电层；

(d)图案化该第三介电层以形成数个第二编码开口，其中每一该第二编码开口底部暴露出该第三导体层；

(e)于该第二编码开口底部的该第三导体层中形成数个第二阱区；以及

(f)于该第三介电层上与该第二编码开口中形成条状的数个第四导体层，其中该第四导体层电性连接该第二阱区，以形成一第二存储单元数组；

其中，所述第三导体层的掺杂型态不同于所述第二阱区的掺杂型态。

7、如权利要求6所述的罩幕式只读存储器的制造方法，其特征在于：该第三导体层的材质包括掺杂多晶硅。

8、如权利要求6所述的罩幕式只读存储器的制造方法，其特征在于：该第四导体层的材质包括选自由铝、钨与铜所组成的族群其中之一。

9、如权利要求6所述的罩幕式只读存储器的制造方法，其特征在于：该第三导体层的走向垂直于该第四导体层的走向。

10、如权利要求6所述的罩幕式只读存储器的制造方法，其特征在于：还包括于该第二存储单元数组上更形成数层第二存储单元数组。

11、一种罩幕式只读存储器的结构，其特征在于：包括：

一基底；

栅极介电层，配置在该基底上；

条状的数个第一导体层，配置在该栅极介电层上；

一第一介电层，配置于该基底与该第一导体层上，其中该第一介电层具有数个第一编码开口，且该第一编码开口暴露出该第一导体层表面；

数个第一阱区，个别配置于该第一编码开口底部的该第一导体层中其中，所述该第一导体层的掺杂型态不同于所述第一阱区的掺杂型态，以及

条状的数个第二导体层，配置在该第一介电层上与该第一编码开口中，其中该第二导体层电性连接该第一阱区，并且该栅极介电层、该第一导体层、该第一介电层、该第一阱区、该第二导体层构成一第一存储单元数组。

12、如权利要求11所述的罩幕式只读存储器的结构，其特征在于：该第一导体层的材质包括掺杂多晶硅/金属硅化物/N+型掺杂多晶硅。

13、如权利要求11所述的罩幕式只读存储器的结构，其特征在于：该第二导体层的材质包括选自由铝、钨与铜所组成的族群其中之一。

14、如权利要求11所述的罩幕式只读存储器的结构，其特征在于：该第一导体层的走向垂直于该第二导体层的走向。

15、如权利要求11所述的罩幕式只读存储器的结构，其特征在于：更具有一字符线，配置于每一该栅极氧化层与每一该第一导体层之间。

16、如权利要求11所述的罩幕式只读存储器的结构，其特征在于：更具有：

一第二介电层，配置在该第一介电层与该第二导体层上；

条状的数个第三导体层，配置在该第二介电层上；

一第三介电层，配置于该第二介电层与该第三导体层上，其中该第三介电层具有数个第二编码开口，且该第二编码开口暴露出该第三导体层表面；

数个第二阱区，个别配置于该第二编码开口底部的该第三导体层中；以及

条状的数个第四导体层，配置在该第三介电层上与该第二编码开口中，其中该第四导体层电性连接该第二阱区，并且该第二介电层、该第三导体层、该第三介电层、该第二阱区、该第四导体层构成一第二存储单元数组；

其中，所述第三导体层的掺杂型态不同于所述第二阱区的掺杂型态。

17、如权利要求16所述的罩幕式只读存储器的结构，其特征在于：该第三导体层的材质包括掺杂多晶硅。

18、如权利要求16所述的罩幕式只读存储器的结构，其特征在于：该第四导体层的材质包括选自由铝、钨与铜所组成的族群其中之一。

19、如权利要求16所述的罩幕式只读存储器的结构，其特征在于：该第三导体层的走向垂直于该第四导体层的走向。

20、如权利要求16所述的罩幕式只读存储器的结构，其特征在于：还具有数层第二存储单元数组，依序堆栈于该第二存储单元数组上。

21、一种罩幕式只读存储器的译码方法，该罩幕式只读存储器至少包括数条字符线、配置在该字符线上的数个阱区，其中该字符线的掺杂型态不同于该阱区的掺杂型态，以及数条位线，其中该位线垂直于该字符线且与该字符线设置于不同高度，并且该位线与该字符线的部分交会处个别电性连接至该阱区，其特征在于：该译码方法包括：

对一译码位置所对应的一位线施加一第一电压，对于该位线之外的其它该位线施加一第二电压，其中该第一电压大于该第二电压，同时对该译码位置所对应的一字符线施加一第三电压，对于该字符线之外的其它该字符线施加一第四电压，其中该第四电压大于该第三电压。

Images