CN100437935C - 芯片型低介电常数介电层和平面电感元件的制作方法 - Google Patents
芯片型低介电常数介电层和平面电感元件的制作方法 Download PDFInfo
- Publication number
- CN100437935C CN100437935C CNB2005100521264A CN200510052126A CN100437935C CN 100437935 C CN100437935 C CN 100437935C CN B2005100521264 A CNB2005100521264 A CN B2005100521264A CN 200510052126 A CN200510052126 A CN 200510052126A CN 100437935 C CN100437935 C CN 100437935C
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- layer
- semiconductor
- sensitization
- crystal seed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 230000001939 inductive effect Effects 0.000 title claims description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 43
- 238000005516 engineering process Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 206010070834 Sensitisation Diseases 0.000 claims description 38
- 230000008313 sensitization Effects 0.000 claims description 38
- 239000013078 crystal Substances 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 22
- 238000009792 diffusion process Methods 0.000 claims description 21
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 12
- 238000007598 dipping method Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 230000004913 activation Effects 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 239000004642 Polyimide Substances 0.000 claims description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 82
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000002120 nanofilm Substances 0.000 description 1
- 230000004224 protection Effects 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
一种芯片型Low-k介电层的制作方法。首先提供一半导体基底，且该半导体基底包括多个连接垫。接着于该半导体基底的表面形成一感光介电层，并进行一曝光暨显影工艺，去除部分该感光介电层以形成多个开口，其中这些开口至少曝露出这些连接垫，且各该开口的侧壁呈向外倾斜状。
Description
技术领域
本发明涉及一种芯片型低介电常数(Low-k)介电层和平面电感元件的制作方法，特别是涉及一种于感光介电层中形成具有侧壁向外倾斜结构的开口，进而制作出平面电感元件的方法。
背景技术
于半导体元件的制作上，介电层主要用以提供绝缘功能，介电层的选择必须考虑到介电常数的大小，以及介电层与其它材料的应力问题等。另外，于形成介电层后通常必须于介电层中形成开口，以进一步制作出焊料凸块或是其它无源元件，特别是对于用以形成平面电感元件(planar inductorcomponent)的介电层开口而言，因此介电层开口的形状与表面性质更是攸关平面电感元件的电性表现，如Q值(Q value)。
请参考图1至图4。图1至图4为现有制作一low-k介电层的方法示意图。如图1所示，首先提供一半导体基底10，且半导体基底10包括多个半导体元件12，以及多个与半导体元件12电连接的连接垫14。如图2所示，接着于半导体基底10的表面形成一介电层16，且介电层16同时覆盖半导体基底10与连接垫14上，其中介电层16使用二氧化硅或苯环丁烯(BCB)等材料。
如图3所示，于介电层16的表面涂布一光致抗蚀剂层(图未示)，并利用一曝光暨显影工艺于介电层16的表面形成一光致抗蚀剂图案18，以定义出介电层开口的图案。随后利用光致抗蚀剂图案18作为掩膜进行一蚀刻工艺，去除未被光致抗蚀剂图案18保护的介电层16，以于连接垫14上方形成多个开口20。如图4所示，去除光致抗蚀剂图案18，完成现有low-k介电层的制作。
由上述可知，现有技术利用光致抗蚀剂图案18作为掩膜，并配合蚀刻工艺以于介电层16中形成开口20，然而此种作法往往容易产生下列缺点。首先，蚀刻选择比(光致抗蚀剂/介电层)不易控制，因此容易造成开口20的上半部产生缺陷。其次，于蚀刻工艺中蚀刻速率与蚀刻终点检测(end pointdetect，EPD)不易掌握，因此容易于开口20的下半部产生底切22与残留物24，如图3与图4所示。
一旦介电层开口的形状与表面性质不佳，将严重影响后续制作的焊料凸块(solder bump)或平面电感元件的电性表现。有鉴于此，申请人根据多年半导体工艺的经验，拟提供一种芯片型Low-k介电层的制作方法，以确保介电层开口的形状与表面性质，进而提升半导体元件与工艺的成品率。
发明内容
因此，本发明的主要目的在提供一种制作介电层的方法，以克服现有技术无法解决的难题。
本发明的另一目的在于提供一种制作平面电感元件的方法。
根据本发明的一优选实施例，揭露一种芯片型Low-k介电层的制作方法，包括下列步骤。首先提供一半导体基底，且该半导体基底包括多个连接垫。接着于该半导体基底的表面形成一感光介电层，以覆盖半导体基底和连接垫。最后进行一曝光暨显影工艺，去除部分该感光介电层以形成多个开口，这些开口至少曝露出这些连接垫，且各该开口的侧壁呈向外倾斜状。
根据本发明的另一优选实施例，揭露一种制作平面电感元件(planarinductor component)的方法，包括下列步骤。首先提供一半导体基底，且该半导体基底包括多个连接垫。接着于该半导体基底的表面形成一感光介电层，并进行一曝光暨显影工艺，去除部分该感光介电层以形成多个开口，这些开口至少曝露出这些连接垫，且各该开口的侧壁呈向外倾斜状。随后于该感光介电层的表面依序形成一扩散阻挡层(diffusion barrier layer)与一晶种层(seed layer)，该扩散阻挡层同时覆盖该感光介电层与该连接垫。于该晶种层的表面形成一掩膜图案，该掩膜图案曝露出这些开口，并利用镀膜技术(plating technology)于未被该掩膜图案覆盖的该晶种层的表面成长出多个金属结构。最后去除该掩膜图案与未被这些金属结构覆盖的该晶种层与该扩散阻挡层，并于这些金属结构的表面形成一抗氧化膜。
由于本发明使用感光材料作为介电层，因此可直接利用曝光暨显影工艺形成具有向外倾斜的侧壁的开口，藉以使后续形成的扩散阻挡层与晶种层具有良好的阶梯覆盖度，进而制作电性优良的平面电感元件。
为了进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图。然而附图仅供参考与辅助说明用，并非用来对本发明加以限制。
附图说明
图1至图4为现有制作一low-k介电层的方法示意图。
图5至图7为本发明的一优选实施例芯片型Low-k介电层的制作方法的示意图。
图8至图12为本发明制作平面电感元件的方法示意图。
简单符号说明
10 半导体基底 12 半导体元件
14 连接垫 16 介电层
18 光致抗蚀剂图案 20 开口
22 底切 24 残留物
50 半导体基底 52 半导体元件
54 连接垫 56 感光介电层
58 开口 60 扩散阻挡层
62 晶种层 64 掩膜图案
66 金属结构 68 抗氧化膜
具体实施方式
请参考图5至图7。图5至图7为本发明的一优选实施例芯片型Low-k介电层的制作方法的示意图。如图5所示，首先提供一半导体基底50，半导体基底50包括多个半导体元件52，以及多个与半导体元件52电连接的连接垫54，例如金属连接垫。如图6所示，接着于半导体基底50的表面形成一感光介电层56，且感光介电层56同时覆盖于半导体基底50与连接垫54上，其中感光介电层56除本身具有介电性质外，同时又可直接利用曝光暨显影工艺定义出所需的图案。而于本实施例中，感光介电层56选用感光苯环丁烯(photosensitive BCB)或低介电常数的聚酰亚胺(polyimide)材料，但不限于此。另外，值得注意的是于半导体基底50的表面形成感光介电层56之前，可视需要对半导体基底50的表面进行一表面激活工艺，表面激活工艺可选用湿蚀刻工艺、干蚀刻工艺或等离子体工艺等任一种或上述工艺的组合，藉以去除连接垫54表面的氧化物、有机污染物及微粒，并同时增加感光介电层56与半导体基底50的附着力。感光介电层56的厚度则可视电性要求加以调整，举例来说，若欲制作平面电感元件，则感光介电层56的厚度可针对平面电感元件的Q值要求加以调整。
如图7所示，接着进行一曝光暨显影工艺，去除部分感光介电层56以于连接垫54上方形成多个开口58，同时并进行一烘烤工艺以增加感光介电层56的结构强度。由于本发明的方法利用感光介电层56的感光特性，直接透过曝光暨显影工艺形成开口58，因此透过曝光量的调整，例如使用一灰阶掩模(halftone mask)，可制作出具有向外倾斜的侧壁的开口58，进而使后续堆栈于开口58内的薄膜具有优选的阶梯覆盖性(step coverage)，其中于本实施例中开口58的侧壁倾斜角度介于45至60度。
图5至图7所示为本发明芯片型Low-k介电层的制作方法，配合上述芯片型Low-k介电层的制作方法，本发明更进一步提供一种制作平面电感元件(planar inductor component)的方法。请继续参考图8至图12，并请一并参考图5至图7。图8至图12为本发明制作平面电感元件的方法示意图。如图8所示，于感光介电层56与连接垫54的表面依序形成一扩散阻挡层60与一晶种层62。其中于本实施例中，扩散阻挡层60与晶种层62利用溅射方式形成，但不限于此。另外，扩散阻挡层60可为一单层结构或一双层结构，其材料可视阻隔效果选用钨(W)、钨化钛(TiW)、钽/氮化钽(Ta/TaN)与钛/氮化钛(Ti/TiN)等材料，晶种层62则视后续欲形成的平面电感元件的材料，而选用金(Au)与铜(Cu)等。
如图9所示，接着于晶种层62的表面形成一掩膜图案64，例如一光致抗蚀剂图案，其中掩膜图案64曝露出开口58与开口58边缘位置。如图10所示，接着利用镀膜技术，例如进行一电镀工艺或一无电镀工艺，于未被掩膜图案64覆盖的晶种层62的表面成长出多个金属结构66，其中金属结构66由俯视方向观察呈水平方向排列的螺旋状结构。
如图11所示，去除掩膜图案64，并一并去除未被金属结构66覆盖的晶种层62与扩散阻挡层60。接着进行一高温退火工艺，以确保金属结构66的稳固并降低其阻值。如图12所示，最后于金属结构66的表面形成一抗氧化膜68，例如一感光高分子膜，即完成本发明平面电感元件的制作。
由上述可知，本发明使用感光材料作为介电层，因此可直接利用曝光暨显影工艺形成具有向外倾斜的侧壁的开口，藉以使后续形成的扩散阻挡层与晶种层具有良好的阶梯覆盖度，进而制作出电性优良的平面电感元件。值得注意的是利用本发明的方法除应用于制作平面电感元件外，亦可应用于其它无源元件或结构，如焊料凸块的制作。
相较于现有技术，本发明的方法具有以下优点：
(一)工艺步骤简化，可降低生产时间并增加产能。
(二)介电层开口无底切与残留物的现象，因此扩散阻挡层与晶种层的阶梯覆盖性良好。
(三)金属结构不致产生气泡(bubble)情形，因此可确保平面电感元件的电性表现。
(四)电子迁移阻抗(electro-migration resistance)佳。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
Claims (18)
1.一种制作介电层的方法，包括：
提供一半导体基底，且该半导体基底包括多个连接垫；
于该半导体基底的表面形成一感光介电层，该感光介电层覆盖于半导体基底和连接垫上；以及
进行一曝光暨显影工艺，去除部分该感光介电层以形成多个开口，这些开口至少曝露出这些连接垫，且各该开口的侧壁呈向外倾斜状。
2.如权利要求1所述的方法，还包括进一步形成多个平面电感元件的步骤，包括：
于该感光介电层的表面依序形成一扩散阻挡层与一晶种层，且该扩散阻挡层同时覆盖该感光介电层与该连接垫；
于该晶种层的表面形成一掩膜图案，该掩膜图案曝露出这些开口；
利用电镀方式于未被该掩膜图案覆盖的该晶种层的表面成长出多个金属结构；以及
去除该掩膜图案与未被这些金属结构覆盖的该晶种层与该扩散阻挡层；
其中这些金属结构即为这些平面电感元件。
3.如权利要求2所述的方法，还包括于去除未被这些金属结构覆盖的该晶种层与该扩散阻挡层之后，进行一高温退火工艺。
4.如权利要求2所述的方法，还包括于去除未被这些金属结构覆盖的该晶种层与该扩散阻挡层之后，于这些金属结构的表面形成一抗氧化膜。
5.如权利要求1所述的方法，其中该半导体基底还包括多个半导体元件设置于各该连接垫下方并与各该连接垫电连接。
6.如权利要求1所述的方法，还包括于形成该感光介电层之前先对该半导体基底进行一表面激活工艺。
7.如权利要求6所述的方法，其中该表面激活工艺为一蚀刻工艺。
8.如权利要求1所述的方法，其中该感光介电层的材料为感光苯环丁烯。
9.如权利要求1所述的方法，其中该感光介电层的材料为低介电常数的感光聚酰亚胺。
10.如权利要求1所述的方法，其中各该开口的侧壁的倾斜角度介于45至60度。
11.一种制作平面电感元件的方法，包括：
提供一半导体基底，且该半导体基底包括多个连接垫；
于该半导体基底的表面形成一感光介电层；
进行一曝光暨显影工艺，去除部分该感光介电层以形成多个开口，这些开口至少曝露出这些连接垫，且各该开口的侧壁呈向外倾斜状；
于该感光介电层的表面依序形成一扩散阻挡层与一晶种层，该扩散阻挡层同时覆盖该感光介电层与该连接垫；
于该晶种层的表面形成一掩膜图案，该掩膜图案曝露出这些开口；
利用镀膜技术于未被该掩膜图案覆盖的该晶种层的表面成长出多个金属结构；
去除该掩膜图案与未被这些金属结构覆盖的该晶种层与该扩散阻挡层；以及
于这些金属结构的表面形成一抗氧化膜；
其中这些金属结构即为平面电感元件。
12.如权利要求11所述的方法，其中该半导体基底还包括多个半导体元件设置于这些连接垫下方并与各该连接垫电连接。
13.如权利要求11所述的方法，还包括于形成该感光介电层之前先对该半导体基底进行一表面激活工艺。
14.如权利要求13所述的方法，其中该表面激活工艺为一蚀刻工艺。
15.如权利要求11所述的方法，还包括于去除未被这些金属结构覆盖的该晶种层与该扩散阻挡层之后，进行一高温退火工艺。
16.如权利要求11所述的方法，其中该感光介电层的材料为感光苯环丁烯。
17.如权利要求11所述的方法，其中该感光介电层的材料为低介电常数的感光聚酰亚胺。
18.如权利要求11所述的方法，其中各该开口的侧壁的倾斜角度介于45至60度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100521264A CN100437935C (zh) | 2005-02-25 | 2005-02-25 | 芯片型低介电常数介电层和平面电感元件的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100521264A CN100437935C (zh) | 2005-02-25 | 2005-02-25 | 芯片型低介电常数介电层和平面电感元件的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1825544A CN1825544A (zh) | 2006-08-30 |
| CN100437935C true CN100437935C (zh) | 2008-11-26 |
Family
ID=36936119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100521264A Expired - Fee Related CN100437935C (zh) | 2005-02-25 | 2005-02-25 | 芯片型低介电常数介电层和平面电感元件的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100437935C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200826233A (en) | 2006-12-15 | 2008-06-16 | Touch Micro System Tech | Method of fabricating metal interconnects and inter-metal dielectric layer thereof |
| GB2557614A (en) | 2016-12-12 | 2018-06-27 | Infineon Technologies Austria Ag | Semiconductor device, electronic component and method |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6323533B1 (en) * | 1999-04-23 | 2001-11-27 | U.S. Philips Corporation | Semiconductor device with an operating frequency larger than 50 MHz comprising a body composed of a soft ferrite material |
| US6383916B1 (en) * | 1998-12-21 | 2002-05-07 | M. S. Lin | Top layers of metal for high performance IC's |
| CN1539150A (zh) * | 2001-08-09 | 2004-10-20 | �ʼҷ����ֵ��ӹɷ�����˾ | 平面感应元件和平面变压器 |
-
2005
- 2005-02-25 CN CNB2005100521264A patent/CN100437935C/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6383916B1 (en) * | 1998-12-21 | 2002-05-07 | M. S. Lin | Top layers of metal for high performance IC's |
| US6323533B1 (en) * | 1999-04-23 | 2001-11-27 | U.S. Philips Corporation | Semiconductor device with an operating frequency larger than 50 MHz comprising a body composed of a soft ferrite material |
| CN1539150A (zh) * | 2001-08-09 | 2004-10-20 | �ʼҷ����ֵ��ӹɷ�����˾ | 平面感应元件和平面变压器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1825544A (zh) | 2006-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7462556B2 (en) | Method of forming low stress multi-layer metallurgical structures and high reliable lead free solder termination electrodes | |
| US6426281B1 (en) | Method to form bump in bumping technology | |
| US8901733B2 (en) | Reliable metal bumps on top of I/O pads after removal of test probe marks | |
| CN102810506B (zh) | 用于芯片级封装的电连接 | |
| TWI594385B (zh) | 半導體元件及其製造方法 | |
| US5198385A (en) | Photolithographic formation of die-to-package airbridge in a semiconductor device | |
| US7592220B2 (en) | Capacitance process using passivation film scheme | |
| US11270964B2 (en) | Mixed UBM and mixed pitch on a single die | |
| US9159696B2 (en) | Plug via formation by patterned plating and polishing | |
| US7541275B2 (en) | Method for manufacturing an interconnect | |
| US7381636B2 (en) | Planar bond pad design and method of making the same | |
| CN100437935C (zh) | 芯片型低介电常数介电层和平面电感元件的制作方法 | |
| US20060183312A1 (en) | Method of forming chip-type low-k dielectric layer | |
| US9633962B2 (en) | Plug via formation with grid features in the passivation layer | |
| JP2005340398A (ja) | 半導体装置およびその製造方法 | |
| TWI717173B (zh) | 記憶體裝置及其製造方法 | |
| WO2022122294A1 (en) | Self-aligned top via | |
| KR100800892B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| JPH10125784A (ja) | 半導体デバイス用ビアパッド | |
| US7943508B2 (en) | Fabricating method of a semiconductor device | |
| KR100948295B1 (ko) | 반도체 소자 제조 방법 | |
| KR100688719B1 (ko) | 반도체 금속 배선 형성 방법 | |
| US7743482B2 (en) | Fabricating method of a semiconductor device | |
| JPH0366128A (ja) | 多層配線構造体およびその製造方法 | |
| JP2009193976A (ja) | 多層配線基板の製造方法および多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081126 Termination date: 20150225 |
|
| EXPY | Termination of patent right or utility model |