CN100433368C

CN100433368C - 薄膜晶体管及其制造方法

Info

Publication number: CN100433368C
Application number: CNB2005101088383A
Authority: CN
Inventors: 陈纪文; 张鼎张; 刘柏村; 黄国有; 彭仁杰
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2005-09-30
Filing date: 2005-09-30
Publication date: 2008-11-12
Anticipated expiration: 2025-09-30
Also published as: CN1770475A

Abstract

一种薄膜晶体管，包括一栅极，形成于一基板上；一栅极绝缘层，覆盖栅极；一非晶硅区，形成于栅极绝缘层上且对应地位于栅极上方；一掺杂非晶硅区，形成于非晶硅区上；一源极金属区和一漏极金属区，电隔绝地形成于掺杂非晶硅区上并位于栅极上方，且源极金属区和漏极金属区与非晶硅区分离；一数据线金属区，和源极金属区相隔一间距并形成于栅极绝缘层上方；一保护层，形成于栅极绝缘层上并覆盖源极金属区、漏极金属区和数据线金属区，保护层具有第一、第二和第三介层洞，以分别暴露漏极金属区、源极金属区和数据线金属区的部分表面；和一导电层，形成于保护层上并覆盖第一、第二和第三介层洞，以电连接数据线金属区和源极金属区。

Description

薄膜晶体管及其制造方法

技术领域

本发明涉及一种薄膜晶体管及其制造方法，特别是涉及一种可降低漏电流的薄膜晶体管及其制造方法。

背景技术

由于有源式矩阵薄膜晶体管液晶显示器(Active matrix TFT-LCD、AMLCD)具有轻薄等特色优点，目前已经逐渐取代传统CRT显示器，而AMLCD其尺寸与显示画质的需求也与日渐增，随着液晶显示器的分辨率提升，其扫描线的数目也随之增加，而在相同帧时间(frame time)之下，每条栅极扫描线(Gate scan line)被选择的时间也被短，所以对于晶体管开关特性的要求就愈趋严格，以薄膜晶体管(thin film transistor，TFT)为例，当TFT关闭时，不能产生过量的漏电流(leakage current)。

一般在制作薄膜晶体管时，结构中的非晶硅(amorphous silicon，a-Si)层是一种光敏感物质，在照光后容易产生光电流，而有光漏电的缺点。为了避免薄膜晶体管在光照射下产生光漏电流，目前已经有相关工艺提出将非晶硅层的图案可内缩在栅极的范围内(亦即栅极非晶硅层可完全被栅极挡住)以减小光漏电，此又称为内岛状(island-in)结构。

请参照图1，其绘示一种传统具内岛状结构的薄膜晶体管的部分剖面示意图。薄膜晶体管1包括基板10、形成于基板10上的栅极(由图案化第一金属层所制成)11、栅极绝缘层(例如氮化硅)12、非晶硅层(a-Si)13、掺杂非晶硅层(例如是n+非晶硅层)14、源极金属区151和漏极金属区152(两者由图案化第二金属层而制成)。且源极金属区151和漏极金属区152之间以一通道16相隔。其中，掺杂非晶硅层14的作用在于提高源极金属区151以及漏极金属区152与非晶硅层13之间的欧姆式接触。而非晶硅层13和掺杂非晶硅层14即为一般所习称的岛状结构。由于图1中的非晶硅层13的尺寸小于栅极11的尺寸，因此为一内岛状(island-in)结构。

虽然依照上述所制成的内岛状(island-in)结构，可避免薄膜晶体管1在光照射下产生光漏电流。然而，源极金属区151和漏极金属区152会与岛状结构(i.e.非晶硅层13和掺杂非晶硅层14)的侧壁接触，如图1中的虚线所示，形成萧基接触(Schottky contact)而产生漏电路径。当栅极11接受到一负偏压且漏极金属区152接受到一正偏压时，薄膜晶体管1的漏电流会上升，进而影响开关特性。

发明内容

有鉴于此，本发明的目的就是在提供一种薄膜晶体管及其制造方法，使源极、漏极金属区位于栅极的上方处并与栅极非晶硅区分离，以降低薄膜晶体管的漏电流量。

根据本发明的目的，提出一种薄膜晶体管，适用于一显示元件上，薄膜晶体管至少包括一栅极，形成于一基板上；一栅极绝缘层，覆盖栅极；一非晶硅区，形成于栅极绝缘层上且对应地位于栅极上方；一掺杂非晶硅区，形成于非晶硅区上方；一源极金属区和一漏极金属区，电隔绝地形成于掺杂非晶硅区上并对应地位于栅极的上方，且源极金属区和漏极金属区与非晶硅区分离；一数据线金属区，形成于栅极绝缘层上方，且数据线金属区和源极金属区相隔一间距；一保护层，形成于栅极绝缘层上并覆盖源极金属区、漏极金属区和数据线金属区，保护层包括一第一介层洞、一第二介层洞和一第三介层洞，以分别暴露漏极金属区、源极金属区和数据线金属区的部分表面；和一导电层，形成于保护层上并覆盖第一介层洞、第二介层洞和第三介层洞，以电连接数据线金属区和源极金属区。

根据本发明的目的，提出一种薄膜晶体管的制造方法，至少包括步骤：

形成一栅极于一基板上；

形成一栅极绝缘层覆盖栅极；

形成一非晶硅区于栅极绝缘层上且对应地位于栅极上方；

形成一掺杂非晶硅区于栅极非晶硅区上方；

电隔绝地形成一源极金属区和一漏极金属区于掺杂非晶硅区上，且源极金属区和漏极金属区对应地位于栅极的上方并与非晶硅区分离；

形成一数据线金属区于栅极绝缘层上方，且数据线金属区和源极金属区相隔一间距；

形成一保护层于栅极绝缘层上并覆盖源极金属区、漏极金属区和数据线金属区；

形成一第一介层洞(first via)、一第二介层洞(second via)和一第三介层洞(third via)于保护层，以分别暴露漏极金属区、源极金属区和数据线金属区的部分表面；

形成一导电层于保护层上并覆盖第一介层洞、第二介层洞和第三介层洞，以电连接数据线金属区和源极金属区。

为让本发明的上述目的、特征、和优点能更明显易懂，以下配合附图以及优选实施例，以更详细地说明本发明。

附图说明

图1(现有技艺)绘示一种传统具内岛状结构的薄膜晶体管的部分剖面示意图。

图2A～2F绘示本发明第一实施例的薄膜晶体管的制造方法的示意图。

图3A～3F绘示本发明第二实施例的薄膜晶体管的制造方法。

简单符号说明

1：薄膜晶体管

10、20、30：基板

11、21、31：栅极

12、22、32：栅极绝缘层

13、23、33：非晶硅层

231、331：非晶硅区

14、24、34：掺杂非晶硅层

241、341：掺杂非晶硅区

25、35：第二金属层

151、251、351：源极金属区

152、252、352：漏极金属区

253、353：数据线金属区

16、26、36：通道

27、37：保护层

271、371：第一介层洞

272、372：第二介层洞

273、373：第三介层洞

28、38：导电层

具体实施方式

本发明为改良半导体元件(例如是TFT显示元件)的结构，以减少元件的漏电流。以下提出两个实施例做本发明的详细说明。然而，该些实施例并不会限缩本发明欲保护的范围。本发明的技术并不限于实施例中所叙述的模式。另外，在绘制图标时省略不必要的元件，以清楚显示本发明的实施例。

第一实施例

请参照图2A～2F，其绘示本发明第一实施例的薄膜晶体管的制造方法的示意图。首先，提供一基板20，并在基板20上形成一栅极(gate electrode)21。接着，再于基板20上形成一栅极绝缘层(gate insulating layer)22并覆盖栅极21。之后，形成一非晶硅层23于栅极绝缘层22上，再形成一掺杂非晶硅层(例如是n+非晶硅层)24于非晶硅层23上，如图2A所示。

其中，形成栅极21的步骤例如是先形成一第一金属层于基板20上，然后图案化第一金属层以形成栅极21。而栅极绝缘层22的材料例如是氮化硅。

接着，图案化掺杂非晶硅层24和非晶硅层23，以形成掺杂非晶硅区(doped aSi region)241和非晶硅区(aSi region)231；再于栅极绝缘层22上形成一第二金属层25，以覆盖掺杂非晶硅区241和非晶硅区231，如图2B所示。其中，非晶硅区231和掺杂非晶硅区241对应地位于栅极21上方。且在此实施例中，以内岛状(island-in)结构做说明，因此图2B中的非晶硅区231和掺杂非晶硅区241的面积小于位于下方的栅极21的面积。如此可减少非晶硅因照光所产生的光漏电流。

然后，图案化第二金属层25，以形成源极金属区(source metal region)251、漏极金属区(drain metal region)252和数据线金属区(data-line(DL)metalregion)253，且源极金属区251和漏极金属区252之间具有一通道(channelregion)26，如图2C所示。其中，数据线金属区253和源极金属区251相隔一间距，而通道26暴露出非晶硅区231的部分表面。换句话说，通道26断开了源极金属区251和漏极金属区252下方的掺杂非晶硅区241。

值得注意的是，此时源极金属区251和漏极金属区252电隔绝地形成于掺杂非晶硅区241上，且源极金属区251和漏极金属区252对应地位于栅极21的上方并与非晶硅区231分离。

接着，形成一保护层(passivation layer)27于栅极绝缘层22上并覆盖源极金属区251、漏极金属区252和数据线金属区253，如图2D所示。

之后，于保护层27处形成一第一介层洞(first via)271、一第二介层洞(second via)272和一第三介层洞(third via)272，以分别暴露出漏极金属区252、源极金属区251和数据线金属区253的部分表面，如图2E所示。

最后，形成一导电层28于保护层27上并覆盖第一介层洞271、第二介层洞272和第三介层洞273，以电连接数据线金属区253和源极金属区251，如第2F图所示。其中，导电层28的材料例如是氧化铟锡(indium tin oxide，ITO)。

图2F亦为本发明第一实施例的薄膜晶体管的剖面示意图。在第一实施例中，由于非晶硅区231和掺杂非晶硅区241内缩在栅极21之里，呈一内岛状(island-in)结构，因此可减少非晶硅因照光所产生的光漏电流。而且，位于栅极21上方的源极金属区251和漏极金属区252与非晶硅区231分离(i.e金属和硅不在同一个平面上，非晶硅区231的侧壁与保护层直接接触)，使金属和硅侧壁不会形成消极接触而产生一漏电流路径。因此，应用第一实施例的制造方法及所制成的薄膜晶体管，可大幅减少漏电流量，改善薄膜晶体管的开关电特性。

第二实施例

请参照图3A～3F，其绘示本发明第二实施例的薄膜晶体管的制造方法。首先，提供一基板30，并在基板30上形成一栅极31；接着，再于基板30上形成一栅极绝缘层32并覆盖栅极31；接着，形成一非晶硅层33于栅极绝缘层32上，再形成一掺杂非晶硅层(例如是n+非晶硅层)34于非晶硅层33上；之后，于掺杂非晶硅层34上形成一第二金属层35，如图3A所示。

其中，形成栅极31的步骤例如是先形成一第一金属层于基板30上，然后图案化第一金属层以形成栅极31。而栅极绝缘层32的材料例如是氮化硅。

接着，对第二金属层35、掺杂非晶硅层34和非晶硅层33进行图案化，如图3B所示。图3B中，栅极31的左方依序为一数据线非晶硅区332、一掺杂数据线非晶硅区342和一数据线金属区353。而栅极31的正上方则具有一非晶硅区331、掺杂非晶硅区341和一第二金属块35’。在此实施例中，形成于数据线金属区353下方的数据线非晶硅区332则与数据线金属区353的宽度相对应。

之后，对第二金属块35’进行图案化步骤，以形成一源极金属区351、漏极金属区352，且源极金属区351和漏极金属区352之间具有一通道36，如图3C所示。其中，通道36暴露出非晶硅区331的部分表面。

值得注意的是，此时源极金属区351和漏极金属区352电隔绝地形成于掺杂非晶硅区341上，且源极金属区351和漏极金属区352对应地位于栅极31的上方并与非晶硅区331分离。

另外，在第二实施例中，亦以内岛状(island-in)结构做说明，因此图3C中的非晶硅区331和掺杂非晶硅区341的面积小于位于下方的栅极31的面积。如此可减少非晶硅因照光所产生的光漏电流。

接着，形成一保护层(passivation layer)37于栅极绝缘层32上并覆盖源极金属区351、漏极金属区352和数据线金属区353，如图3D所示。

之后，于保护层37处形成一第一介层洞371、一第二介层洞372和一第三介层洞372，以分别暴露出漏极金属区352、源极金属区351和数据线金属区353的部分表面，如第3E图所示。

最后，形成一导电层38于保护层37上并覆盖第一介层洞371、第二介层洞372和第三介层洞373，以电连接数据线金属区353和源极金属区351，如图3F所示。其中，导电层38的材料例如是氧化铟锡(indium tin oxide，ITO)。

图3F亦为本发明第二实施例的薄膜晶体管的剖面示意图。在第二实施例中，除了非晶硅区331和掺杂非晶硅区341的面积比栅极31的面积小(呈一内岛状(island-in)结构)，而可减少非晶硅因照光所产生的光漏电流外，位于栅极31上方的源极金属区351和漏极金属区352亦与非晶硅区331分离(i.e.金属和硅不在同一个平面上，非晶硅区331的侧壁与保护层直接接触)，使金属和硅不会形成萧基接触而产生一漏电流路径。因此，应用第二实施例的制造方法及所制成的薄膜晶体管，可大幅减少漏电流量，改善薄膜晶体管的开关电特性。

综上所述，虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。

Claims

1.一种薄膜晶体管，适用于一显示元件上，至少包括：

一栅极，形成于一基板上；

一栅极绝缘层，覆盖该栅极；

一非晶硅区，形成于该栅极绝缘层上且对应地位于该栅极上方；

一掺杂非晶硅区，形成于该非晶硅区上方；

一源极金属区和一漏极金属区，电隔绝地形成于该掺杂非晶硅区上并对应地位于该栅极的上方，且该源极金属区和该漏极金属区与该非晶硅区分离；

一数据线金属区，形成于该栅极绝缘层上方，且该数据线金属区和该源极金属区相隔一间距；

一保护层，形成于该栅极绝缘层上并覆盖该源极金属区、该漏极金属区和该数据线金属区，该保护层包括一第一介层洞、一第二介层洞和一第三介层洞，以分别暴露该漏极金属区、该源极金属区和该数据线金属区的部分表面；和

一导电层，形成于该保护层上并覆盖该第一介层洞、该第二介层洞和该第三介层洞，以电连接该数据线金属区和该源极金属区。

2.如权利要求1所述的薄膜晶体管，其中该源极金属区和该漏极金属区之间具有一通道，且该通道暴露出该非晶硅区的部分表面。

3.如权利要求2所述的薄膜晶体管，其中该保护层填满该通道。

4.如权利要求1所述的薄膜晶体管，其中该非晶硅区的面积小于位于下方的该栅极的面积。

5.如权利要求1所述的薄膜晶体管还包括一数据线非晶硅区，且该数据线金属区形成于该数据线非晶硅区上。

6.如权利要求5所述的薄膜晶体管，其中该数据线金属区与该数据线非晶硅区之间还具有一掺杂数据线非晶硅区。

7.如权利要求1所述的薄膜晶体管，其中该第二介层洞和该第一介层洞电隔绝。

8.如权利要求1所述的薄膜晶体管，其中该栅极绝缘层为氮化硅层。

9.如权利要求1所述的薄膜晶体管，其中该导电层为氧化铟锡层。

10.一种薄膜晶体管的制造方法，至少包括步骤：

形成一栅极于一基板上；

形成一栅极绝缘层覆盖该栅极；

形成一非晶硅区于该栅极绝缘层上且对应地位于该栅极上方；

形成一掺杂非晶硅区于该非晶硅区上方；

电隔绝地形成一源极金属区和一漏极金属区于该掺杂非晶硅区上，且该源极金属区和该漏极金属区对应地位于该栅极的上方并与该非晶硅区分离；

形成一数据线金属区于该栅极绝缘层上方，且该数据线金属区和该源极金属区相隔一间距；

形成一保护层于该栅极绝缘层上并覆盖该源极金属区、该漏极金属区和该数据线金属区；

形成一第一介层洞、一第二介层洞和一第三介层洞于该保护层，以分别暴露该漏极金属区、该源极金属区和该数据线金属区的部分表面；以及

形成一导电层于该保护层上并覆盖该第一介层洞、该第二介层洞和该第三介层洞，以电连接该数据线金属区和该源极金属区。

11.如权利要求10所述的制造方法，其中形成该栅极的步骤包括：

形成一第一金属层于该基板上；以及

图案化该第一金属层以形成该栅极。

12.如权利要求11所述的制造方法，其中形成该非晶硅区的步骤包括：

形成一非晶硅层于该栅极绝缘层上；

形成一掺杂非晶硅层于该非晶硅层上；及

图案化该掺杂非晶硅层和该非晶硅层，以形成该掺杂非晶硅区和该非晶硅区。

13.如权利要求12所述的制造方法，其中形成该源极金属区、该漏极金属区和该数据线金属区的步骤包括：

形成一第二金属层于该掺杂非晶硅区的上方；及

图案化该第二金属层，以形成该源极金属区、该漏极金属区和该数据线金属区；

其中，该源极金属区和该漏极金属区之间具有一通道，且该通道暴露出该非晶硅区的部分表面。

14.如权利要求11所述的制造方法，其中形成该栅极绝缘层的步骤后，包括步骤：

形成一非晶硅层于该栅极绝缘层上；

形成一掺杂非晶硅层于该非晶硅层上；

形成一第二金属层于该掺杂非晶硅层上；及

图案化该第二金属层、该掺杂非晶硅层和该非晶硅层，以形成该源极金属区、该漏极金属区、该数据线金属区、该掺杂非晶硅区、一掺杂数据线非晶硅区、该非晶硅区和一数据线非晶硅区；

其中，该源极金属区和该漏极金属区之间具有一通道，且该通道暴露出该非晶硅区的部分表面，该数据线非晶硅区则形成于该数据线金属区的下方并与该数据线金属区的宽度相对应。

15.如权利要求10所述的制造方法，其中该非晶硅区的面积小于位于下方的该栅极的面积。

16.如权利要求10所述的制造方法，其中该栅极绝缘层为氮化硅层。

17.如权利要求10所述的制造方法，其中该导电层为氧化铟锡层。