CN100432946C - 一种实现保护倒换控制的装置与方法 - Google Patents

Abstract

本发明所述的一种实现保护倒换控制的装置与方法是用逻辑巡检模块代替CPU处理电路板状态巡检的比较工作。巡检电路板的工作包括两个部分，一个读值，一个比较。读值对于CPU来说是很简单，一次读值只占用CPU的一两个时钟周期。本发明着重在于当巡检芯片寄存器时，把芯片寄存器值的比较工作交给逻辑巡检模块进行处理，这样能够节省CPU大量巡检比较处理时间，CPU可以节约出更多的时间来处理其他正常通信事件的处理，从而提高CPU对正常通信事件的处理速度。同时由于逻辑巡检模块巡检速度快，能很快发现问题并上报，这样系统就能迅速的对故障做出反应和处理，快速地进行设备单元保护倒换，极大的减小业务损伤，防止通信业务中断。

Description

一种实现保护倒换控制的装置与方法

技术领域

本发明涉及通信技术领域，尤其涉及一种实现保护倒换控制的装置与方法。

背景技术

在通信设备中，为了使设备某一部分受到损坏或出现故障时并不影响通信的正常进行，通信设备中常常设置了很多备份保护措施，对交叉、时钟、主控等单元常常做了的备份，这些单元属于冗余单元，平时不工作，当被保护单元发生故障时，这些单元才会代替被保护的单元正常工作。如果当某一组成单元出现故障后，上层控制系统会及时的使用备份单元进行单元切换保护处理，以保证业务不会损伤和中断，通信能正常进行。

为了准确定位出现故障的点，上层控制系统需要定期巡检各个组成单元工作状态。电路板的状态通常依据两种手段进行检测，一种是在电路板上设置了专门的状态检测电路，用来检测某一单元电路的运行情况，CPU(中央处理器)作为上层控制系统部分的核心组成部分，当其发现检测电路的值变坏时，则表明其被检测电路单元发生了故障。第二种手段是针对芯片的检测，常常是通过比较芯片寄存器的值进行，CPU在写各个芯片寄存器时，将各值同时备份一份在存储电路中。CPU隔一段时间再去读取各个芯片的寄存器值，并和前面存储的值进行比较，当两个值不一样时表明此芯片有故障。上层控制系统这两种手段便可以实时了解组成各单元的工作状态，并做出相应的保护切换处理。

在上述第二种手段中，CPU具体采用的巡检方式包括两种：单CPU集中巡检方案和双CPU巡检方案，下面将对两种CPU巡检方案进行具体说明：

首先，对单CPU集中巡检方案进行说明：

目前通信系统中使用最多的就是单CPU集中巡检方案，这种方案的特点是巡检的所有工作包括读值和比较都是利用电路板中现有的CPU(一般来说只有一个)来独立完成。

由于所有的巡检工作都是由单个CPU完成，因此，巡检将花费大量的CPU工作时间，使CPU处理其他事务速度变慢。现在的网络保护切换常常要求切换在50毫秒内完成，对CPU的响应速度要求很高。若单CPU集中巡检方案占用过多CPU的工作时间，必将增加CPU的处理负担，使CPU不能及时的对其他事件的处理，处理速度变慢，进而导致设备单元保护切换较慢，通信业务常常因此受到损伤，甚至由于未及时切换造成业务信号中断。使用单CPU集中巡检方案，还会造成寄存器访问效率的下降。由于CPU巡检需要对寄存器进行读取操作，并和内存中的历史值进行比较，此时要求巡检任务不可被打断，如果其他任务(如业务配置、保护倒换等任务)需要对正在进行巡检的寄存器进行读写操作，其他任务就必须等待巡检任务的完成。一般来说软件此时会使用信号量机制进行互斥保护。当加入互斥保护时，即使未发生寄存器读写冲突，对寄存器的访问也必须进行信号量的比较，这样原本一个机器指令可以完成的操作，现在需要几十条指令。当寄存器达到上千的数量级，就必然导致CPU处理速度的严重下降。

其次，再对双CPU巡检方案进行说明：

巡检故障现有的另一种技术方案是双CPU巡检方案，电路板上一共有两个CPU，一个CPU用来处理正常的通信事务，另外一个CPU专门用来巡检电路板故障和工作状态等其他事务。

双CPU巡检方案由于存在两个CPU都要对同一个业务芯片进行访问，很容易发生冲突。业务芯片同一时间只能和一个CPU进行数据总线读写，所以两个CPU之间必须通过访问协议不会发生冲突，同时由于主CPU起主要作用，必须要保证主CPU访问芯片时，巡检CPU禁止访问芯片。这些访问协议必须通过通信协议才能进行，程序比较繁琐。同时通信结果也需要通信协议才能从巡检CPU上报到主CPU，进一步增加了软件的复杂性，以及软件开发的工作量。

同时，由于通信协议通常速度比较慢，其对故障上报的速度便会产生影响，从而使主CPU对故障的反应变慢，而且存在访问业务芯片的切换，无疑缓慢了CPU对芯片的正常访问，使CPU对业务芯片的正常控制变慢。CPU必须还要有其小系统外围器件支持，比如晶振、看门狗、存储器、FLASH等等，无疑会增加成本。并且多了一个CPU，还有它的外围器件，占用了PCB面积，造成设备体积增大。

而且，按照标准的规定，故障检测时间要在10ms内完成，而在一般实时系统中，CPU的一个任务调度时间片就是10ms，这就决定了用软件轮询不可能在10ms内完成故障检测，因而上述两种方案均无法达到标准的要求。尤其是当产品寄存器达到上千个时，由CPU来轮询检测根本无法及时处理。

发明内容

鉴于上述现有技术所存在的问题，本发明的目的是提供一种实现保护倒换控制的装置与方法，从而提高CPU处理效率，以及电路板状态巡检的速度，进而可以快速的进行设备单元保护倒换，极大的减小业务损伤，防止通信业务中断。

本发明的目的是通过以下技术方案实现的：

一种实现保护倒换控制的装置，包括CPU和芯片寄存器，CPU根据对芯片寄存器的巡检结果实现保护倒换；还包括：

逻辑巡检模块：分别与CPU和芯片寄存器连接，CPU读取待巡检的芯片寄存器的当前值传输至逻辑巡检模块，逻辑巡检模块将所述当前值与已经保存于逻辑巡检模块中芯片寄存器的镜像处理值进行比较，得出巡检结果并上报给CPU。

所述的逻辑巡检模块包括：

地址转换模块：在CPU的控制下通过地址转换来控制将数据传输到数据存储模块；

数据存储模块：由CPU控制，用于存储CPU写入的待巡检的芯片寄存器的镜像处理值；

数据镜像模块：对读值与写值不一样的芯片中一些特殊寄存器进行镜像特殊处理后写入数据存储模块，读值与写值一样的寄存器直接透传数据镜像模块写入数据存储模块；

比较模块：接收CPU读取的巡检寄存器的当前值与所述巡检寄存器的原值，并对二者进行比较，如二者不同，则通过中断上报CPU。

所述的实现保护倒换控制的装置中，所述的CPU的数据总线连接芯片寄存器所属芯片与比较模块，并通过数据镜像模块连接数据存储模块；和/或，

所述的CPU的地址总线连接芯片寄存器所属芯片与地址转换模块；和/或，

所述的CPU通过片选信号选择芯片寄存器所属芯片和/或地址转换模块；和/或，

所述的CPU通过写WR操作与读RD操作来读写芯片寄存器所属芯片和/或逻辑巡检模块的数据。

所述的逻辑巡检模块还包括：

比较使能模块：控制比较模块排除非巡检寄存器，并控制比较模块对稳定的CPU读取的巡检寄存器值与所述巡检寄存器的原值进行比较。

所述的比较使能模块包括：

比较使能逻辑模块：用于排除非巡检寄存器；

比较使能时序调整模块：用于控制比较模块对稳定后的CPU读取的巡检寄存器值与所述巡检寄存器的原值进行比较。

所述的逻辑巡检模块还包括：

比较结果寄存器：比较模块得出不同的结果后，将比较结果写入比较结果寄存器。

所述的逻辑巡检模块为：

现场可编程逻辑门阵列FPGA、复杂可程式化逻辑元件CPLD或可擦除、可编程逻辑器件EPLD。

一种实现保护倒换控制的方法，包括：

A、CPU在写待巡检的芯片寄存器值的同时将该值的镜像处理值写入逻辑巡检模块的数据存储模块中；

B、进行巡检时，CPU读取待巡检的芯片寄存器的当前值输入到比较模块中，同时逻辑巡检模块利用地址转换模块将数据存储模块中存储的待巡检的芯片寄存器的镜像处理值读入到比较模块中；

C、将所述当前值与镜像处理值进行比较，并根据比较结果进行切换控制处理。

所述的步骤A还包括：

A1、在写入逻辑巡检模块的过程中先通过逻辑将待巡检的芯片寄存器所属芯片的片选和地址转换成逻辑巡检模块内部的数据存储模块的地址；

A2、对读值与写值不一样的芯片中特殊的寄存器进行数据镜像处理将镜像值写入逻辑巡检模块内部的数据存储模块，对读值与写值一样的寄存器直接透传数据镜像模块写入逻辑巡检模块内部的数据存储模块。

所述的步骤B还包括：

B1、比较使能逻辑模块排除掉非巡检寄存器；

B2、等CPU读取的巡检寄存器值稳定后，再允许对其进行比较。

所述的步骤C还包括：

如比较结果两个值不同，则：

C1、在比较结果寄存器中写入巡检有错误的状态信息；和/或，

C2、将比较结果通过中断上报CPU；和/或，

C3、以CPU查询方式上报比较结果。

由上述本发明提供的技术方案可以看出，本发明所述的一种实现保护倒换控制的装置与方法是用逻辑巡检模块代替CPU处理电路板状态巡检的比较工作，这样能够节省CPU大量很多时间的巡检处理时间，CPU可以节约出更多的时间来处理其他正常通信事件的处理，从而提高CPU对正常通信事件的处理速度。同时由于逻辑巡检模块巡检速度快，能很快发现问题并上报，这样系统就能迅速的对故障做出反应和处理，快速的进行设备单元保护倒换，极大的减小业务损伤，防止通信业务中断。对于软件任务令互斥保护方面，本方案实现了寄存器镜像和寄存器写操作同步进行，所有对寄存器的写操作都通过FPGA同步复制镜像保存，这样彻底的解决了软件正常任务和芯片巡检任务对寄存器的互斥访问问题。

附图说明

图1为本发明所述实现保护倒换控制的装置的结构示意图；

图2为本发明所述实现保护倒换控制的方法的流程图。

具体实施方式

本发明所述的一种实现保护倒换控制的装置与方法是用逻辑巡检模块代替CPU处理电路板状态巡检的比较工作。巡检电路板的工作包括两个部分，一个读值，一个比较。读值对于CPU来说是很简单，一次读值只占用CPU的一两个时钟周期。比较寄存器的值由于需要移位，一次8位的byte比较会占用CPU很多时钟周期，在寄存器比较多的情况下，占用CPU的时间就相当的可观。本发明着重在于当巡检芯片寄存器时，把芯片寄存器值的比较工作交给逻辑巡检模块进行处理，这样能够节省CPU大量很多时间的巡检处理时间，CPU可以节约出更多的时间来处理其他正常通信事件的处理，从而提高CPU对正常通信事件的处理速度。同时由于逻辑巡检模块巡检速度快，能很快发现问题并上报，这样系统就能迅速的对故障做出反应和处理，快速的进行设备单元保护倒换，极大的减小业务损伤，防止通信业务中断。

本发明的总体方案如下：

所述的实现保护倒换控制的装置，CPU根据对芯片寄存器的巡检结果实现保护倒换；包括逻辑巡检模块：逻辑巡检模块与CPU和芯片连接，将CPU输到业务芯片操作的片选、地址、数据线和读RD、写WR等控制线同时引到逻辑巡检模块中；

具体为：CPU的数据总线连接芯片与比较模块；CPU的地址总线连接芯片、地址转换模块，并通过数据镜像模块连接数据存储模块；CPU通过片选信号选择芯片和/或地址转换模块。

工作方式为：CPU读取待巡检的芯片寄存器的当前值传输至逻辑巡检模块，逻辑巡检模块将所述当前值与已经保存于逻辑巡检模块中芯片寄存器的镜像值比较，得出巡检结果并上报给CPU。

逻辑巡检模块为可以为现场FPGA(可编程逻辑门阵列)、CPLD(Comple×Programmable Logic Device，复杂可程式化逻辑元件)或EPLD(Erasable Programmable Logic Device，可擦除、可编程逻辑器件)。

所述的逻辑巡检模块进一步包括地址转换模块、数据存储模块、数据镜像模块和比较模块，其中：

地址转换模块：通过地址转换来控制将数据的传输；在保存芯片寄存器值时，由于各个芯片寄存器所属芯片的片选不同，芯片寄存器的总地址线数量和FPGA内部RAM寄存器(以16bits为一个寄存器，下同)数量不一样，需要通过逻辑将芯片寄存器所属芯片的片选和地址转换成FPGA内部RAM寄存器的地址，这样才能将芯片待巡检的寄存器值保存到FPGA内部RAM寄存器中。通常芯片寄存器的地址线为16根，加上1根片选，相当于17根地址线。而FPGA内部RAM寄存器为13根地址线左右，根数比较接近，参考寄存器分布的特点可以使用尽量少的逻辑来进行转换。这部分占用逻辑不多。

数据存储模块：用于存储CPU写入的待巡检寄存器的原值；以FPGA做逻辑巡检模块为例，FPGA的RAM数量跟FPGA类型有关，在Xilin×公司目前使用得比较多的Sparton2E的150E中，Distributed RAM有75kBits，BlockRAM有56kBits，合起来有131kBits，这样可以组成8k个16bits的寄存器，Sparton2E的300E中，Distributed RAM有98kBits，Block RAM有64kBits，合起来有162kBits，可以组成10k个16bits的寄存器，所以可以巡检8k～10k个芯片寄存器，完全满足电路板巡检芯片重要寄存器的需要。

数据镜像模块：芯片寄存器往往有一些特殊的寄存器，其读值与写值不一样的，对于这样的寄存器需要进行镜像特殊处理后写入数据存储模块，对读值与写值一样的寄存器直接透传数据镜像模块写入逻辑巡检模块内部的数据存储模块

比较模块：接收CPU读取的巡检寄存器的当前值与待巡检寄存器的原值，并对二者进行比较，如二者不同，则通过中断上报CPU。

上述的逻辑巡检模块还包括：

比较使能逻辑模块：控制比较模块排除非巡检寄存器，并控制比较模块对稳定的CPU读取的巡检寄存器值进行比较。比较使能模块包括：比较使能逻辑模块：用于排除非巡检寄存器；比较使能时序调整模块：用于防止对没稳定的CPU读取的巡检寄存器值进行比较。

上述的逻辑巡检模块还包括：比较结果寄存器：比较模块得出不同的结果后，将比较结果写入比较结果寄存器。

在通信系统中，常常会使用到大规模逻辑器件，目前使用得比较多的是FPGA，本方案主要处理对芯片寄存器值巡检的比较工作，具体实现是在大规模逻辑器件里面完成的，比如FPGA、CPLD、EPLD等等。一般情况下一个业务芯片中的寄存器可能有几百万个，巡检不可能将这些寄存器一一巡检，这样不仅浪费时间，而且也不可能实现。通常情况下只巡检业务芯片的重要寄存器，每个芯片这样的寄存器大概有几百个，一个电路板中总的要巡检的寄存器大概在3千～4千个左右。实现本方案巡检需要将这些要巡检的寄存器整理处理出来，后面有使用说明。

具体应用FPGA作为逻辑巡检模块的方案如图1所示：

在逻辑器件FPGA里面，将CPU输到业务芯片操作的片选、地址、数据线和读RD、写WR等控制线同时引到FPGA中，图中标示的是巡检一个芯片时的情况，多个芯片情况是类似的。图中信号“CS芯片”是巡检芯片的片选，CS_FPGA是FPGA的片选。图中特别标出了芯片内部的寄存器，表明了本方案要巡检的是芯片寄存器。

FPGA内部包括地址转换模块、数据存储模块、数据镜像模块、比较模块、比较使能模块、比较使能时序调整模块与比较结果寄存器，其连接比较模块方式如图所示，不再叙述。

一种实现保护倒换控制的方法，以使用FPGA为例其具体过程如图3所示：

步骤21、通过逻辑将芯片寄存器所属芯片的片选和地址将CPU的片选和地址转换成逻辑巡检模块内部的数据存储模块的地址；

步骤22、CPU将巡检的芯片寄存器的值通过透传数据镜像模块写入逻辑巡检模块的数据存储模块中；

对于正常情况下读值等于写值的芯片寄存器，其器镜像处理值等于其写值；在此过程中，如果芯片寄存器有一些特殊的寄存器，其读值和写值是不一样的，则要对读值与写值不一样的寄存器通过数据镜像模块进行数据镜像特殊处理，其器镜像处理值为读值，将该值写入FPGA内部RAM中。这种数据镜像特殊处理需要根据这种寄存器的读值和写值变化规律预先在逻辑里面设定，一般来说，数据镜像模块需要事先知道这种寄存器的读值随写值的变化规律并以此进行处理。

步骤23、CPU读取待巡检的芯片寄存器的当前值通过逻辑输入到比较模块中，

在此过程中，为防止将非待巡检寄存器的值输入到比较模块中进行比较，以及防止时序带来的比较误差，引入了两个模块：比较使能模块和比较使能时序调整模块，比较使能模块可以将非巡检寄存器排除掉；比较使能时序调整模块，用来防止在读的时候数据还没有稳定下来就进行比较。造成结果的不准确。

步骤24、与步骤23同时逻辑巡检模块利用地址转换模块将数据存储模块中存储的待巡检的芯片寄存器的镜像处理值读入到比较模块中；

步骤25、比较芯片寄存器的当前值与原值，如不一样执行步骤26、步骤27和/或步骤28；

步骤26、在比较结果寄存器中写入巡检有错误的状态信息；

步骤27、将比较结果通过中断上报CPU；

步骤28、以CPU查询方式上报比较结果。

利用FPGA处理电路板巡检的芯片寄存器值的比较工作，极大的减少了巡检对CPU的占用时间。此方案只占用CPU读寄存器的时间，以电路中有3000个待巡检的芯片寄存器为例，每个寄存器的读值占用时间200ns，一共占用读值时间为600us。目前电路板CPU的一个任务调度时间片10ms，这样巡检只占了6％的时间，对正常CPU的工作基本没有影响，这样提高了CPU对业务和其他事件的处理速度，使设备单元实现快速保护倒换。

由于FPGA是CPU读值后随即进行比较，而且FPGA是逻辑并行处理，比较速度快，而且及时，巡检速度相对CPU处理速度快得多，大大提高提高巡检速度，节省了巡检时间，加大了CPU对故障的反应能力。

由于本方案实现了寄存器镜像和寄存器写操作同步进行，所有对寄存器的写操作都通过FPGA同步复制镜像保存，这样此方案彻底的解决了软件正常任务和芯片巡检任务对寄存器的互斥访问问题。

由于利用了FPGA内部的RAM寄存器，减少了对逻辑资源的占用。本方案寄存器的比较只用了一个模块，逻辑占用极少。唯一占用较多逻辑的是地址的转换和数据镜像处理，但通过寄存器地址的分布特点和镜像的规律可以较少逻辑的占用。故本方案需要的逻辑资源不多，逻辑成本低。

同时由于不增加其他器件，成本少，可以使设备小型化。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (11)

1、一种实现保护倒换控制的装置，包括CPU和芯片寄存器，CPU根据对芯片寄存器的巡检结果实现保护倒换；其特征在于，还包括：

逻辑巡检模块：分别与CPU和芯片寄存器连接，CPU读取待巡检的芯片寄存器的当前值传输至逻辑巡检模块，逻辑巡检模块将所述当前值与已经保存于逻辑巡检模块中芯片寄存器的镜像处理值进行比较，得出巡检结果并上报给CPU。

2、根据权利要求1所述的实现保护倒换控制的装置，其特征在于，所述的逻辑巡检模块包括：

地址转换模块：在CPU的控制下通过地址转换来控制将数据传输到数据存储模块；

数据存储模块：由CPU控制，用于存储CPU写入的待巡检的芯片寄存器的镜像处理值；

数据镜像模块：对读值与写值不一样的芯片中一些特殊寄存器进行镜像特殊处理后写入数据存储模块，读值与写值一样的寄存器直接透传数据镜像模块写入数据存储模块；

比较模块：接收CPU读取的巡检寄存器的当前值与所述巡检寄存器的原值，并对二者进行比较，如二者不同，则通过中断上报CPU。

3、根据权利要求2所述的实现保护倒换控制的装置，其特征在于：

所述的CPU的数据总线连接芯片寄存器所属芯片与比较模块，并通过数据镜像模块连接数据存储模块；和/或，

所述的CPU的地址总线连接芯片寄存器所属芯片与地址转换模块；和/或，

所述的CPU通过片选信号选择芯片寄存器所属芯片和/或地址转换模块；和/或，

所述的CPU通过写WR操作与读RD操作来读写芯片寄存器所属芯片和/或逻辑巡检模块的数据。

4、根据权利要求2所述的实现保护倒换控制的装置，其特征在于，所述的逻辑巡检模块还包括：

比较使能模块：控制比较模块排除非巡检寄存器，并控制比较模块对稳定的CPU读取的巡检寄存器值与所述巡检寄存器的原值进行比较。

5、根据权利要求4所述的实现保护倒换控制的装置，其特征在于，所述的比较使能模块包括：

比较使能逻辑模块：用于排除非巡检寄存器；

比较使能时序调整模块：用于控制比较模块对稳定后的CPU读取的巡检寄存器值与所述巡检寄存器的原值进行比较。

6、根据权利要求2所述的实现保护倒换控制的装置，其特征在于，所述的逻辑巡检模块还包括：

比较结果寄存器：比较模块得出不同的结果后，将比较结果写入比较结果寄存器。

7、根据权利要求1所述的实现保护倒换控制的装置，其特征在于，所述的逻辑巡检模块为：

现场可编程逻辑门阵列FPGA、复杂可程式化逻辑元件CPLD或可擦除、可编程逻辑器件EPLD。

8、一种实现保护倒换控制的方法，其特征在于，包括：

A、CPU在写待巡检的芯片寄存器值的同时将该值的镜像处理值写入逻辑巡检模块的数据存储模块中；

B、进行巡检时，CPU读取待巡检的芯片寄存器的当前值输入到比较模块中，同时逻辑巡检模块利用地址转换模块将数据存储模块中存储的待巡检的芯片寄存器的镜像处理值读入到比较模块中；

C、将所述当前值与镜像处理值进行比较，并根据比较结果进行切换控制处理。

9、根据权利要求8所述的实现保护倒换控制的方法，其特征在于，所述的步骤A还包括：

A1、在写入逻辑巡检模块的过程中先通过逻辑将待巡检的芯片寄存器所属芯片的片选和地址转换成逻辑巡检模块内部的数据存储模块的地址；

A2、对读值与写值不一样的芯片中特殊的寄存器进行数据镜像处理将镜像值写入逻辑巡检模块内部的数据存储模块，对读值与写值一样的寄存器直接透传数据镜像模块写入逻辑巡检模块内部的数据存储模块。

10、根据权利要求8所述的实现保护倒换控制的方法，其特征在于，所述的步骤B还包括：

B1、比较使能逻辑模块排除掉非巡检寄存器；

B2、等CPU读取的巡检寄存器值稳定后，再允许对其进行比较。

11、根据权利要求8所述的实现保护倒换控制的方法，其特征在于，所述的步骤C还包括：

如比较结果两个值不同，则：

C1、在比较结果寄存器中写入巡检有错误的状态信息；和/或，

C2、将比较结果通过中断上报CPU；和/或，

C3、以CPU查询方式上报比较结果。

Images