CN100428870C - 六层印刷电路板叠层结构 - Google Patents
六层印刷电路板叠层结构 Download PDFInfo
- Publication number
- CN100428870C CN100428870C CNB2005100251053A CN200510025105A CN100428870C CN 100428870 C CN100428870 C CN 100428870C CN B2005100251053 A CNB2005100251053 A CN B2005100251053A CN 200510025105 A CN200510025105 A CN 200510025105A CN 100428870 C CN100428870 C CN 100428870C
- Authority
- CN
- China
- Prior art keywords
- layer
- copper base
- thickness
- printed circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明揭示了一种六层印刷电路板叠层结构,其中第一层为镀膜铜基、第二层为1.0oz铜基、第三层为0.5oz铜基、第四层为0.5oz铜基、第五层为1.0oz铜基而第六层为镀膜铜基,其中第二层为地平面,第五层为电源平面、第一、三、四、六层为信号线,第一、三、四、六层的信号线阻抗相同。采用本发明的技术方案,即使在实际PCB布线设计时必须要多次换层布线,此种发明结构仍然可以确保换层布线后的布线阻抗维持不变,能有效避免所传输的信号的反射、波形扭曲和振铃的现象。
Description
技术领域
本发明涉及印刷电路板领域,更具体地说,涉及一种六层印刷电路板叠层结构。
背景技术
印刷电路板(PCB)是目前广泛使用的电子线路器件,一般而言,信号会经过一定长度的PCB布线来提供负载端使用,但是如果在传输途径上,传输线(即PCB布线)的阻抗有变化,就会产生信号反射的现象,从而影响所传输的信号的质量,尤其对于高速信号来说,由于传输线路阻抗不匹配而造成的影响由其严重。如果有信号反射的现象产生,信号的波形将会受到影响,会造成信号波形扭曲、信号振铃以及毛刺(overshoot)等现象。参考图1所示,图1中的信号波形Va是传输线路不匹配的波形图,而图1中的信号波形Vb是传输线路匹配的波形图,从中可见Va的波形受到反射而造成了严重的扭曲以及振铃现象。图2是图1的两种信号的频谱图,从图2中可见,Va信号的频谱有严重的毛刺(overshoot)现象,造成的电磁波辐射强度很大,这会严重影响信号的质量,而Vb信号的频谱中毛刺较少,电磁波辐射的强度大大降低。由此可见,印刷电路板中信号传输线的阻抗是否匹配对于所传输的信号质量的影响是很大的。
但是,在现有技术中,所使用的印刷电路板的信号传输线阻抗往往不能做到匹配。图3示出了现有技术中的一种PCB板的叠层结构,参照叠层结构,该种PCB以FR-4材料制造,总板材厚度为1.6mm,介电系数为4.2。信号线以5mil的宽度进行PCB布线。该种PCB板的具体结构如下:第一层为镀膜铜基、第二层为1.0oz铜基、第三层为0.5oz铜基、第四层为0.5oz铜基、第五层为1.0oz铜基而第六层为镀膜铜基,其中第二层为地平面,第五层为电源平面、第一、三、四、六层为信号线。在第一层之上和第六层之下具有焊接掩膜层,其他各层之间有介电层。六层结构中的各层厚度以及焊接掩膜层和介电层的厚度如下:
焊接掩膜层 | 0.4mil |
第一层(镀膜铜基) | 2.0mil |
第一介电层 | 16.0mil |
第二层(1.0oz铜基) | 1.4mil |
第二介电层 | 6.0mil |
第三层(0.5oz铜基) | 0.7mil |
第三介电层 | 8.0mil |
第四层(0.5oz铜基) | 0.7mil |
第四介电层 | 6.0mil |
第五层(1.0oz铜基) | 1.4mil |
第五介电层 | 16.0mil |
第六层(镀膜铜基) | 2.0mil |
焊接掩膜层 | 0.4mil |
经微带线(Microstrip)及带线(Stripline)的PCB阻抗计算公式得到如下的信号线阻抗数据:
第一层及第六层的信号线阻抗为105欧姆;
第三层及第四层的信号线阻抗为55欧姆;
该种结构中,当信号线换层布线后,即从第一层/第六层转换到第三层/第四层时(参考图4,图4说明了采用上述结构中的信号线换层布线的示意图),传输线的阻抗可能会有55欧姆的阻抗差距;信号线本身存在阻抗不匹配的问题,导致信号品质不良(信号波形扭曲、信号振铃以及Overshoot等不良的情况),造成电磁波幅射强度增大。
现有技术中的另一种六层印刷板叠层结构如图5所示:该种PCB也以FR-4材料制造,总板材厚度为1.6mm,介电系数为4.2。信号线以5mil的宽度进行PCB布线。该种PCB板的具体结构如下:第一层为镀膜铜基、第二层为0.5oz铜基、第三层为1.0oz铜基、第四层为1.0oz铜基、第五层为0.5oz铜基而第六层为镀膜铜基,其中第三层为地平面,第四层为电源平面、第一、二、五、六层为信号线。在第一层之上和第六层之下具有焊接掩膜层,其他各层之间有介电层。六层结构中的各层厚度以及焊接掩膜层和介电层的厚度如下:
焊接掩膜层 | 0.4mil |
第一层(镀膜铜基) | 2.0mil |
第一介电层 | 5.0mil |
第二层(0.5oz铜基) | 0.7mil |
第二介电层 | 4.0mil |
第三层(1.0oz铜基) | 1.4mil |
第三介电层 | 36.0mil |
第四层(1.0oz铜基) | 1.4mil |
第四介电层 | 4.0mil |
第五层(0.5oz铜基) | 0.7mil |
第五介电层 | 5.0mil |
第六层(镀膜铜基) | 2.0mil |
焊接掩膜层 | 0.4mil |
经Microstrip(微带线)及Stripline(带线)的PCB阻抗计算公式得到如下的信号线阻抗数据:
第一层及第六层的信号线阻抗为88欧姆;
第二层及第五层的信号线阻抗为60欧姆;
该种结构中,当信号线换层布线后,即从第一层/第六层转换到第二层/第五层时(参考图6,图6说明了采用上述结构中的信号线换层布线的示意图),信号线换层布线后,传输线的阻抗可能会有28欧姆的阻抗差距;信号线本身存在阻抗不匹配的问题,导致信号品质不良(信号波形扭曲、信号振铃以及Overshoot等不良的情况),造成电磁波幅射强度增大。
从上面的示例中可见,现有技术中所采用的印刷板叠层结构都存在信号传输线阻抗不匹配的问题,
发明内容
本发明的目的就在于提供一种信号线阻抗匹配的印刷电路板的叠层结构,以改善信号传输的质量。
根据本发明,提供一种六层印刷电路板叠层结构,其中第一层为镀膜铜基、第二层为1.0oz铜基、第三层为0.5oz铜基、第四层为0.5oz铜基、第五层为1.0oz铜基而第六层为镀膜铜基,其中第二层为地平面,第五层为电源平面、第一、三、四、六层为信号线,其特征在于,第一、三、四、六层的信号线阻抗相同。
该种结构中,所述第一层之上和第六层之下有焊接掩膜层,其他各层之间有介电层。
上述的结构中,第一层和第六层镀膜铜基的厚度为2.0mil,第二层和第五层1.0oz铜基的厚度为1.4mil,而第三层和第四层0.5oz铜基的厚度为0.7mil。所述第一层和第二层之间的第一介电层厚度与第五层和第六层之间的第五介电层相同,第二层和第三层之间的第二介电层与第四层和第五层之间的第四介电层厚度相同。并且所述第一、第五介电层和所述第二、第四介电层的厚度基本相当,且所述第三层和第四层之间的第三介电层的厚度为第二、第四介电层的5倍。
按照本发明的一实施例,各介电层的具体厚度如下:第一、第五介电层的厚度为5.0mil,所述第二、第四介电层的厚度为6.0mil,而所述第三介电层的厚度为30.0mil。而所述第一层之上和第六层之下的焊接掩膜层厚度均为0.4mil。
具有该种结构的印刷电路板(PCB),所述第一、三、四、六层的信号线阻抗均为59欧姆。
采用本发明的技术方案,此种六层板印刷电路板的发明结构,克服了现有技术中的问题,使信号线的布线阻抗达到匹配的要求,即使在实际PCB布线设计时必须要多次换层布线,此种发明结构仍然可以确保换层布线后的布线阻抗维持不变。本发明的方案还同时考虑了第三及第四布线层可能存在的信号串扰问题,因此加大了第三布线层与第四布线层之间的间距,此间距为第二、三层及四、五层间距的五倍,可有效减少第三、四层间信号串扰的现象。
附图说明
本发明上述的以及其他的特征、性质和优势将通过下面结合附图对实施例的说明而变得更加明显,在附图中相同的附图标记表示相同的特征,其中:
图1是在阻抗匹配和不匹配的信号传输线中传输的信号的波形图;
图2是上述信号的频谱图;
图3是现有技术中的一种PCB板的叠层结构;
图4是在图3所示的结构中换层布线时的阻抗匹配问题;
图5是现有技术中的另一种PCB板的叠层结构;
图6是在图3所示的结构中换层布线时的阻抗匹配问题;
图7是本发明的PCB板的叠层结构;
图7是本发明的结构中换层布线时的阻抗匹配问题。
具体实施方式
下面结合附图和实施例进一步说明本发明的技术方案。
参考图7所示,本发明的六层印刷电路板叠层结构中,第一层为镀膜铜基、第二层为1.0oz铜基、第三层为0.5oz铜基、第四层为0.5oz铜基、第五层为1.0oz铜基而第六层为镀膜铜基,其中第二层为地平面,第五层为电源平面、第一、三、四、六层为信号线。在第一层之上和第六层之下有焊接掩膜层,其他各层之间有介电层。图7所示的实施例中,各层以及焊接掩膜层和介电层的厚度如下:
焊接掩膜层 | 0.4mil |
第一层(镀膜铜基) | 2.0mil |
第一介电层 | 5.0mil |
第二层(1.0oz铜基) | 1.4mil |
第二介电层 | 6.0mil |
第三层(0.5oz铜基) | 0.7mil |
第三介电层 | 30.0mil |
第四层(0.5oz铜基) | 0.7mil |
第四介电层 | 6.0mil |
第五层(1.0oz铜基) | 1.4mil |
第五介电层 | 5.0mil |
第六层(镀膜铜基) | 2.0mil |
焊接掩膜层 | 0.4mil |
从中可见,本发明的结构增加了第三介电层的厚度,使之达到第二、第四介电层的5倍,从而有效地减少第三层和第四层之间可能发生的串扰现象。
需要说明的是,上述表中列出的以及在附图7中示出的只是本发明的一个实施例,其中的具体厚度不应该被视为对于本发明的限制,本领域的一般技术人员应该理解,只需要:第一层和第二层之间的第一介电层厚度与第五层和第六层之间的第五介电层相同,第二层和第三层之间的第二介电层与第四层和第五层之间的第四介电层厚度相同。第一、第五介电层和所述第二、第四介电层的厚度基本相当。并且,第三层和第四层之间的第三介电层的厚度为第二、第四介电层的5倍,都可以实现本发明的目的。
继续回到图7,按照图7所示的参数的结构,第一、三、四、六层的信号线阻抗均为59欧姆。
该种结构中,当信号线换层布线后,即从第一层/第六层转换到第三层/第四层时(参考图8,图8说明了采用本发明的结构中的信号线换层布线的示意图),由于这种六层板印刷电路板的发明结构使每一个可布线层的阻抗达到相同,在实际的PCB布线设计时,无论信号线在任何一个可布线层布线,其信号线的布线阻抗均可保持相同。由于信号线的布线阻抗达到匹配,反射现象大幅减少,改善了信号波形的完整性,使信号波形扭曲、信号振铃以及Overshoot等不良的情况大幅减轻,进而降低了电磁波幅射的强度。
根据本发明的技术方案,使印刷电路板中信号线的布线阻抗达到匹配的要求,即使在实际PCB布线设计时必须要多次换层布线,此种发明结构仍然可以确保换层布线后的布线阻抗维持不变,能有效避免所传输的信号的反射、波形扭曲和振铃的现象。本发明还考虑了第三及第四布线层可能存在的信号串扰问题,因此加大了第三布线层与第四布线层之间的间距(30mil),此间距为第二、三层及四、五层间距的五倍,可有效减少第三、四层间信号串扰的现象。
上述实施例是提供给熟悉本领域内的人员来实现或使用本发明的,熟悉本领域的人员可在不脱离本发明的发明思想的情况下,对上述实施例做出种种修改或变化,因而本发明的保护范围并不被上述实施例所限,而应该是符合权利要求书提到的创新性特征的最大范围。
Claims (6)
1.一种六层印刷电路板叠层结构,其中第一层为镀膜铜基、第二层为1.0oz铜基、第三层为0.5oz铜基、第四层为0.5oz铜基、第五层为1.0oz铜基而第六层为镀膜铜基,其中第二层为地平面,第五层为电源平面、第一、三、四、六层为信号线,其特征在于,
第一、三、四、六层的信号线阻抗相同;
所述第一层之上和第六层之下有焊接掩膜层,其他各层之间有介电层;
所述第一层和第六层镀膜铜基的厚度为2.0mil,第二层和第五层1.0oz铜基的厚度为1.4mil,而第三层和第四层0.5oz铜基的厚度为0.7mil;
所述第一层和第二层之间的第一介电层厚度与第五层和第六层之间的第五介电层相同,第二层和第三层之间的第二介电层与第四层和第五层之间的第四介电层厚度相同。
2.如权利要求1所述的六层印刷电路板叠层结构,其特征在于,所述第一、第五介电层和所述第二、第四介电层的厚度相当。
3.如权利要求1所述的六层印刷电路板叠层结构,其特征在于,所述第三层和第四层之间的第三介电层的厚度为第二、第四介电层的5倍。
4.如权利要求1所述的六层印刷电路板叠层结构,其特征在于,所述第一、第五介电层的厚度为5.0mil,所述第二、第四介电层的厚度为6.0mil,而所述第三介电层的厚度为30.0mil。
5.如权利要求1所述的六层印刷电路板叠层结构,其特征在于,所述第一层之上和第六层之下的焊接掩膜层厚度均为0.4mil。
6.如权利要求1至5中任一项所述的六层印刷电路板叠层结构,其特征在于,所述第一、三、四、六层的信号线阻抗均为59欧姆。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100251053A CN100428870C (zh) | 2005-04-15 | 2005-04-15 | 六层印刷电路板叠层结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100251053A CN100428870C (zh) | 2005-04-15 | 2005-04-15 | 六层印刷电路板叠层结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1849037A CN1849037A (zh) | 2006-10-18 |
CN100428870C true CN100428870C (zh) | 2008-10-22 |
Family
ID=37078346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100251053A Expired - Fee Related CN100428870C (zh) | 2005-04-15 | 2005-04-15 | 六层印刷电路板叠层结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100428870C (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104661424B (zh) * | 2013-11-20 | 2018-04-27 | 江苏苏杭电子有限公司 | 六层线路板非对称改良结构 |
CN111432579B (zh) * | 2020-04-28 | 2022-03-29 | 昆山苏杭电路板有限公司 | 高精度高密集线路阻抗信号处理板的压合方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2445544Y (zh) * | 2000-09-15 | 2001-08-29 | 神达电脑股份有限公司 | 六层电路板 |
CN2448047Y (zh) * | 2000-09-15 | 2001-09-12 | 神达电脑股份有限公司 | 六层电路板 |
-
2005
- 2005-04-15 CN CNB2005100251053A patent/CN100428870C/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2445544Y (zh) * | 2000-09-15 | 2001-08-29 | 神达电脑股份有限公司 | 六层电路板 |
CN2448047Y (zh) * | 2000-09-15 | 2001-09-12 | 神达电脑股份有限公司 | 六层电路板 |
Also Published As
Publication number | Publication date |
---|---|
CN1849037A (zh) | 2006-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8022309B2 (en) | Flexible printed circuit board | |
US8049118B2 (en) | Printed circuit board | |
US6444922B1 (en) | Zero cross-talk signal line design | |
USRE44586E1 (en) | Via structure for improving signal integrity | |
US9392683B2 (en) | Multi-layer printed circuit boards having properties suitable for layer reduction design | |
US8008580B2 (en) | Flexible printed circuit board | |
JP2006245291A (ja) | 伝送線路及び配線形成方法 | |
US8270180B2 (en) | Printed circuit board | |
TW201244573A (en) | Printed circuit board | |
US9258886B2 (en) | Printed circuit board having differential line pairs with a percentage of their lengths disposed as an outer signal layer | |
JP2014225640A (ja) | プリント配線板及びプリント回路板 | |
US10045435B2 (en) | Concentric vias and printed circuit board containing same | |
CN100428870C (zh) | 六层印刷电路板叠层结构 | |
WO2012087647A1 (en) | Crosstalk reduction for microstrip routing | |
US6489570B2 (en) | Multi-layer circuit board | |
JP2007317716A (ja) | プリント配線板 | |
JPH09321433A (ja) | 多層プリント配線板のバイアホール | |
US6417460B1 (en) | Multi-layer circuit board having signal, ground and power layers | |
CN203015272U (zh) | 印制电路板 | |
JP2010251554A (ja) | プリント基板およびハーネス | |
US6384340B1 (en) | Multi-layer circuit board | |
TW201927101A (zh) | 多層印刷電路板及製作多層印刷電路板的方法 | |
CN2527062Y (zh) | 电路板信号传输线的布线结构 | |
CN113709962B (zh) | 一种差分信号传输多层pcb板结构 | |
CN205921814U (zh) | 一种电路板装置及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081022 Termination date: 20110415 |