CN111432579B - 高精度高密集线路阻抗信号处理板的压合方法 - Google Patents

高精度高密集线路阻抗信号处理板的压合方法 Download PDF

Info

Publication number
CN111432579B
CN111432579B CN202010350568.1A CN202010350568A CN111432579B CN 111432579 B CN111432579 B CN 111432579B CN 202010350568 A CN202010350568 A CN 202010350568A CN 111432579 B CN111432579 B CN 111432579B
Authority
CN
China
Prior art keywords
inner core
single inner
signal processing
resistance values
core plates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010350568.1A
Other languages
English (en)
Other versions
CN111432579A (zh
Inventor
倪蕴之
朱永乐
孙思雨
彭小波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Suhang Circuit Board Co ltd
Original Assignee
Kunshan Suhang Circuit Board Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Suhang Circuit Board Co ltd filed Critical Kunshan Suhang Circuit Board Co ltd
Priority to CN202010350568.1A priority Critical patent/CN111432579B/zh
Publication of CN111432579A publication Critical patent/CN111432579A/zh
Application granted granted Critical
Publication of CN111432579B publication Critical patent/CN111432579B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种高精度高密集线路阻抗信号处理板的压合方法，层压前先分别测量每层单内层芯板的阻值，并计算所有单内层芯板的阻值平均值；若单内层芯板的层数为奇数，则将最接近阻值平均值的单内层芯板放置在中间层，其余各层按阻值最大和最小依次选出两个进行搭配组成对内层芯板，最后将各对内层芯板对称放置在中间层的单内层芯板的两侧进行压合；若单内层芯板的层数为偶数，则按阻值最大和最小依次选出两个进行搭配组成对内层芯板，然后将各对内层芯板依次层叠后进行压合。本发明的各层阻值比较均衡，提高了压合后阻值的精准值，满足高精度高密集线路阻抗信号处理板对阻抗信号的精准要求，具有简操作简单、加工成本低、产品精度高等优点。

Description

高精度高密集线路阻抗信号处理板的压合方法
技术领域
本发明属于印制电路板技术领域，具体的说是涉及一种高精度高密集线路阻抗信号处理板的压合方法。
背景技术
印刷电路板提供的电路性能必须能够使信号在传输过程中不发生反射现象，信号保持完整，降低传输损耗，起到匹配阻抗的作用，这样才能得到完整、可靠、精确、无干扰、噪音的传输信号。而高精度高密集线路阻抗信号处理板在制作过程中，对于阻值的差异区间要求在+/-6％，这种差异值对线宽度的要求极为重要，目前主要影响阻值的因素:线宽、线厚、介质厚度、介电常数及线路板中电阻线面临的环境比较复杂，如内层单层电阻控制对成品电阻值的影响、层压配对压合对阻值的影响等，同时由于层压介质层、内层单芯板的阻值的大小不同，从而难以满足印制电路板的精密阻值需求。
发明内容
为了克服上述缺陷，本发明提供了一种高精度高密集线路阻抗信号处理板的压合方法，通过合理搭配阻值，确保阻值满足精度要求。
本发明为了解决其技术问题所采用的技术方案是：
一种高精度高密集线路阻抗信号处理板的压合方法，所述信号处理板包括至少三层单内层芯板，层压前，先分别测量每层单内层芯板的阻值，并计算所有单内层芯板的阻值平均值；若所述单内层芯板的层数为奇数，则将最接近阻值平均值的单内层芯板放置在中间层，其余各层按阻值最大和最小依次选出两个进行搭配组成对内层芯板，最后将各对内层芯板对称放置在中间层的单内层芯板的两侧进行压合；若所述单内层芯板的层数为偶数，则按阻值最大和最小依次选出两个进行搭配组成对内层芯板，然后将各对内层芯板依次层叠后进行压合。
作为本发明的进一步改进，层压时的温度为140-205℃。
作为本发明的进一步改进，层压时的压力为5-15kg/cm2。
本发明的有益效果是：本发明通过在压合前，对每层单内层芯板的阻值进行测量，并根据测量的阻值进行分类，将大阻值单内层芯板和小阻值单内层芯板进行搭配压合在一起，从而形成的各层阻值比较均衡，提高压合后阻值的精准值，满足高精度高密集线路阻抗信号处理板对阻抗信号的精准要求，具有简操作简单、加工成本低、产品精度高等优点。
具体实施方式
以下对本发明的2个较佳实施例作详细说明。
实施例1：
一种高精度高密集线路阻抗信号处理板的压合方法，该信号处理板为6层板，具有4层单内层芯板，采用以下步骤压合：
步骤1，层压前，先分别测量4层单内层芯板的阻值，并计算4层单内层芯板的阻值平均值；
步骤2，将最大阻值单内层芯板和最小阻值单内层芯板组合形成一对对内层芯板，另两个内层芯板组成另一对对内层芯板，然后将两对对内层芯板层叠在一起进行压合。
实施例2：
一种高精度高密集线路阻抗信号处理板的压合方法，该信号处理板为7层板，具有5层单内层芯板，采用以下步骤压合：
步骤1，层压前，先分别测量5层单内层芯板的阻值，并计算4层单内层芯板的阻值平均值；
步骤2，将最接近阻值平均值的单内层芯板作为中间层，然后将最大阻值单内层芯板和最小阻值单内层芯板组合形成一对对内层芯板，再将另两个内层芯板组成另一对对内层芯板，然后将两对对内层芯板放置在中间层的单内层芯板两侧后层叠在一起进行压合。
本发明通过在压合前，对每层单内层芯板的阻值进行测量，并根据测量的阻值进行分类，将大阻值单内层芯板和小阻值单内层芯板进行搭配压合在一起，从而形成的各层阻值比较均衡，提高压合后阻值的精准值，满足高精度高密集线路阻抗信号处理板对阻抗信号的精准要求，具体简单易操作、不会增加成本、产品质量有保证等优点。
在以上的描述中阐述了很多具体细节以便于充分理解本发明。但是以上描述仅是本发明的较佳实施例而已，本发明能够以很多不同于在此描述的其它方式来实施，因此本发明不受上面公开的具体实施的限制。同时任何熟悉本领域技术人员在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (3)

1.一种高精度高密集线路阻抗信号处理板的压合方法，所述信号处理板包括至少四层单内层芯板，其特征在于：
若所述单内层芯板的层数为奇数，层压前，先分别测量每层单内层芯板的阻值，并计算所有单内层芯板的阻值平均值，将最接近阻值平均值的单内层芯板放置在中间层，其余各层按阻值最大和最小依次选出两个进行搭配组成对内层芯板，最后将各对内层芯板对称放置在中间层的单内层芯板的两侧进行压合；
若所述单内层芯板的层数为偶数，层压前，先分别测量每层单内层芯板的阻值，并计算所有单内层芯板的阻值平均值，按阻值最大和最小依次选出两个进行搭配组成对内层芯板，然后将各对内层芯板依次层叠后进行压合。
2.根据权利要求1所述的高精度高密集线路阻抗信号处理板的压合方法，其特征在于：层压时的温度为140-205℃。
3.根据权利要求2所述的高精度高密集线路阻抗信号处理板的压合方法，其特征在于：层压时的压力为5-15kg/cm2。
CN202010350568.1A 2020-04-28 2020-04-28 高精度高密集线路阻抗信号处理板的压合方法 Active CN111432579B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010350568.1A CN111432579B (zh) 2020-04-28 2020-04-28 高精度高密集线路阻抗信号处理板的压合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010350568.1A CN111432579B (zh) 2020-04-28 2020-04-28 高精度高密集线路阻抗信号处理板的压合方法

Publications (2)

Publication Number Publication Date
CN111432579A CN111432579A (zh) 2020-07-17
CN111432579B true CN111432579B (zh) 2022-03-29

Family

ID=71554826

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010350568.1A Active CN111432579B (zh) 2020-04-28 2020-04-28 高精度高密集线路阻抗信号处理板的压合方法

Country Status (1)

Country Link
CN (1) CN111432579B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10341079A (ja) * 1997-06-10 1998-12-22 Sony Corp 多層配線板及びその検査方法
CN1849037A (zh) * 2005-04-15 2006-10-18 环达电脑(上海)有限公司 六层印刷电路板叠层结构
CN102811568A (zh) * 2011-06-01 2012-12-05 博敏电子股份有限公司 一种阴阳铜设计印制电路板的制作方法
CN103369822A (zh) * 2013-08-07 2013-10-23 广东欧珀移动通信有限公司 防反插柔性印刷电路板及其布线方法
CN104244597A (zh) * 2014-09-22 2014-12-24 华进半导体封装先导技术研发中心有限公司 一种对称结构的无芯基板的制备方法
CN206775855U (zh) * 2016-10-28 2017-12-19 惠州美锐电子科技有限公司 一种用于不对称结构pcb板的辅助压合结构及多层pcb板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10341079A (ja) * 1997-06-10 1998-12-22 Sony Corp 多層配線板及びその検査方法
CN1849037A (zh) * 2005-04-15 2006-10-18 环达电脑(上海)有限公司 六层印刷电路板叠层结构
CN102811568A (zh) * 2011-06-01 2012-12-05 博敏电子股份有限公司 一种阴阳铜设计印制电路板的制作方法
CN103369822A (zh) * 2013-08-07 2013-10-23 广东欧珀移动通信有限公司 防反插柔性印刷电路板及其布线方法
CN104244597A (zh) * 2014-09-22 2014-12-24 华进半导体封装先导技术研发中心有限公司 一种对称结构的无芯基板的制备方法
CN206775855U (zh) * 2016-10-28 2017-12-19 惠州美锐电子科技有限公司 一种用于不对称结构pcb板的辅助压合结构及多层pcb板

Also Published As

Publication number Publication date
CN111432579A (zh) 2020-07-17

Similar Documents

Publication Publication Date Title
CN103179812A (zh) 高多阶hdi印刷电路板的制作方法
WO2018233271A1 (zh) 印制电路板及其制作方法
CN111432579B (zh) 高精度高密集线路阻抗信号处理板的压合方法
CN206775855U (zh) 一种用于不对称结构pcb板的辅助压合结构及多层pcb板
CN110113899B (zh) 一种多层芯板靶标制作方法
CN110831350A (zh) 一种无底铜电路板的制作方法
CN110337201B (zh) 一种改善混压板压合空洞的方法
CN110831355A (zh) 一种5g基站耦合器印制电路板制备方法
CN107333393A (zh) 一种埋阻板材的制作方法
CN103118507A (zh) 多层印制电路板的制作方法
CN110708894B (zh) 一种hdi板的制作方法
CN110708896B (zh) 一种hdi板的制作方法
CN106028645B (zh) 一种软区不等长高速软硬结合板及其制作方法
CN112131825A (zh) 用于塞铜工艺fpc的涨缩预测方法、装置、设备及存储介质
CN108200737A (zh) 一种高频混压hdi板的制作方法
CN114615834A (zh) 一种不对称叠构pcb板的设计方法及pcb板
CN108633192A (zh) 印制电路板的制作方法及印制电路板
CN112004331B (zh) 线路板及其制备方法
CN114040599A (zh) 一种环形ltcc基板制作方法
CN110662345A (zh) 5g天线电路板的信号传输损耗控制方法
CN109475051B (zh) 一种局部厚铜印制电路板的制作方法
CN111757606A (zh) 一种含高频材料和fr4材料的混压板制作方法
US20220304161A1 (en) Method for preparing novel material layer structure of high-frequency circuit board and article thereof
CN111132474A (zh) 一种高频板及其压合方法
CN113099629B (zh) 软硬结合板的压合方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant