CN100418226C - 非挥发性存储器及其操作方法 - Google Patents
非挥发性存储器及其操作方法 Download PDFInfo
- Publication number
- CN100418226C CN100418226C CNB2005100730202A CN200510073020A CN100418226C CN 100418226 C CN100418226 C CN 100418226C CN B2005100730202 A CNB2005100730202 A CN B2005100730202A CN 200510073020 A CN200510073020 A CN 200510073020A CN 100418226 C CN100418226 C CN 100418226C
- Authority
- CN
- China
- Prior art keywords
- grid
- voltage
- memory cell
- storage element
- reversal zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种非挥发性存储器,含有多个存储器单元,各存储器单元具有一栅极结构、一对储存单元及二辅助栅极。其中,栅极结构设置于衬底上。而储存单元设置于栅极结构两侧的侧壁上。另外,辅助栅极设置于栅极结构两侧,与栅极结构侧壁上的储存单元相邻接。每一辅助栅极由相邻两个存储器单元所共用,且栅极结构、储存单元及辅助栅极彼此之间为电性隔离。
Description
技术领域
本发明是有关于一种存储器及其操作方法,且特别是有关于一种非挥发性存储器及其操作方法。
背景技术
非挥发性存储器中的可电抹除可程式只读存储器(ElectricallyErasable Programmable Read Only Memory,EEPROM)具有可进行多次数据的存入、读取、抹除等动作,且存入的数据在断电后也不会消失的优点,所以已成为个人电脑和电子设备所广泛采用的一种存储器元件。
典型的可电抹除且可程式只读存储器是以掺杂的多晶硅制作浮置栅极(Floating Gate)与控制栅极(Control Gate)。当存储器进行程式化(Program)时,注入浮置栅极的电子会均匀分布于整个多晶硅浮置栅极层之中。然而,当多晶硅浮置栅极层下方的穿隧氧化层有缺陷存在时,就容易造成元件的漏电流,影响元件的可靠度。
因此,为了解决可电抹除可程式只读存储器元件漏电流的问题,目前习知的一种方法是采用一电荷陷入层取代多晶硅浮置栅极,此电荷陷入层的材料例如是氮化硅。这种氮化硅电荷陷入层上下通常各有一层氧化硅,而形成一种包含氧化硅/氮化硅/氧化硅(ONO)复合介电层在内的堆叠式(Stacked)栅极结构,具有此堆叠式栅极结构的EEPROM通称为氮化硅只读存储器(NROM)。
然而,习知技术中用以储存电荷的储存单元通常被制造成平坦的型态,在元件集成度逐渐提高的趋势下,其对氮化硅只读存储器元件规格缩小会造成限制。此外,平坦状的储存单元在进行抹除时,在接近通道中央位置累积的电荷并不容易抹除。
加上,习知的非挥发性存储器元件会在衬底中进行掺杂,以形成源极区与漏极区,除了在工艺上多了一道掺杂的工艺之外,也增加了制造成本。
另一方面,如何加速非挥发性存储器元件程式化的速度,以及降低程式化存储器元件所需的程式化电流也是目前所重视的议题。
发明内容
有鉴于此,本发明的目的就是在提供一种非挥发性存储器,可增加存储器元件的集成度并简化工艺。
依据本发明提供实施例的一目的是提供一种非挥发性存储器的程式化方法,具有所需的程式化电流小的优点。
依据本发明提供一实施例的又一目的是提供一种非挥发性存储器的程式化方法,具有较佳的收敛特性。
依据本发明提供一实施例的另一目的是提供一种非挥发性存储器的程式化方法,具有较高的程式化速度。
依据本发明提供一实施例的再一目的是提供一种非挥发性存储器的读取方法,不须形成掺杂的源极区与漏极区即可进行读取操作。
依据本发明提供一实施例的又一目的是提供一种非挥发性存储器的抹除方法,可减少习知的具有平坦储存单元的非挥发性存储器因电子累积于通道中央附近的储存单元中,而产生难以抹除的问题。
本发明提出一种非挥发性存储器,含有多个存储器单元,每一个存储器单元包括一个栅极结构、一对储存单元及两个辅助栅极。其中,栅极结构设置于一衬底上,而储存单元,设置于栅极结构两侧的侧壁上。辅助栅极设置于栅极结构两侧,与栅极结构侧壁上的这些储存单元相邻接,每一个辅助栅极由相邻两个存储器单元所共用,其中栅极结构、储存单元及这些辅助栅极彼此之间为电性隔离。
依照本发明实施例所述,在上述的非挥发性存储器中,栅极结构包括一个栅极与设置在栅极上的一个栅介电层。
依照本发明实施例所述,在上述的非挥发性存储器中,这些储存单元的材料包括氮化硅。
依照本发明实施例所述,在上述的非挥发性存储器中,栅介电层的材料包括氧化硅。
依照本发明实施例所述,在上述的非挥发性存储器中,这些栅极结构与这些辅助栅极的材料包括掺杂多晶硅。
一种非挥发性存储器的程式化方法,适用于一存储器单元阵列,存储器单元阵列由一个第一存储器单元与一个第二存储器单元至少两个存储器单元所组成,每一个存储器单元包括一个第一栅极、一对储存单元、一个第二栅极及一个第三栅极。其中,第一栅极设置于一衬底上,而储存单元分别设置于第一栅极两侧的侧壁上。第二栅极及第三栅极,设置于第一栅极两侧,与第一栅极侧壁上的这些储存单元相邻接,其中第一栅极、储存单元、第二栅极及第三栅极彼此之间为电性隔离,而第一存储器单元的第三栅极即为第二存储器单元的第二栅极。程式化方法,为在对第一存储器单元靠近第二存储器单元的一侧的储存单元进行程式化操作时,于第二存储器单元的第一栅极下方与第二存储器单元的第三栅极下方的衬底中形成一第一反转区,于第一存储器单元的第三栅极下方的衬底中形成一第二反转区,于第一存储器单元的第二栅极下方的衬底中形成一第三反转区,并于第一反转区施加一第一电压,于第三反转区施加一第二电压,且第一电压小于第二电压,于第一存储器单元的第一栅极上施加一第三电压,以利用源极侧注入(source side injection,SSI)效应程式化选定的储存单元。
依照本发明实施例所述,在上述的非挥发性存储器的程式化方法中,第二反转区包括一浮置反转区。
依照本发明实施例所述,在上述的非挥发性存储器的程式化方法中,第二反转区的形成方法包括于第一存储器单元的第三栅极上施加一第五电压所形成之。
依照本发明实施例所述,在上述的非挥发性存储器的程式化方法中,第一反转区的形成方法包括在第二存储器单元的第一栅极上施加一第四电压所形成之。
依照本发明实施例所述,在上述的非挥发性存储器的程式化方法中,第三反转区的形成方法包括于第一存储器单元的第二栅极上施加一第六电压所形成之。
依照本发明实施例所述,上述的非挥发性存储器的程式化方法更包括于衬底施加一第七电压。
一种非挥发性存储器的程式化方法,适用于一存储器单元阵列,每一个存储器单元包括一个第一栅极、一对储存单元及两个第二栅极。其中,一第一栅极设置于一衬底上,而储存单元分别设置于第一栅极两侧的侧壁上。第二栅极设置于第一栅极两侧,与第一栅极侧壁上的这些储存单元相邻接,每一个第二栅极由相邻两个存储器单元所共用,其中第一栅极、储存单元及这些第二栅极彼此之间为电性隔离。程式化方法,为在读取选定的存储器单元一侧的储存单元时,于选定的存储器单元上、且与选定的储存单元同侧的第二栅极下方形成一第一反转区,于选定的存储器单元另一侧的第二栅极下方形成一第二反转区,并于第一反转区施加一第一电压,于第二反转区施加一第二电压,且第一电压大于第二电压,于选定的存储器单元的第一栅极上施加一第三电压,以利用通道热电子注入(channel hotelectron injection,CHEI)效应程式化选定的储存单元。
依照本发明实施例所述,在上述的非挥发性存储器的读取方法中,第一反转区的形成方法包括于选定的存储器单元上、且与选定的储存单元同侧的第二栅极上施加一第四电压所形成之。
依照本发明实施例所述,在上述的非挥发性存储器的读取方法中,第二反转区的形成方法包括于选定的存储器单元另一侧的第二栅极上施加一第五电压所形成之。
依照本发明实施例所述,上述的非挥发性存储器的读取方法更包括于衬底施加一第六电压。
一种非挥发性存储器的程式化方法,适用于一存储器单元阵列,每一个存储器单元包括一个第一栅极、一对储存单元及两个第二栅极。其中,一第一栅极设置于一衬底上,而储存单元分别设置于第一栅极两侧的侧壁上。第二栅极设置于第一栅极两侧,与第一栅极侧壁上的这些储存单元相邻接,每一个第二栅极由相邻两个存储器单元所共用,其中第一栅极、储存单元及这些第二栅极彼此之间为电性隔离。程式化方法,为在读取选定的存储器单元一侧的储存单元时,于选定的存储器单元上、且与选定的储存单元同侧的第二栅极下方形成一第一反转区,于选定的存储器单元另一侧的第二栅极下方形成一第二反转区,并于第一反转区施加一第一电压,于第二反转区施加一第二电压,且第一电压大于第二电压,于选定的存储器单元的第一栅极上施加一第三电压,以利用通道启始二次热电子注入(channelinitiated secondary hot electron injection,CHISEL)效应程式化选定的储存单元。
依照本发明实施例所述,在上述的非挥发性存储器的读取方法中,第一反转区的形成方法包括于选定的存储器单元上、且与选定的储存单元同侧的第二栅极上施加一第四电压所形成之。
依照本发明实施例所述,在上述的非挥发性存储器的读取方法中,第二反转区的形成方法包括于选定的存储器单元另一侧的第二栅极上施加一第五电压所形成之。
依照本发明实施例所述,上述的非挥发性存储器的读取方法更包括于衬底施加一第六电压。
一种非挥发性存储器的读取方法,适用于一存储器单元阵列,每一个存储器单元包括一个第一栅极、一对储存单元及两个第二栅极。其中,一第一栅极设置于一衬底上,而储存单元分别设置于第一栅极两侧的侧壁上。第二栅极设置于第一栅极两侧,与第一栅极侧壁上的这些储存单元相邻接,每一个第二栅极由相邻两个存储器单元所共用,其中第一栅极、储存单元及这些第二栅极彼此之间为电性隔离。读取方法,为在读取选定的存储器单元一侧的储存单元时,于选定的存储器单元上、且与选定的储存单元同侧的第二栅极下方形成一第一反转区,于选定的存储器单元另一侧的第二栅极下方形成一第二反转区,并于第一反转区施加一第一电压,于第二反转区施加一第二电压,且第一电压小于第二电压,于选定的存储器单元的第一栅极上施加一第三电压,以读取选定的储存单元。
依照本发明实施例所述,在上述的非挥发性存储器的读取方法中,第一反转区的形成方法包括于选定的存储器单元上、且与选定的储存单元同侧的第二栅极上施加一第四电压所形成之。
依照本发明实施例所述,在上述的非挥发性存储器的读取方法中,第二反转区的形成方法包括于选定的存储器单元另一侧的第二栅极上施加一第五电压所形成之。
依照本发明实施例所述,上述的非挥发性存储器的读取方法更包括于衬底施加一第六电压。
一种非挥发性存储器的抹除方法,适用于一存储器单元阵列每一个存储器单元包括一个第一栅极、一对储存单元及两个第二栅极。其中,一第一栅极设置于一衬底上,而储存单元分别设置于第一栅极两侧的侧壁上。第二栅极设置于第一栅极两侧,与第一栅极侧壁上的这些储存单元相邻接,每一个第二栅极由相邻两个存储器单元所共用,其中第一栅极、储存单元及这些第二栅极彼此之间为电性隔离。抹除方法,为在抹除选定的存储器单元一侧的储存单元时,于选定的存储器单元上、且与选定的储存单元同侧的第二栅极下方形成一第一反转区,于选定的存储器单元另一侧的第二栅极下方形成一第二反转区,并于第一反转区施加一第一电压,于第二反转区施加一第二电压,且第一电压大于第二电压,于选定的存储器单元的第一栅极上施加一第三电压,以利用价带导带间热空穴(band to band hot hole)效应抹除选定的储存单元。
依照本发明实施例所述,在上述的非挥发性存储器的抹除方法中,第一反转区的形成方法包括于选定的存储器单元上、且与选定的储存单元同侧的第二栅极上施加一第四电压所形成之。
依照本发明实施例所述,在上述的非挥发性存储器的抹除方法中,第二反转区的形成方法包括于选定的存储器单元另一侧的第二栅极上施加一第五电压所形成之。
依照本发明实施例所述,上述的非挥发性存储器的抹除方法更包括于衬底施加一第六电压。
本发明采用对衬底施加电压而形成的反转字线,取代习知利用掺杂所形成的源极区与漏极区,因此可提高存储器元件的集成度,并简化工艺而进一步降低制造成本。
另一方面,依照本发明提出的操作方法,具有程式化速度快且所需的程式化电流小的优点,并具有较佳的收敛特性。此外,在进行抹除操作时,可减少习知的具有平坦储存单元的非挥发性存储器因电子累积于通道中央附近的储存单元中,而产生难以抹除的问题。
为让本发明的上述和其他目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附图式,作详细说明如下。
附图说明
图1为依照本发明的一实施例所绘示的非挥发性存储器的剖面图。
图2为依照本发明利用源极侧注入效应进行程式化的一实施例所绘示的剖面图。
图3为依照本发明利用通道热电子注入效应进行程式化的一实施例所绘示的剖面图。
图4为依照本发明利用通道启始二次热电子注入效应进行程式化的一实施例所绘示的剖面图。
图5为依照本发明的一实施例的读取操作所绘示的剖面图。
图6为依照本发明的一实施例的抹除操作所绘示的剖面图。
图7为依照本发明利用源极侧注入方式进行程式化的另一实施例所绘示的剖面图。
100、200、300、400、500、600、700:半导体衬底
102、206、226、306、406、506、606:栅介电层
104、204、224、304、404、504、604、712、714:栅极
106:栅极结构
108、216、218、316、318、416、418、516、518、616、618:介电层
110、208、210、228、230、308、310、408、410、508、510、608、610、708:储存单元
112:介电层
114、212、214、232、312、314、412、414、512、514、612、614、704、724:辅助栅极
116、202、222、302、402、502、602、702、724:存储器单元
240、242、244、320、322、420、422、520、522、620、622、740、742、744:反转区
246、324、424、524、624、746:通道区
具体实施方式
图1为依照本发明的一实施例所绘示的非挥发性存储器的剖面图。请参照图1,本发明所提出的非挥发性存储器,由多个存储器单元116所组成,而每一存储器单元具有栅极结构106、储存单元110及二辅助栅极114。其中,栅极结构106设置于半导体衬底100上,例如是由栅介电层102及栅极104所组成。栅介电层102的材料例如是氧化硅,形成的方法例如是热氧化法,而栅极104的材料例如是掺杂多晶硅,形成的方法例如是以临场(In-situ)掺杂的方式,利用化学气相沉积法形成一掺杂多晶硅层(未绘示),再对此掺杂多晶硅层进行一图案化工艺而形成之。
此外,储存单元110设置于栅极结构106两侧的侧壁上,储存单元110的材料例如是氮化硅,其形成方式例如是在半导体衬底100上全面形成氮化硅层(未绘示)并覆盖栅极结构106之后,再进行一非等向性蚀刻工艺而形成如同间隙壁型态的储存单元110。
另外,辅助栅极114设置于栅极结构106两侧,与栅极结构106两侧的储存单元110相邻接,每一辅助栅极114由相邻两个存储器单元116所共用。其中,辅助栅极114的材料例如是掺杂多晶硅,其形成方法例如是先在半导体衬底100上全面形成掺杂多晶硅层(未绘示),以覆盖栅极结构106及储存单元110并填满栅极结构106间的间隙。接着,以栅极104为研磨终止层,进行一化学机械研磨工艺而形成之。值得注意的是,栅极结构106、储存单元110及辅助栅极114彼此之间为电性隔离,例如是在栅极结构106与储存单元110之间及储存单元110与半导体衬底100之间设置介电层108,在储存单元110与辅助栅极114及辅助栅极114与半导体衬底100之间设置介电层112,以对栅极结构106、储存单元110及辅助栅极114进行电性隔离。其中,介电层108及介电层112的材料例如是氧化硅。
上述的非挥发性存储器其储存单元110的型态与习知平坦型的储存单元不同,例如是以间隙壁的型态设置于栅极104的两侧,如此一来,可以大幅减少每一存储器单元的尺寸,进而提升存储器的储存密度。
另一方面,从上述实施例可以明显的看出,在本发明所提出的存储器元件中,并没有用以作为源极区与漏极区的掺杂区,乃是藉由控制施加在栅极104与辅助栅极114上的电压,以于半导体衬底100中形成反转字线(inversion bit line),而取代习知作为源极区与漏极区的掺杂区。因此,可有效简化制造流程并降低制造成本。
在下列实施例中,将详述本发明所提出的非挥发性存储器的操作方法。图2~图6为依照本发明提出的实施例所绘示的剖面图。
图2为依照本发明利用源极侧注入方式进行程式化的一实施例所绘示的剖面图。请参照图2,绘示半导体衬底200上两相邻的存储器单元202、222,其中存储器单元202由栅极204、栅介电层206、二储存单元208、210及二辅助栅极212、214所组成,而存储器单元222由栅极224、栅介电层226、二储存单元228、230及二辅助栅极214、232所组成。此外,栅极、储存单元及辅助栅极之间为电性隔离,例如是利用介电层216、218作为绝缘体。然而,存储器单元202、222的各构件的配置方式、材料及形成方法已于上述较佳实施例中进行详细说明,于此不再赘述。
对存储器单元202的储存单元208进行程式化操作时,于栅极224下方的半导体衬底200中形成反转区240,于辅助栅极214下方的半导体衬底200中形成反转区242,于辅助栅极212下方的半导体衬底200中形成反转区244,并于反转区240施加一个第一电压,例如是0伏特,于244反转区施加一个第二电压,例如是4~7伏特,且第一个电压小于第二电压,并于存储器单元202的栅极204上施加一个第三电压,例如是12~14伏特,可于栅极204下方的半导体衬底200中形成通道区246。藉此,可在反转区240与反转区244之间形成一个电压差,利用源极侧注入(source sideinjection,SSI)效应程式化储存单元208。在另一个实施例中,更可于辅助栅极232下方的半导体衬底200中形成反转区240。另一方面,可在半导体衬底200施加一个第四电压,例如是0伏特。
其中,反转区242例如是一个浮置反转区,意即不在反转区242施加任何电压。此外,反转区240的形成方法例如是在栅极224上施加一个第五电压,例如是12~14伏特,且于辅助栅极232上施加一个第六电压所形成之,而第六电压例如是4~7伏特。另外,反转区242的形成方法例如是于辅助栅极214上施加一个第七电压所形成之,例如是1~2伏特。另一个方面,反转区244的形成方法例如是于辅助栅极212上施加一个第八电压所形成之,例如是7~10伏特。
上述实施例中为利用于半导体衬底200中,形成反转区240、242及244,且在反转区240及244之间产生一个电压差,以源极侧注入效应对储存单元208进行程式化操作,可使得程式化的速度加快并可减少程式化所需的电流。
图3为依照本发明利用通道热电子注入效应进行程式化的一实施例所绘示的剖面图。请参照图3,试举半导体衬底300上的存储器单元302为例,其中存储器单元302由栅极304、栅介电层306、二储存单元308、310及二辅助栅极312、314所组成。此外,栅极、储存单元及辅助栅极之间为电性隔离,例如是利用介电层316、318作为绝缘体。然而,存储器单元302的各构件的配置方式、材料及形成方法已于上述较佳实施例中进行详细说明,于此不再赘述。
对存储器单元302的储存单元308进行程式化操作时,于辅助栅极312下方形成反转区320,于存储器单元302另一侧的辅助栅极314下方形成反转区322,并于反转区320施加第九电压,例如是4~6伏特,于反转区322施加一个第十电压,例如是0伏特,且第九电压大于第十电压,并于存储器单元302的栅极304上施加一个第十一电压,例如是10伏特,可于栅极304下方的半导体衬底300中形成通道区324。藉此,可在反转区320与反转区322之间形成一个电压差,利用通道热电子注入(channel hot electroninjection,CHEI)效应程式化储存单元308。在另一个实施例中,会在半导体衬底300施加一个第十二电压,例如是0伏特。
其中,反转区320的形成方法例如是于辅助栅极312上施加一个第十三电压所形成之,第十三电压例如是5~8伏特。此外,反转区322的形成方法例如是于辅助栅极314上施加一个第十四电压所形成之,第十四电压例如是4~6伏特。
上述实施例为在栅极304与辅助栅极312、314上施加电压,以于半导体衬底300中形成反转区320、322,再利用反转区320、322之间的电压差,以通道热电子注入效应对储存单元308进行程式化操作,取代了习知利用掺杂区作为源极区与漏极区的程式化操作方式。除了可简化非挥发性存储器的制造流程之外,亦可降低制造成本。另一方面,使用通道热电子注入效应进行程式化操作,可具有较高的程式化速度。
图4为依照本发明利用通道启始二次热电子注入效应进行程式化的一实施例所绘示的剖面图。
请参照图4,试举半导体衬底400上的存储器单元402为例,其中存储器单元402由栅极404、栅介电层406、二储存单元408、410及二辅助栅极412、414所组成。此外,栅极、储存单元及辅助栅极之间为电性隔离,例如是利用介电层416、418作为绝缘体。然而,存储器单元402的各构件的配置方式、材料及形成方法已于上述较佳实施例中进行详细说明,于此不再赘述。
对存储器单元402的储存单元408进行程式化操作时,于辅助栅极412下方形成反转区420,于存储器单元402另一侧的辅助栅极414下方形成反转区422,并于反转区420施加第十五电压,例如是4~6伏特,于反转区422施加一个第十六电压,例如是0伏特,且第十五电压为大于第十六电压,并于存储器单元402的栅极404上施加一个第十七电压,例如是10伏特,可于栅极404下方的半导体衬底400中形成通道区424。藉此,可在反转区420与反转区422之间形成一个电压差,利用通道启始二次热电子注入(channel initiated secondary hot electron injection,CHISEL)效应程式化储存单元408。在另一个实施例中,会在半导体衬底400施加一个第十八电压,例如是-3伏特。
其中,反转区420的形成方法例如是于辅助栅极412上施加一个第十九电压所形成之,第十九电压例如是5~8伏特。此外,反转区422的形成方法例如是于辅助栅极414上施加一个第二十电压所形成之,第二十电压例如是4~6伏特。
上述实施例为在栅极404与辅助栅极412、414上施加电压,以于半导体衬底400中形成反转区420、422,再利用反转区420、422之间的电压差,以通道启始二次热电子注入效应对储存单元408进行程式化操作,取代了习知利用掺杂区作为源极区与漏极区的程式化操作方式。除了可简化非挥发性存储器的制造流程之外,亦可降低制造成本。此外,利用通道启始二次热电子注入效应进行程式化操作,可利用较低功率进行程式化操作,且具有较快的程式化速度,及具有较佳的收敛特性。
图5为依照本发明的一实施例的读取操作所绘示的剖面图。请参照图5,试举半导体衬底500上的存储器单元502为例,其中存储器单元502为由栅极504、栅介电层506、二储存单元508、510及二辅助栅极512、514所组成。此外,栅极、储存单元及辅助栅极之间为电性隔离,例如是利用介电层516、518作为绝缘体。然而,存储器单元502的各构件的配置方式、材料及形成方法已于上述较佳实施例中进行详细说明,于此不再赘述。
对存储器单元502的储存单元508进行读取操作时,于辅助栅极512下方形成反转区520,于存储器单元502另一侧的辅助栅极514下方形成反转区522,并于反转区520施加第二十一电压,例如是0伏特,于反转区522施加一个第二十二电压,例如是1~4伏特,且第二十一电压小于第二十二电压,并于存储器单元502的栅极504上施加一个第二十三三电压,例如是3~5伏特,可于栅极504下方的半导体衬底500中形成通道区524。藉此,可在反转区520与反转区522之间形成一个电压差,以读取储存单元508。在另一个较佳实施例中,会在半导体衬底500施加一个第二十四电压,例如是0伏特。
其中,反转区520的形成方法例如是于辅助栅极512上施加一个第二十五电压所形成之,而第二十五电压例如是4~7伏特。此外,反转区522的形成方法例如是于辅助栅极514上施加一个第二十六电压所形成之,其中第二十六电压例如是4~7伏特。
上述实施例为在栅极504与辅助栅极512、514上施加电压,以于半导体衬底500中形成反转区520、522,在利用反转区520、522之间的电压差,对储存单元508进行读取,取代了习知利用掺杂区作为源极区与漏极区的读取方式,除了简化非挥发性存储器的制造流程之外,另一方面亦可降低制造成本。
图6为依照本发明的一实施例的抹除操作所绘示的剖面图。请参照图6,试举半导体衬底600上的存储器单元602为例,其中存储器单元602由栅极604、栅介电层606、二储存单元608、610及二辅助栅极612、614所组成。此外,栅极、储存单元及辅助栅极之间为电性隔离,例如是利用介电层616、618作为绝缘体。然而,存储器单元602的各构件的配置方式、材料及形成方法已于上述较佳实施例中进行详细说明,于此不再赘述。
对存储器单元602的储存单元608进行抹除操作时,于辅助栅极612下方形成反转区620,于存储器单元602另一侧的辅助栅极614下方形成反转区622,并于反转区620施加一个第二十七电压,例如是4~6伏特,于反转区622施加一个第二十八电压,例如是0伏特,且第二十七电压大于第二十八电压,并于栅极604上施加一个第二十九电压例如是-3~-5伏特,可于栅极604下方的半导体衬底600中形成通道区624。藉此,可在反转区620与反转区622之间形成一个电压差,利用价带导带间热空穴(band to band hothole)效应抹除储存单元608。在另一个较佳实施例中,会在半导体衬底600施加一个第三十电压,例如是0伏特。
其中,其中反转区620的形成方法,例如是于辅助栅极612上施加一个第三十一电压所形成之,其中第三十一电压例如是5~8伏特。此外,反转区622的形成方法,例如是于辅助栅极614上施加一个第三十二电压所形成之,其中第三十二电压例如是4~6伏特。
上述实施例为对储存单元608进行抹除,因为储存单元608设置于栅极604与栅介电层606的侧壁,故其进行抹除时,可减少习知的具有平坦储存单元的非挥发性存储器,因电子累积于通道中央附近的储存单元中,而产生难以抹除的问题。
在上述各实施例中,仅对存储器单元其中一个储存单元的操作方法进行说明,在本发明所属技术领域中具有通常知识者于参考上述实施例中的操作方法之后,可利用相同的原理对存储器单元阵列中任何一个储存单元进行操作。以源极侧注入效应进行程式化为例,请参照图7,当所定义的存储器单元的型态如同存储器单元702与722时,若要对存储器单元702中的储存单元708以源极侧注入效应进行程式化操作,会在辅助栅极704下方的半导体衬底700中形成一个通道区746,于且于栅极712及辅助栅极724下方的半导体衬底700中分别形成反转区744、740,并于栅极714下方的半导体衬底700中形成一个浮置区742,而浮置区742为空乏区。接着,会分别在栅极712及辅助栅极724下方的反转区744、740上各施加一个电压,且反转区744所施加的电压会大于反转区740所施加的电压,使两反转区之间产生偏压,进而程式化储存单元708。
综上所述,本发明至少具有下列优点:
1.本发明所提出的非挥发性存储器的储存单元位于栅极两侧,且使用反转位元线代替掺杂源极区与漏极区,能缩小存储器单元的尺寸,进而提升储存密度并提高元件的积极度。
2.本发明所提出的非挥发性存储器未使用掺杂的源极区与漏极区,而是利用反转位元线取代之,可简化制造流程并降低制造成本。
3.本发明所提出的非挥发性存储器的操作方法在进行程式化时可利用源极侧注入效应来进行,具有程式化速度快且所需的程式化电流小的优点。
4.本发明所提出的非挥发性存储器的操作方法利用通道启始二次热电子注入效应进行程式化操作,可以较低功率进行程式化操作,且具有较快的程式化速度,及具有较佳的收敛特性。
5.本发明所提出的非挥发性存储器的操作方法可使用通道热电子注入效应进行程式化操作,具有较高的程式化速度。
6.本发明所提出的非挥发性存储器的操作方法在进行抹除时,可减少习知的具有平坦储存单元的非挥发性存储器因电子累积于通道中央附近的储存单元中,而产生难以抹除的问题。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何熟习此技艺者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视后附的申请专利范围所界定者为准。
Claims (27)
1. 一种非挥发性存储器,其特征在于其含有多个存储器单元,每一存储器单元包括:
栅极结构,设置于一衬底上;
一对储存单元,设置于所述栅极结构两侧的侧壁上;以及
两个辅助栅极,设置于所述栅极结构两侧,与所述栅极结构侧壁上的些储存单元相邻接,每一辅助栅极由相邻两个存储器单元所共用,其中所述栅极结构、所述储存单元及所述多个辅助栅极彼此之间为电性隔离。
2. 根据权利要求1所述的非挥发性存储器,其特征在于其中所述的栅极结构包括一个栅极与设置在所述栅极上的一个栅介电层。
3. 根据权利要求1所述的非挥发性存储器,其特征在于其中所述的多个储存单元的材料包括氮化硅。
4. 根据权利要求2所述的非挥发性存储器,其特征在于其中所述的栅介电层的材料包括氧化硅。
5. 根据权利要求1所述的非挥发性存储器,其特征在于其中所述的多个栅极结构与所述多个辅助栅极的材料包括掺杂多晶硅。
6. 一种非挥发性存储器的程式化方法,其特征在于其适用于一存储器单元阵列,所述存储器单元阵列由一个第一存储器单元与一个第二存储器单元至少两个存储器单元所组成,每一存储器单元包括:第一栅极,设置于衬底上;一对储存单元,设置于所述第一栅极两侧的侧壁上;第二栅极及第三栅极,设置于所述第一栅极两侧,与所述第一栅极侧壁上的些储存单元相邻接,其中所述第一栅极、所述储存单元、所述第二栅极及所述第三栅极彼此之间为电性隔离,而所述第一存储器单元的第三栅极即为所述第二存储器单元的第二栅极,所述方法包括:
对所述第一存储器单元靠近所述第二存储器单元的一侧的储存单元进行程式化操作时,于所述第二存储器单元的第一栅极下方与所述第二存储器单元的第三栅极下方的衬底中形成第一反转区,于所述第一存储器单元的第三栅极下方的衬底中形成第二反转区,于所述第一存储器单元的第二栅极下方的衬底中形成第三反转区,并于所述第一反转区施加一第一电压,于所述第三反转区施加第二电压,且所述第一电压小于所述第二电压,于所述第一存储器单元的第一栅极上施加第三电压,以利用源极侧注入效应程式化选定的储存单元。
7. 根据权利要求6所述的非挥发性存储器的程式化方法,其特征在于其中所述的第二反转区包括浮置反转区。
8. 根据权利要求6所述的非挥发性存储器的程式化方法,其特征在于其中所述的第二反转区的形成方法包括于所述第一存储器单元的第三栅极上施加第五电压所形成之。
9. 根据权利要求6所述的非挥发性存储器的程式化方法,其特征在于其中所述的第一反转区的形成方法包括在所述第二存储器单元的第一栅极上施加第四电压所形成之。
10. 根据权利要求6所述的非挥发性存储器的程式化方法,其特征在于其中所述的第三反转区的形成方法包括于所述第一存储器单元的第二栅极上施加第六电压所形成之。
11. 根据权利要求6所述的非挥发性存储器的程式化方法,其特征在于其更包括于所述衬底施加第七电压。
12. 一种非挥发性存储器的程式化方法,其特征在于其适用于一存储器单元阵列,每一存储器单元包括:第一栅极,设置于一衬底上;一对储存单元,设置于所述第一栅极两侧的侧壁上;两个第二栅极,设置于所述第一栅极两侧,与所述第一栅极侧壁上的些储存单元相邻接,每一所述第二栅极由相邻两个存储器单元所共用,其中所述第一栅极、所述储存单元及所述多个第二栅极彼此之间为电性隔离;所述方法包括:
程式化选定的存储器单元一侧的储存单元时,于选定的存储器单元上、且与选定的储存单元同侧的第二栅极下方形成第一反转区,于选定的存储器单元另一侧的第二栅极下方形成第二反转区,并于所述第一反转区施加第一电压,于所述第二反转区施加第二电压,且所述第一电压大于所述第二电压,于选定的存储器单元的第一栅极上施加一第三电压,以利用通道热电子注入效应程式化选定的储存单元。
13. 根据权利要求12所述的非挥发性存储器的读取方法,其特征在于其中所述的第一反转区的形成方法包括于选定的存储器单元上、且与选定的储存单元同侧的第二栅极上施加第四电压所形成之。
14. 根据权利要求12所述的非挥发性存储器的读取方法,其特征在于其中所述的第二反转区的形成方法包括于选定的存储器单元另一侧的第二栅极上施加第五电压所形成之。
15. 根据权利要求12所述的非挥发性存储器的读取方法,其特征在于其更包括于所述衬底施加第六电压。
16. 一种非挥发性存储器的程式化方法,其特征在于其适用于一存储器单元阵列,每一存储器单元包括:第一栅极,设置于一衬底上;一对储存单元,设置于所述第一栅极两侧的侧壁上;两个第二栅极,设置于所述第一栅极两侧,与所述第一栅极侧壁上的些储存单元相邻接,每一第二栅极由相邻两个存储器单元所共用,其中所述第一栅极、所述储存单元及所述多个第二栅极彼此之间为电性隔离;所述方法包括:
程式化选定的存储器单元一侧的储存单元时,于选定的存储器单元上、且与选定的储存单元同侧的第二栅极下方形成第一反转区,于选定的存储器单元另一侧的第二栅极下方形成第二反转区,并于所述第一反转区施加第一电压,于所述第二反转区施加第二电压,且所述第一电压大于所述第二电压,于选定的存储器单元的第一栅极上施加一第三电压,以利用通道启始二次热电子注入效应程式化选定的储存单元。
17. 根据权利要求16所述的非挥发性存储器的读取方法,其特征在于其中所述的第一反转区的形成方法包括于选定的存储器单元上、且与选定的储存单元同侧的第二栅极上施加第四电压所形成之。
18. 根据权利要求16所述的非挥发性存储器的读取方法,其特征在于其中所述的第二反转区的形成方法包括于选定的存储器单元另一侧的第二栅极上施加第五电压所形成之。
19. 根据权利要求17所述的非挥发性存储器的读取方法,其特征在于其更包括于所述衬底施加第六电压。
20. 一种非挥发性存储器的读取方法,其特征在于其适用于一存储器单元阵列,每一存储器单元包括:第一栅极,设置于一衬底上;一对储存单元,设置于所述第一栅极两侧的侧壁上;两个第二栅极,设置于所述第一栅极两侧,与所述第一栅极侧壁上的些储存单元相邻接,每一第二栅极由相邻两个存储器单元所共用,其中所述第一栅极、所述储存单元及所述多个第二栅极彼此之间为电性隔离;所述方法包括:
读取选定的存储器单元一侧的储存单元时,于选定的存储器单元上、且与选定的储存单元同侧的第二栅极下方形成第一反转区,于选定的存储器单元另一侧的第二栅极下方形成第二反转区,并于所述第一反转区施加第一电压,于所述第二反转区施加第二电压,且所述第一电压小于所述第二电压,于选定的存储器单元的第一栅极上施加第三电压,以读取选定的储存单元。
21. 根据权利要求20所述的非挥发性存储器的读取方法,其特征在于其中所述的第一反转区的形成方法包括于选定的存储器单元上、且与选定的储存单元同侧的第二栅极上施加第四电压所形成之。
22. 根据权利要求20所述的非挥发性存储器的读取方法,其特征在于其中所述的第二反转区的形成方法包括于选定的存储器单元另一侧的第二栅极上施加第五电压所形成之。
23. 根据权利要求20所述的非挥发性存储器的读取方法,其特征在于其更包括于所述衬底施加第六电压。
24. 一种非挥发性存储器的抹除方法,其特征在于其适用于一存储器单元阵列,每一存储器单元包括:第一栅极,设置于一衬底上;一对储存单元,设置于所述第一栅极两侧的侧壁上;两个第二栅极,设置于所述第一栅极两侧,与所述第一栅极侧壁上的些储存单元相邻接,每一第二栅极由相邻两个存储器单元所共用,其中所述第一栅极、所述储存单元及所述多个第二栅极彼此之间为电性隔离;所述方法包括:
抹除选定的存储器单元一侧的储存单元时,于选定的存储器单元上、且与选定的储存单元同侧的第二栅极下方形成第一反转区,于选定的存储器单元另一侧的第二栅极下方形成第二反转区,并于所述第一反转区施加第一电压,于所述第二反转区施加第二电压,且所述第一电压大于所述第二电压,于选定的所述存储器单元的第一栅极上施加第三电压,以利用价带导带间热空穴效应抹除选定的储存单元。
25. 根据权利要求24所述的非挥发性存储器的抹除方法,其特征在于其中所述的第一反转区的形成方法包括于选定的存储器单元上、且与选定的储存单元同侧的第二栅极上施加第四电压所形成之。
26. 根据权利要求24所述的非挥发性存储器的抹除方法,其特征在于其中所述的第二反转区的形成方法包括于选定的存储器单元另一侧的第二栅极上施加第五电压所形成之。
27. 根据权利要求24所述的非挥发性存储器的抹除方法,其特征在于其更包括于所述衬底施加第六电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100730202A CN100418226C (zh) | 2005-05-27 | 2005-05-27 | 非挥发性存储器及其操作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100730202A CN100418226C (zh) | 2005-05-27 | 2005-05-27 | 非挥发性存储器及其操作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1870272A CN1870272A (zh) | 2006-11-29 |
CN100418226C true CN100418226C (zh) | 2008-09-10 |
Family
ID=37443871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100730202A Expired - Fee Related CN100418226C (zh) | 2005-05-27 | 2005-05-27 | 非挥发性存储器及其操作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100418226C (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5693549A (en) * | 1994-09-13 | 1997-12-02 | Lg Semicon Co., Ltd. | Method of fabricating thin film transistor with supplementary gates |
US6518126B2 (en) * | 2001-04-24 | 2003-02-11 | Ememory Technology Inc. | Method of forming and operating trench split gate non-volatile flash memory cell structure |
US20040104425A1 (en) * | 2002-11-27 | 2004-06-03 | Renesas Technology Corp. | Nonvolatile semiconductor memory device and method of manufacturing thereof |
-
2005
- 2005-05-27 CN CNB2005100730202A patent/CN100418226C/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5693549A (en) * | 1994-09-13 | 1997-12-02 | Lg Semicon Co., Ltd. | Method of fabricating thin film transistor with supplementary gates |
US6518126B2 (en) * | 2001-04-24 | 2003-02-11 | Ememory Technology Inc. | Method of forming and operating trench split gate non-volatile flash memory cell structure |
US20040104425A1 (en) * | 2002-11-27 | 2004-06-03 | Renesas Technology Corp. | Nonvolatile semiconductor memory device and method of manufacturing thereof |
Also Published As
Publication number | Publication date |
---|---|
CN1870272A (zh) | 2006-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5149539B2 (ja) | 半導体装置 | |
CN100590853C (zh) | 半导体存储器及其形成方法 | |
CN100481351C (zh) | 自对准分裂栅非易失存储器结构及其制造方法 | |
US6501124B2 (en) | Non-volatile semiconductor memory device | |
US20070108503A1 (en) | Non-volatile memory and manufacturing method and operating method thereof | |
JP2009026832A (ja) | エージングデバイス | |
KR100253778B1 (ko) | 불휘발성 반도체 메모리장치 및 그 제조방법 | |
US7164177B2 (en) | Multi-level memory cell | |
CN101140937A (zh) | 非易失存储器结构及其形成方法 | |
US6696742B2 (en) | Semiconductor memory device | |
US20100065899A1 (en) | Semiconductor devices including auxiliary gate electrodes and methods of fabricating the same | |
US7539065B2 (en) | Method of programming non-volatile memory | |
CN100418226C (zh) | 非挥发性存储器及其操作方法 | |
US7714374B2 (en) | Structure and fabrication method of flash memory | |
US7279384B2 (en) | Semiconductor memory and method for manufacturing the same | |
CN101714560A (zh) | Eeprom以及用于制造eeprom的方法 | |
CN101866929A (zh) | 共享字线的无触点氮化硅分栅式闪存及其制造方法 | |
CN101425535A (zh) | 存储器及其制造方法 | |
CN100372121C (zh) | 多阶存储单元 | |
KR100814376B1 (ko) | 불휘발성 메모리 장치 및 그 제조 방법 | |
CN103872059A (zh) | P型沟道闪存器件及其制造方法 | |
CN1321459C (zh) | 凹陷捕获型存储器 | |
CN100382317C (zh) | 间隙壁捕获型存储器 | |
TW517385B (en) | Manufacturing method and operation method of code and data type embedded flash memory | |
US7732256B2 (en) | Fabrication method of non-volatile memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080910 Termination date: 20210527 |
|
CF01 | Termination of patent right due to non-payment of annual fee |