CN100414726C - 发光二极管封装体及其封装方法 - Google Patents

发光二极管封装体及其封装方法 Download PDF

Info

Publication number
CN100414726C
CN100414726C CNB2005100739531A CN200510073953A CN100414726C CN 100414726 C CN100414726 C CN 100414726C CN B2005100739531 A CNB2005100739531 A CN B2005100739531A CN 200510073953 A CN200510073953 A CN 200510073953A CN 100414726 C CN100414726 C CN 100414726C
Authority
CN
China
Prior art keywords
emitting diode
light
backlight unit
diode chip
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100739531A
Other languages
English (en)
Other versions
CN1866553A (zh
Inventor
沈育浓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Industrial Park Anthony Photoelectric Technology Co. Ltd.
Original Assignee
沈育浓
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 沈育浓 filed Critical 沈育浓
Priority to CNB2005100739531A priority Critical patent/CN100414726C/zh
Publication of CN1866553A publication Critical patent/CN1866553A/zh
Application granted granted Critical
Publication of CN100414726C publication Critical patent/CN100414726C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating

Abstract

一种发光二极管封装体及其封装方法，该发光二极管封装体包含一个第一发光二极管芯片、一个安装于该第一发光二极管芯片的非主要光线射出表面上的第二发光二极管芯片、一个用于建立在该等发光二极管芯片的电极区域之间的电气连接以将该等发光二极管芯片是并联或串联连接的电极连接导体单元、及两个用于把该第一发光二极管芯片的对应的电极区域电气连接至外部电路之外部连接导电体单元。本发明的发光二极管封装体包含至少两个发光二极管芯片，该等发光二极管芯片被激励时可混合至少两种颜色与该第二颜色得到具有合意颜色的光线，或者使被激励时由该发光二极管封装体所发出的光线的强度增加。

Description

发光二极管封装体及其封装方法
【技术领域】
本发明是有关于一种发光二极管封装体及其封装方法，更特别地，是有关于一种包含至少两个发光二极管芯片的发光二极管封装体及其封装方法。
【背景技术】
近年来，发光二极管的应用已日益广泛。然而，大部分关键技术皆由国外厂商持有，以致于本国厂商必须负担巨额的技术转让费或专利授权金，尤其是白光发光二极管及超高亮度发光二极管。
因此，能够克服以上的问题的发光二极管封装体及其封装方法的研究是迫切需要的。
【发明内容】
有鉴于此，本发明的目的是提供一种发光二极管封装体及其封装方法，该发光二极管封装体包含至少两个发光二极管芯片，该等发光二极管芯片被激励时可混合至少两种颜色与该第二颜色得到具有合意颜色的光线，或者使被激励时由该发光二极管封装体所发出的光线的强度增加。
根据本发明的发光二极管封装体，该发光二极管封装体包含：一个能够被激励来发出具有第一颜色的光线的第一发光二极管芯片，该第一发光二极管芯片具有一个允许外部光线穿透的非主要光线射出表面、一个与该非主要光线射出表面相对的主要光线射出表面、至少一个设置于该非主要光线射出表面上的具有一第一极性的第一电极区域、及至少一个设置于该非主要光线射出表面上的具有与该第一极性相反的第二极性的第二电极区域：至少一个能够被激励来发出具有第二颜色的光线的第二发光二极管芯片，该至少一个第二发光二极管芯片是设置于该第一发光二极管芯片的非主要光线射出表面上并且具有一个非主要光线射出表面、一个与该非主要光线射出表面相对的主要光线射出表面、一个设置于该等表面中的一者上的具有该第一极性的第一电极区域、及一个设置于该等表面中的一者上的具有该第二极性的第二电极区域；一用于建立在该等发光二极管芯片的电极区域之间的电气连接以致于该等发光二极管芯片是并联或串联连接的电极连接导体单元；及至少两个用于把该第一发光二极管芯片的对应的电极区域电气连接至外部电路之外部连接导电体单元。
根据本发明的另一种发光二极管封装体是被提供，该发光二极管封装体包含：一个透明的安装基板，该安装基板具有一个芯片安装表面及至少两个设置于该芯片安装表面上的导电表点；一个能够被激励来发出具有第一颜色的光线的第一发光二极管芯片，该第一发光二极管芯片具有一个允许外部光线穿透的非主要光线射出表面、一个与该非主要光线射出表面相对的主要光线射出表面、至少一个设置于该非主要光线射出表面上的具有一第一极性的第一电极区域、及至少一个设置于该非主要光线射出表面上的具有与该第一极性相反的第二极性的第二电极区域，该第一发光二极管芯片是在其的主要光线射出表面面向该安装基板的芯片安装表面下设置于该安装基板上；至少一个能够被激励来发出具有第二颜色的光线的第二发光二极管芯片，该至少一个第二发光二极管芯片是设置于该第一发光二极管芯片的非主要光线射出表面上并且具有一个非主要光线射出表面、一个与该非主要光线射出表面相对的主要光线射出表面、一个设置于该等表面中的一者上的具有该第一极性的第一电极区域、及一个设置于该等表面中的一者上的具有该第二极性的第二电极区域；一用于建立在该等发光二极管芯片的电极区域和该安装基板的导电接点之间的电气连接以致于该等发光二极管芯片是并联或串联连接的电极连接导体单元；及至少两个用于把该安装基板的对应的导电接点电气连接至外部电路之外部连接导电体单元。
根据本发明的又另一种发光二极管封装体是被提供，该发光二极管封装体包含：一个工业蓝宝石层，该工业蓝宝石层包含两个发光二极管芯片区域；两个形成于该工业蓝宝石层上分别位于一对应的发光二极管芯片区域内的具有一第一极性的第一电极层；两个分别形成于一对应的第一电极层上的具有一个与该第一极性相反的第二极性的第二电极层，该等第二电极层中的每一者未完全覆盖一对应的第一电极层；一个形成于该等电极层的上表面上以致于该等电极层被覆盖的绝缘层，该绝缘层形成有数个分别用于暴露一对应的电极层的一部分的暴露孔；一个形成于该绝缘层上的覆盖层，该覆盖层形成有数个连通孔，用于暴露该等发光二极管芯片区域中的一者的第一和第二电极层中的一者的暴露孔与用于暴露该等发光二极管芯片区域中的另一者的第一和第二电极层中的具有与该等发光二极管芯片区域中的该一者的该第一和第二电极层中的该一者的极性相反的极性的一者的暴露孔是由一个连通孔连通，其他的连通孔是分别与一对应的发光二极管芯片区域的第一和第二电极层中的另一者连通；数个导体，每个导体是形成于一对应的连通孔及与该对应的连通孔连通的暴露孔内；一个形成于该覆盖层上且形成有数个通孔的保护层，每个通孔暴露形成于该等其他的连通孔中的一对应的一者内的导体的一部分；及数个形成于对应的通孔内之外部连接导电体单元，每个外部连接导电体单元具有一个在一对应的通孔中可与由该对应的通孔所暴露的导体电气连接的第一部分和一个与该第一部分电气连接且凸伸在该对应的通孔之外的第二部分。
根据本发明的再一种发光二极管封装体，该发光二极管封装体包含：一个工业蓝宝石层，该工业蓝宝石层包含三个发光二极管芯片区域；三个形成于该工业蓝宝石层上分别位于一对应的发光二极管芯片区域内的具有一第一极性的第一电极层；三个分别形成于一对应的第一电极层上的具有一个具有与该第一极性相反的第二极性的第二电极层，该等第二电极层中的每一者未完全覆盖一对应的第一电极层；一个形成于该等电极层的上表面上以致于该等电极层被覆盖的绝缘层，该绝缘层形成有数个分别用于暴露一对应的电极层的一部分的暴露孔；一个形成于该绝缘层上的覆盖层，该覆盖层形成有数个连通孔，用于暴露该等发光二极管芯片区域中的两者的具有相同极性的电极层的暴露孔与用于暴露该等发光二极管芯片区域中的另一者的具有与该两者的电极层的极性相反的极性的电极层的暴露孔是由一个连通孔连通；数个导体，每个导体是形成于一对应的连通孔及与该对应的连通孔连通的暴露孔内；一个形成于该覆盖层上且形成有数个通孔的保护层，每个通孔暴露一对应的导体的一部分；及数个形成于对应的通孔内之外部连接导电体单元，每个外部连接导电体单元具有一个在一对应的通孔中可与由该对应的通孔所暴露的导体电气连接的第一部分和一个与该第一部分电气连接且凸伸在该对应的通孔之外的第二部分。
根据本发明的又再一种发光二极管封装体，该发光二极管封装体包含：一个工业蓝宝石层，该工业蓝宝石层包含三个发光二极管芯片区域；三个形成于该工业蓝宝石层上分别位于一对应的发光二极管芯片区域内的具有一第一极性的第一电极层；三个分别形成于一对应的第一电极层上的具有一个具有与该第一极性相反的第二极性的第二电极层，该等第二电极层中的每一者未完全覆盖一对应的第一电极层；一个形成于该等电极层的上表面上以致于该等电极层被覆盖的绝缘层，该绝缘层形成有数个分别用于暴露一对应的电极层的一部分的暴露孔；一个形成于该绝缘层上的覆盖层，该覆盖层形成有数个连通孔，用于暴露该等发光二极管芯片区域中的一者的第一和第二电极层中的一者的暴露孔与用于暴露该等发光二极管芯片区域中的另一者的具有与该等发光二极管芯片区域中的该一者的该第一和第二电极层中的该一者的极性相同的极性的电极层的暴露孔是由一个连通孔连通，用于暴露该等发光二极管芯片区域中的该一者的第一和第二电极层中的另一者的暴露孔与用于暴露该等发光二极管芯片区域中的又另一者的具有与该等发光二极管芯片区域中的该一者的该第一和第二电极层中的该另一者的极性相反的极性的电极层的暴露孔是由一个连通孔连通，用于暴露该等发光二极管芯片区域中的该另一者的另一电极层的暴露孔与用于暴露该等发光二极管芯片区域中的该又另一者的具有与该等发光二极管芯片区域中的该另一者的该另一电极层的极性相同的极性的电极层的暴露孔是由一个连通孔连通；数个导体，每个导体是形成于一对应的连通孔及与该对应的连通孔连通的暴露孔内；一个形成于该覆盖层上且形成有数个通孔的保护层，每个通孔暴露该等导体中的一个电气连接两个发光二极管芯片区域的具有相同极性的电极层的导体；及数个形成于对应的通孔内之外部连接导电体单元，每个外部连接导电体单元具有一个在一对应的通孔中可与由该对应的通孔所暴露的导体电气连接的第一部分和一个与该第一部分电气连接且凸伸在该对应的通孔之外的第二部分。
根据本发明的一种发光二极管封装体的封装方法，包含如下的步骤：提供一个能够被激励来发出具有第一颜色的光线的第一发光二极管芯片，该第一发光二极管芯片具有一个允许外部光线穿透的非主要光线射出表面、一个与该非主要光线射出表面相对的主要光线射出表面、至少一个设置于该非主要光线射出表面上的具有一第一极性的第一电极区域、及至少一个设置于该非主要光线射出表面上的具有与该第一极性相反的第二极性的第二电极区域；提供至少一个能够被激励来发出具有第二颜色的光线的第二发光二极管芯片，该至少一个第二发光二极管芯片是设置于该第一发光二极管芯片的非主要光线射出表面上并且具有一个非主要光线射出表面、一个与该非主要光线射出表面相对的主要光线射出表面、一个设置于该等表面中的一者上的具有该第一极性的第一电极区域、及一个设置于该等表面中的一者上的具有该第二极性的第二电极区域；建立在该等发光二极管芯片的电极区域之间的电气连接以致于该等发光二极管芯片是并联或串联连接；及形成至少两个用于把该第一发光二极管芯片的对应的电极区域电气连接至外部电路之外部连接导电体单元。
根据本发明的再一种发光二极管封装体的封装方法，包含如下的步骤：提供一个透明的安装基板，该安装基板具有一个芯片安装表面及至少两个设置于该芯片安装表面上的导电表点；把一个能够被激励来发出具有第一颜色的光线的第一发光二极管芯片安装于该安装基板的芯片安装表面上，该第一发光二极管芯片具有一个允许外部光线穿透的非主要光线射出表面、一个与该非主要光线射出表面相对的主要光线射出表面、至少一个设置于该非主要光线射出表面上的具有一第一极性的第一电极区域、及至少一个设置于该非主要光线射出表面上的具有与该第一极性相反的第二极性的第二电极区域，该第一发光二极管芯片是在其的主要光线射出表面面向该安装基板的芯片安装表面下设置于该安装基板上；把至少一个能够被激励来发出具有第二颜色的光线的第二发光二极管芯片设置于该第一发光二极管芯片的非主要光线射出表面上，该第二发光二极管芯片具有一个非主要光线射出表面、一个与该非主要光线射出表面相对的主要光线射出表面、一个设置于该等表面中的一者上的具有该第一极性的第一电极区域、及一个设置于该等表面中的一者上的具有该第二极性的第二电极区域；建立在该等发光二极管芯片的电极区域和该安装基板的导电接点之间的电气连接以致于该等发光二极管芯片是并联或串联连接；及形成至少两个用于把该安装基板的对应的导电接点电气连接至外部电路之外部连接导电体单元。
根据本发明的另一种发光二极管封装体的封装方法，包含如下的步骤：提供一个发光二极管晶圆，该发光二极管晶圆具有一个工业蓝宝石层，该工业蓝宝石层包含至少两个相邻的发光二极管芯片区域，一个形成于该工业蓝宝石层上的具有一第一极性的第一电极层，及两个形成于该第一电极层上在对应的发光二极管芯片区域内的具有一个与该第一极性相反的第二极性的第二电极层，该等第二电极层中的每一者未完全覆盖在对应的发光二极管芯片区域内的第一电极层；形成一个自该第一电极层延伸到该工业蓝宝石层的凹槽以致于在该两个相邻的发光二极管芯片区域内的第一电极层是彼此分离；于该等电极层的上表面上形成一个绝缘层以致于该等电极层被覆盖，该绝缘层形成有数个分别用于暴露一对应的电极层的一部分的暴露孔；于该绝缘层上形成一个覆盖层，该覆盖层形成有数个连通孔，用于暴露该等发光二极管芯片区域中的一者的第一和第二电极层中的一者的暴露孔与用于暴露该等发光二极管芯片区域中的另一者的第一和第二电极层中的具有与该等发光二极管芯片区域中的该一者的该第一和第二电极层中的该一者的极性相反的极性的一者的暴露孔是由一个连通孔连通，其他的连通孔是分别与一对应的发光二极管芯片区域的第一和第二电极层中的另一者连通；于每个连通孔及与它连通的暴露孔内形成一个导体；于该覆盖层上形成一个保护层，该保护层形成有数个通孔，每个通孔暴露形成于该等其他的连通孔中的一对应的一者内的导体的一部分；及于每个通孔内形成一个外部连接导电体单元，每个外部连接导电体单元具有一个在一对应的通孔中可与由该对应的通孔所暴露的导体电气连接的第一部分和一个与该第一部分电气连接且凸伸在该对应的通孔之外的第二部分。
根据本发明的又再一种发光二极管封装体的封装方法，包含如下的步骤：提供一个发光二极管晶圆，该发光二极管晶圆具有一个工业蓝宝石层，该工业蓝宝石层包含至少三个发光二极管芯片区域，一个形成于该工业蓝宝石层上的具有一第一极性的第一电极层，及三个形成于该第一电极层上在对应的发光二极管芯片区域内的具有一个具有与该第一极性相反的第二极性的第二电极层，该等第二电极层中的每一者未完全覆盖在对应的发光二极管芯片区域内的第一电极层；形成数个各自该第一电极层延伸到该工业蓝宝石层的凹槽以致于在该三个相邻的发光二极管芯片区域内的第一电极层是彼此分离；于该等电极层的上表面上形成一个绝缘层以致于该等电极层被覆盖，该绝缘层形成有数个分别用于暴露一对应的电极层的一部分的暴露孔；于该绝缘层上形成一个覆盖层，该覆盖层形成有数个连通孔，用于暴露该等发光二极管芯片区域中的两者的具有相同极性的电极层的暴露孔与用于暴露该等发光二极管芯片区域中的另一者的具有与该两者的电极层的极性相反的极性的电极层的暴露孔是由一个连通孔连通；于每个连通孔及与它连通的暴露孔内形成一个导体；于该覆盖层上形成一个保护层，该保护层形成有数个通孔，每个通孔暴露一对应的导体的一部分；及于每个通孔内形成一个外部连接导电体单元，每个外部连接导电体单元具有一个在一对应的通孔中可与由该对应的通孔所暴露的导体电气连接的第一部分和一个与该第一部分电气连接且凸伸在该对应的通孔之外的第二部分。
根据本发明的再另一种发光二极管封装体的封装方法，包含如下的步骤：提供一个发光二极管晶圆，该发光二极管晶圆具有一个工业蓝宝石层，该工业蓝宝石层包含至少三个发光二极管芯片区域，一个形成于该工业蓝宝石层上的具有一第一极性的第一电极层，及三个形成于该第一电极层上的具有一个具有与该第一极性相反的第二极性的第二电极层，该等第二电极层中的每一者未完全覆盖在对应的发光二极管芯片区域内的第一电极层；形成数个自该第一电极层延伸到该工业蓝宝石层的凹槽以致于在该三个相邻的发光二极管芯片区域内的第一电极层是彼此分离；于该等电极层的上表面上形成一个绝缘层以致于该等电极层被覆盖，该绝缘层形成有数个分别用于暴露一对应的电极层的一部分的暴露孔；于该绝缘层上形成一个覆盖层，该覆盖层形成有数个连通孔，用于暴露该等发光二极管芯片区域中的一者的第一和第二电极层中的一者的暴露孔与用于暴露该等发光二极管芯片区域中的另一者的具有与该等发光二极管芯片区域中的该一者的该第一和第二电极层中的该一者的极性相同的极性的电极层的暴露孔是由一个连通孔连通，用于暴露该等发光二极管芯片区域中的该一者的第一和第二电极层中的另一者的暴露孔与用于暴露该等发光二极管芯片区域中的又另一者的具有与该等发光二极管芯片区域中的该一者的该第一和第二电极层中的该另一者的极性相反的极性的电极层的暴露孔是由一个连通孔连通，用于暴露该等发光二极管芯片区域中的该另一者的另一电极层的暴露孔与用于暴露该等发光二极管芯片区域中的该又另一者的具有与该等发光二极管芯片区域中的该另一者的该另一电极层的极性相同的极性的电极层的暴露孔是由一个连通孔连通；于每个连通孔及与它连通的暴露孔内形成一个导电体；于该覆盖层上形成一个保护层，该保护层形成有数个通孔，每个通孔暴露该等导体中的一个电气连接两个发光二极管芯片区域的具有相同极性的电极层的导体；及于每个通孔内形成一个外部连接导电体单元，每个外部连接导电体单元具有一个在一对应的通孔中可与由该对应的通孔所暴露的导体电气连接的第一部分和一个与该第一部分电气连接且凸伸在该对应的通孔之外的第二部分。
本发明的发光二极管封装体包含至少两个发光二极管芯片，该等发光二极管芯片被激励时可混合至少两种颜色与该第二颜色得到具有合意颜色的光线，或者使被激励时由该发光二极管封装体所发出的光线的强度增加。
有关本发明为达上述目的、特征所采用的技术手段及其功效，兹例举较佳实施例并配合图式说明如下：
【附图说明】
图1至3为显示本发明的第一较佳实施例的发光二极管封装体的封装方法的示意流程剖视图；
图4至7为显示本发明的第二较佳实施例的发光二极管封装体的封装方法的示意流程剖视图；
图8至9为显示本发明的第三较佳实施例的发光二极管封装体的封装方法的示意流程剖视图；
图10至11为显示本发明的第四较佳实施例的发光二极管封装体的封装方法的示意流程剖视图；
图12至13为显示本发明的第五较佳实施例的发光二极管封装体的封装方法的示意流程剖视图；
图14至17为显示本发明的第六较佳实施例的发光二极管封装体的封装方法的示意流程剖视图；
图18至20为显示本发明的第七较佳实施例的发光二极管封装体的封装方法的示意流程剖视图；
图21至23为显示本发明的第八较佳实施例的发光二极管封装体的封装方法的示意流程剖视图；
图24为一个显示本发明的第九较佳实施例的发光二极管封装体的示意剖视图；
图25为一个显示本发明的一可行变化例子的示意平面图；
图26为一个显示本发明的另一可行变化例子的示意平面图；
图27至29为显示本发明的第十较佳实施例的发光二极管封装体的封装方法的示意流程剖视图；
图30为一个显示本发明的第十一较佳实施例的发光二极管封装体的示意剖视图；
图31至33为显示本发明的第十二较佳实施例的发光二极管封装体的封装方法的示意流程剖视图；
图34至36为显示本发明的第十三较佳实施例的发光二极管封装体的封装方法的示意流程剖视图；
图37为一个显示本发明的第十四较佳实施例的发光二极管封装体的示意剖视图；
图38至40为显示本发明的第十五较佳实施例的发光二极管封装体的封装方法的示意流程剖视图；
图41为显示本发明的第十六较佳实施例的发光二极管封装体的示意剖视图；
图42至44为显示本发明的第十七较佳实施例的发光二极管封装体的封装方法的示意流程剖视图；
图45为一个显示本发明的第十八较佳实施例的发光二极管封装体的示意剖视图；
图46至48为显示本发明的第十九较佳实施例的发光二极管封装体的封装方法的示意流程剖视图；
图49为一个显示本发明的第二十较佳实施例的发光二极管封装体的示意剖视图；
图50为一个CIE色度图；
图51至55为显示本发明的第二十一较佳实施例的发光二极管封装体的封装方法的示意流程剖视图；
图56至62为显示本发明的第二十二较佳实施例的发光二极管封装体的封装方法的示意流程剖视图；及
图63至66为显示本发明的第二十三较佳实施例的发光二极管封装体的封装方法的示意流程剖视图。
【具体实施方式】
在后面的本发明的较佳实施例的详细说明中，相同或类似的元件是由相同的标号标示，而且它们的详细描述将会被省略。此外，为了清楚揭示本发明的特征，于图式中的元件并非按实际比例描绘。
请参阅图50所示，光线的颜色是由波长决定，因此，若把不同波长的光线混合则会产生具有最终波长的光线，即，该光线具有对应于该最终波长的颜色。以两波长为例，若一个波长在450nm至470nm的范围内的光线(蓝色)与一个波长在570nm至590nm的范围内的光线(黄色)混合的话，则约480nm到495nm的白光被产生。又以三波长为例，若一个波长在450nm到470nm的范围内的光线(蓝色)、一个波长在520nm到540nm的范围内的光线(绿色)、与一个波长在610nm到630nm的范围内的光线(红色)混合的话，则一个全光域的白光被产生。
图1至3为显示本发明的第一较佳实施例的发光二极管封装体的封装方法的示意流程剖视图。
首先，请参阅图1所示，一个能够被激励来发出，例如，波长在450nm到470nm的范围内的光线的第一发光二极管芯片1被提供。应要注意的是，为了方便说明，在图式中仅描绘单一个第一发光二极管芯片1，然而，应要了解的是，实际上，该第一发光二极管芯片1为一个未从一发光二极管晶圆切割出来的发光二极管芯片区域。
该第一发光二极管芯片1具有一个主要光线射出表面10、一个与该主要光线射出表面相对的允许外部光线穿透的非主要光线射出表面11、一个安装于该非主要光线射出表面11上的具有一第一极性的第一电极区域120、及一个安装于该非主要光线射出表面11上的具有一与该第一极性相反的第二极性的第二电极区域121。
然后，至少提供一个在尺寸上比该第一发光二极管芯片1小的第二发光二极管芯片2，能够被激励来发出，例如，波长在570nm到590nm的范围内的光线。
该第二发光二极管芯片2具有一个主要光线射出表面20、一个与该主要光线射出表面相对的非主要光线射出表面21、一个安装于该非主要光线射出表面21上的具有该第一极性的第一电极区域220、及一个安装于该非主要光线射出表面21上的具有该第二极性的第二电极区域221。
该第二发光二极管芯片2是在其的主要光线射出表面20面向该第一发光二极管芯片1的非主要光线射出表面11下安装于该第一发光二极管芯片1的非主要光线射出表面11上。
在该第二发光二极管芯片2安装于该第一发光二极管芯片1上之后，该第一发光二极管芯片1的电极区域120，121是透过打线制程来由导线3分别电气连接至该第二发光二极管芯片2的具有相同极性的电极区域220，221。在本实施例中，该等导线3共同作为电极连接导体单元。
随后，如在图2中所示，一绝缘层4被形成于该第一发光二极管芯片1的整个非主要光线射出表面11上以致于该第二发光二极管芯片2被覆盖。该绝缘层4是由任何适当的光阻材料制成。
该绝缘层4被设定以图案可形成有两个用于暴露该第一发光二极管芯片1的对应的电极区域120，121的暴露孔40。
请参阅图3所示，在该绝缘层4的暴露孔40的形成之后，于每一个暴露孔40内，一用于与外部电路(图中未示)电气连接之外部连接导电体单元5被形成。每个外部连接导电体单元5具有一个在一对应的暴露孔40内可与一对应的电极区域120，121电气连接的第一部分50和一个与该第一部分50电气连接且凸伸在该暴露孔40之外的第二部分51。
应要注意的是，该等外部连接导电体单元5的第一部分50和第二部分51可以由相同或者不相同的材料制成。
此外，于该等发光二极管芯片1，2的电极区域120，121，220，221上是可以视需要而定形成一个由镍、金等等般形成的电镀金属层(图中未示)。
另一方面，在本实施例中，该等发光二极管芯片1，2是并联连接，然而，该等发光二极管芯片1，2也可以是串联连接。
在以上所示的第一较佳实施例中，该第一发光二极管芯片1被激励发出的光线的波长是在450nm至470nm的范围的内，而该第二发光二极管芯片2被激励发出的光线的波长是在570nm至590nm的范围的内，因此，该第一较佳实施例的发光二极管封装体能够发出白光。
再者，虽然在图式中仅显示一个第二发光二极管芯片2，然而，第二发光二极管芯片2的数目端视需要而定可以是二个或以上。例如，如在图25中示意地所示，两个第二发光二极管芯片2是安装在一第一发光二极管芯片1上。应要注意的是，为了清楚起见，在图26中仅发光二极管芯片1，2被显示，其他的部件是被省略。
图4至7为显示本发明的第二较佳实施例的发光二极管封装体的封装方法的示意流程剖视图。
请参阅图4所示，与第一较佳实施例相同的第一和第二发光二极管芯片1和2首先被提供且该第二发光二极管芯片2是以与第一较佳实施例相同的方式安装于该第一发光二极管芯片1的非主要光线射出表面11上。
接着，一绝缘层4被形成于该第一发光二极管芯片1的整个非主要光线射出表面11上以致于该第二发光二极管芯片2被覆盖。该绝缘层4被设定以图案可形成有数个用于暴露该等发光二极管芯片1，2的对应的电极区域120，121，220，221的暴露孔40。
在暴露孔40的形成之后，一个覆盖层6被形成于该绝缘层4上。该覆盖层6亦是由光阻材料形成而且被设定以图案可形成两个各连通两个分别暴露第一发光二极管芯片1的电极区域120，121中的一者和第二发光二极管芯片2的电极区域220，221中的一者的暴露孔40的连通孔60，如在图5中所示。
随后，如在图6中所示，于每个连通孔60及与它连通的暴露孔40内，作为电极连接导体单元的导体41是被形成以致于该第一发光二极管芯片1的电极区域120，121中的一者是与该第二发光二极管芯片2的电极区域220，221中的一者电气连接。
在本实施例中，该等导体41是以印刷方式由导电金属胶，例如，银胶，形成，然而，该等导体41亦可由其他适合的方式及材料形成，例如，溅镀。此外，视需要而定，于每个导体41的表面上是可以形成一个由像镍、金等等般形成的电镀金属层(图中未示)。
然后，一保护层7形成于该覆盖层6的表面上。该保护层7是可以由光阻材料制成而且被设定以图案可形成数个用于暴露对应的导体41的一部分的通孔70。
接着，如在图7中所示，于每个通孔70内，一个与第一较佳实施例相同的具有第一部分50和第二部分51之外部连接导电体单元5被形成。
图8至9为显示本发明的第三较佳实施例的发光二极管封装体的封装方法的示意流程剖视图。
请参阅图8所示，与第一较佳实施例相同的一第一发光二极管芯片1与至少一个第二发光二极管芯片2是首先被提供而且该第二发光二极管芯片2是以与第一较佳实施例相同的方式安装于该第一发光二极管芯片1的非主要光线射出表面11上且它们的电极区域120，121，220，221之间的电气连接亦如第一较佳实施例一样由导线3来达成。
与第一较佳实施例不同，本实施例的第一发光二极管芯片1在其的非主要光线射出表面11上更形成有两个导电金属触点13。每个导电金属触点13具有一个延伸至一对应的电极区域120，121的第一末端部分和一个远离该对应的电极区域120，121的第二末端部分。
如在图9中所示，与第一较佳实施例不同，该绝缘层4是形成于该第一发光二极管芯片1的非主要光线射出表面11的包括该等电极区域120，121的区域表面上以致于该第一发光二极管芯片1的电极区域120，121、该第二发光二极管芯片2、及每个导电金属触点13的第一末端部分被覆盖。
接着，于每个导电金属触点13的第二末端部分上形成一用于与外部电路电气连接之外部连接导电体单元5’。
图10、11为显示本发明的第四较佳实施例的发光二极管封装体的封装方法的示意流程剖视图。
如在图10中所示，一第一发光二极管芯片1首先被提供。于该第一发光二极管芯片1的非主要光线射出表面11上是形成有一导电金属连线14。该导电金属连线14具有一个延伸至其中一个电极区域120的第一末端部分和一个朝另一个电极区域121延伸的第二末端部分。
然后，至少一个第二发光二极管芯片2’被提供。与以上的较佳实施例不同，本实施例的第二发光二极管芯片2’的其中一个电极区域220是设置于该主要光线射出表面20上。
该第二发光二极管芯片2’是在其的主要光线射出表面20面向该第一发光二极管芯片1的非主要光线射出表面11下安装到该第一发光二极管芯片1的非主要光线射出表面11上以致于在该第二发光二极管芯片2’的主要光线射出表面20上的电极区域220是与该导电金属连线14的第二末端部分接触。
随后，如在图11中所示，该第二发光二极管芯片2’的在该非主要光线射出表面21上的另一个电极区域221是透过导线3来连接至该第一发光二极管芯片1的另一个电极区域121。在本较佳实施例中，该导电金属连线14与该导线3共同作为电极连接导体单元。
然后，一绝缘层4被形成于该第一发光二极管芯片1的整个非主要光线射出表面11上可覆盖该第二发光二极管芯片2’。该绝缘层4被设定以图案可形成数个用于暴露该第一发光二极管芯片1的对应的电极区域120，121的暴露孔40。
接着，于每个暴露孔40内，一个与该第一较佳实施例相同的具有第一部分50和第二部分51之外部连接导电体单元5被形成。
图12、13为显示本发明的第五较佳实施例的发光二极管封装体的封装方法的示意流程剖视图。
如在图12中所示，与第四较佳实施例相同的一第一发光二极管芯片1和至少一个第二发光二极管芯片2’是首先被提供而且该第二发光二极管芯片2’是以与第四较佳实施例相同的形式设置。与第四较佳实施例不同，该导电金属连线14的第一末端部分更延伸至在该其中一个电极区域120周围的区域而且在该第一发光二极管芯片1的非主要光线射出表面11上更形成有一导电金属触点13。该导电金属触点13具有一个延伸至该第一发光二极管芯片1的另一个电极区域121的第一末端部分和一个远离该另一个电极区域121的第二末端部分。
另一方面，如在图13中所示，一绝缘层4是形成于该第一发光二极管芯片1的非主要光线射出表面11的包括该等电极区域120，121的区域表面上以致于该第二发光二极管芯片2’、该第一发光二极管芯片1的电极区域120，121、该导电金属连线14的第一末端部分的一部分、及该导电金属触点13的第一末端部分被覆盖。
此外，于该导电金属连线14的第一末端部分的未被覆盖的部分上及于该导电金属触点13的第二末端部分上各形成一用于与外部电路电气连接之外部连接导电体单元5’。
图14至17为显示本发明的第六较佳实施例的发光二极管封装体的封装方法的示意流程剖视图。
如在图14中所示，与第四较佳实施例相同的一第一发光二极管芯片1和至少一个第二发光二极管芯片2’是首先以与第四较佳实施例相同的方式来被设置。
然后，如在图15中所示，一绝缘层4是形成于该第一发光二极管芯片1的整个非主要光线射出表面11上以致于该第二发光二极管芯片2’被覆盖。该绝缘层4被设定以图案可形成数个用于暴露该等发光二极管芯片1，2’的对应的电极区域120，121，221的暴露孔40。
请参阅图16所示，一个覆盖层6被形成于该绝缘层4的表面上而且是被设定以图案可形成有两个连通孔60。暴露该第一发光二极管芯片1的第二电极区域121的暴露孔40与暴露该第二发光二极管芯片2’的第二电极区域221的暴露孔40是与其中一个连通孔60连通，而暴露该第一发光二极管芯片1的第一电极区域120的暴露孔40是与另一个连通孔60连通。
在连通孔60的形成之后，于每个连通孔60及与它连通的暴露孔40内，一个导体41是被形成。
然后，如在图17中所示，一保护层7形成于该覆盖层6的表面上。该保护层7形成有数个用于暴露对应的导体41的一部分的通孔70。
接着，于每个通孔70内，一个与该第一较佳实施例相同的具有第一部分50和第二部分51之外部连接导电体单元5被形成。
图18至20为显示本发明的第七较佳实施例的发光二极管封装体的封装方法的示意流程剖视图。本较佳实施例是以三波长作为例子。
请参阅图18所示，一个能够被激励来发出波长在450nm至470nm的范围内的光线的第一发光二极管芯片1’首先被提供。该第一发光二极管芯片1’具有一个主要光线射出表面10、一个与该主要光线射出表面10相对的非主要光线射出表面11、至少两个安装于该非主要光线射出表面11上的具有一第一极性的第一电极区域120、及至少一个安装于该非主要光线射出表面11上的具有一与该第一极性相反的第二极性的第二电极区域121。应要注意的是，该第一发光二极管芯片1’所具有的第一和第二电极区域120和121的数目亦可以颠倒。
然后，至少一个能够被激励来发出波长在520nm至540nm的范围内的光线的第二发光二极管芯片2被提供。该第二发光二极管芯片2具有一个主要光线射出表面20、一个与该主要光线射出表面20相对的非主要光线射出表面21、至少一个安装于该非主要光线射出表面21上的具有该第一极性的第一电极区域220、及至少一个安装于该非主要光线射出表面21上的具有该第二极性的第二电极区域221。
接着，至少一个能够被激励来发出波长在610nm至630nm的范围内的光线的第三发光二极管芯片8被提供。该第三发光二极管芯片8具有一个主要光线射出表面80、一个与该主要光线射出表面80相对的非主要光线射出表面81、至少一个安装于该非主要光线射出表面81上的具有该第一极性的第一电极区域820、及至少一个安装于该非主要光线射出表面81上的具有该第二极性的第二电极区域821。
该等第二和第三发光二极管芯片2，8是在其的主要光线射出表面20，80面向该第一发光二极管芯片1’的非主要光线射出表面11下设置于该第一发光二极管芯片1’的非主要光线射出表面11上。
在安装于该第一发光二极管芯片1’的非主要光线射出表面11上之后，该等第二和第三发光二极管芯片2，8的电极区域220，221，820，821是经由打线处理以导线3电气连接至该第一发光二极管芯片1’的对应的电极区域120，121。
随后，如在图19中所示，一绝缘层4被形成于该第一发光二极管芯片1’的整个非主要光线射出表面11上以致于该等第二和第三发光二极管芯片2，8被覆盖。该绝缘层4被设定以图案可形成数个用于暴露该发光二极管芯片1’的对应的电极区域120，121的暴露孔40。
接着，于该绝缘层4的每个暴露孔40内，一个与该第一较佳实施例相同的具有第一部分50和第二部分51之外部连接导电体单元5被形成，如在图20中所示。
在以上所述的第七较佳实施例中，该第一发光二极管芯片1’被激励发出的光线的波长是在450nm至470nm的范围的内、该第二发光二极管芯片2被激励发出的光线的波长是在520nm至540nm的范围的内、而该第三发光二极管芯片8被激励发出的光线的波长是在610nm至630nm的范围的内，因此，该第七较佳实施例的发光二极管封装体能够发出白光。
图21至23为显示本发明的第八较佳实施例的发光二极管封装体的封装方法的示意流程剖视图。
请参阅图21所示，一第一发光二极管芯片1首先被提供。该第一发光二极管芯片1具有一个主要光线射出表面10、一个与该主要光线射出表面10相对的非主要光线射出表面11、至少一个安装于该非主要光线射出表面11上的具有一第一极性的第一电极区域120、及至少一个安装于该非主要光线射出表面11上的具有一与该第一极性相反的第二极性的第二电极区域121。
然后，与该第七较佳实施例相同的至少一个第二发光二极管芯片2和至少一个第三发光二极管芯片8是以如在第七较佳实施例中所述的相同的方式安装于该第一发光二极管芯片1的非主要光线射出表面11上。
在安装于该第一发光二极管芯片1的非主要光线射出表面11上之后，该等发光二极管芯片1，2，8的电极区域120，121，220，221，820，821之间的电气连接是以导线3来达成，其中，该第二发光二极管芯片2的第一电极区域220是电气连接到该第一发光二极管芯片1的第一电极区域120，而其的第二电极区域221是电气连接至该第三发光二极管芯片8的第一电极区域820。另一方面，该第三发光二极管8的第二电极区域821是电气连接至该第一发光二极管芯片1的第二电极区域121。
随后，如在图22中所示，一绝缘层4被形成于该第一发光二极管芯片1的整个非主要光线射出表面11以致于该等第二和第三发光二极管芯片2，8被覆盖。该绝缘层4被设定以图案可形成数个用于暴露该发光二极管芯片1的对应的电极区域120，121的暴露孔40。
接着，于该绝缘层4的每个暴露孔40内，一个与该第一较佳实施例相同的具有第一部分50和第二部分51之外部连接导电体单元5被形成，如在图23中所示。
图24为一个描绘本发明的第九较佳实施例的发光二极管封装体的示意剖视图。
请参阅图24所示，与第八较佳实施例不同，本实施例的第一发光二极管芯片1在其的非主要光线射出表面11上更形成有两个导电金属触点13。每个导电金属触点13具有一个延伸至一对应的电极区域120，121的第一末端部分和一个远离该对应的电极区域120，121的第二末端部分。
另一方面，该绝缘层4是形成于该第一发光二极管芯片1的非主要光线射出表面11的包括该等电极区域120，121的区域表面上以致于该第一发光二极管芯片1的电极区域120，121与该等第二和第三发光二极管芯片2和8被覆盖。
此外，于每个导电金属触点13的未被覆盖的第二末端部分上，一个用于与外部电路电气连接之外部连接导电体单元5’被形成。
图27至29为显示本发明的第十较佳实施例的发光二极管封装体的封装方法的示意流程剖视图。
请参阅图27所示，与该第九较佳实施例相同的一第一发光二极管芯片1首先被提供。
然后，两个导电金属连线14是形成于该第一发光二极管芯片1的非主要光线射出表面11上。每个导电金属连线14具有一个延伸至一对应的电极区域120，121的第一末端部分和一个朝另一个电极区域120，121延伸的第二末端部分。
随后，至少一个第二发光二极管芯片2’和至少一个第三发光二极管芯片8’被提供。该等发光二极管芯片2’，8’各具有一主要光线射出表面20，80、一与该主要光线射出表面20，80相对的非主要光线射出表面21，81、及至少两个各安装于一对应的表面20，21，80，81上的电极区域220，221，820，821。
该等第二和第三发光二极管芯片2’和8’是在其的主要光线射出表面20，80面向该第一发光二极管芯片1的非主要光线射出表面11下被安装于该该第一发光二极管芯片1的非主要光线射出表面11上以致于该等第二和第三发光二极管芯片2’和8’的在主要光线射出表面20，80上的电极区域220，821是与一对应的导电金属连线14电气连接。然后，该等第二和第三发光二极管芯片2和8的在非主要光线射出表面21，81上的电极区域221，820是经由导线3电气连接。在本实施例中，该等导电金属连线14和导线3共同作为电极连接导体单元。
接着，一绝缘层4被形成于该第一发光二极管芯片1的整个非主要光线射出表面11上以致于该等第二和第三发光二极管芯片2’和8’被覆盖，如在图28中所示。该绝缘层4被设定以图案可形成数个用于暴露该第一发光二极管芯片1的对应的电极区域120，121的暴露孔40。
然后，于每个暴露孔40内，一个与该第一较佳实施例相同的具有第一部分50和第二部分51之外部连接导电体单元5被形成，如在图29中所示。
图30为一个显示本发明的第十一较佳实施例的发光二极管封装体的示意剖视图。
请参阅图30所示，与该第十较佳实施例不同的地方是在于，该等导电金属连线14的第一末端部分更延伸至在对应的电极区域120，121周围的区域。另一方面，该绝缘层4是形成于该第一发光二极管芯片1的非主要光线射出表面11的包括该等电极区域120，121的区域表面上以致于该等第二和第三发光二极管芯片2和8被覆盖。
此外，于每个导电金属连线14的未被覆盖的第一末端部分上，一个用于与外部电路电气连接之外部连接导电体单元5’被形成。
图31至33为显示本发明的第十二较佳实施例的发光二极管封装体的封装方法的示意流程剖视图。
首先，请参阅图31所示，与第七较佳实施例相同的一第一发光二极管芯片1’被提供。然后，两个导电金属连线14被形成于该第一发光二极管芯片1的非主要光线射出表面11上。每个导电金属连线14具有一个延伸至一对应的第一电极区域120，121的第一末端部分和一个朝另一个电极区域120，121延伸的第二末端部分。
随后，与第十一实施例相同的至少一个第二发光二极管芯片2’和至少一个第三发光二极管芯片8’是以与第十一实施例相似的方式来被安装于该第一发光二极管芯片1’的非主要光线射出表面11上。然后，该等第二和第三发光二极管芯片2’和8’的在非主要光线射出表面21，81上的电极区域221，821是经由导线3来电气连接至该第一发光二极管芯片1’的具有与它们相同的极性的电极区域121。在本实施例中，该等导电金属连线14与导线3共同作为电极连接导体单元。
现在请参阅图32所示，一绝缘层4形成于该第一发光二极管芯片1’的整个非主要光线射出表面11上以致于该等第二和第三发光二极管芯片2’，8’被覆盖。该绝缘层4被设定以图案可形成用于暴露该第一发光二极管芯片1’的对应的电极区域120，121的暴露孔40。
然后，于每一个暴露孔40内，一个与该第一较佳实施例相同的具有一第一部分50和一第二部分51之外部连接导电体单元5被形成，如在图33中所示。
在以上所述的三波长的例子中，虽然在图式中仅显示一个第二发光二极管芯片和一个第三发光二极管芯片，然而，第二和第三发光二极管芯片的数目端视需要而定可以更多。例如，如在图26中示意地所示，两个第二发光二极管芯片2(2’)和两个第三发光二极管芯片8(8’)是安装在一第一发光二极管芯片1(1’)上。应要注意的是，为了清楚起见，在图26中仅该等发光二极管芯片被显示，其他的部件是被省略。
图34至36为显示本发明的第十三较佳实施例的发光二极管封装体的封装方法的示意流程剖视图。
请参阅图34所示，一透明的安装基板9是首先被提供。该安装基板9可以由任何适当的材料制成，只要是透明即可。该安装基板9具有一个芯片安装表面90及至少两个设置于该芯片安装表面90上的导电接点91。
然后，与该第一较佳实施例相同的一第一发光二极管芯片1是在其的主要光线射出表面10面向该安装基板9的芯片安装表面90下设置于该安装基板9的芯片安装表面90上。然后，至少一个与该第一较佳实施例相同的第二发光二极管芯片2是以与该第一较佳实施例相同的形式安装于该第一发光二极管芯片1的非主要光线射出表面11上。
接着，如在图35中所示，该第一发光二极管芯片1的每一个电极区域120，121是经由作为电极连接导体单元的导线3电气连接至该安装基板9的一对应的导电触点91及该第二发光二极管芯片2的一对应的电极区域220，221，其中，该等发光二极管芯片1，2的具有相同极性的电极区域120，121，220，221是电气连接在一起。
随后，一绝缘层4是形成于该安装基板9的芯片安装表面90的包括该等导线3的区域表面上以致于该等发光二极管芯片1，2及每个导电触点91的一部分被覆盖，如在图36中所示。然后，于每个导电触点91的未被覆盖的部分上，一个用于与外部电路电气连接之外部连接导电体单元5’被形成。
图37为一个显示本发明的第十四较佳实施例的发光二极管封装体的示意剖视图。
本实施例与第十三较佳实施例不同的地方是在于，该绝缘层4是形成于该安装基板9的整个芯片安装表面90上而且是被设定以图案可形成有数个用于暴露该安装基板9的对应的导电触点91的暴露孔40。随后，于每个暴露孔40内，一个与该第一较佳实施例相同的具有一第一部分50与一第二部分51之外部连接导电体单元5被形成。
图38至40为显示本发明的第十五较佳实施例的发光二极管封装体的封装方法的示意流程剖视图。
首先，如在图38中所示，与第十三较佳实施例相同的一安装基板9首先被提供。然后，与第四实施例相同的一第一发光二极管芯片1是设置于该安装基板9的芯片安装表面90上。随后，与第四实施例相同的一第二发光二极管芯片2’是以与第四实施例相同的形式来设置于该第一发光二极管芯片1上。
接着，如在图39中所示，该等发光二极管芯片1，2及该安装基板9之间的电气连接是经由导线3来达成，其中，该第一发光二极管芯片1的第一电极区域120是电气连接至该安装基板9的一对应的导电触点91而其的第二电极区域121是电气连接至该第二发光二极管芯片2’的第二电极区域221和该安装基板9的一对应的导电触点91。
随后，如在图40中所示，一绝缘层4是形成于该安装基板9的芯片安装表面90的包括该等导线3的区域表面上以致于该等导线3、发光二极管芯片1，2’、及每个导电触点91的一部分被覆盖。然后，于每个导电触点91的未被覆盖的部分上，一个用于与外部电路电气连接之外部连接导电体单元5’被形成。
图41为一个显示本发明的第十六较佳实施例的发光二极管封装体的示意剖视图。
本实施例与第十五较佳实施例不同的地方是在于，该绝缘层4是形成于该安装基板9的整个芯片安装表面90上而且是被设定以图案可形成有数个用于暴露该安装基板9的对应的导电触点91的暴露孔40。此外，于每个暴露孔40内，一个与该第一较佳实施例相同的包括一第一部分50与一第二部分51之外部连接导电体单元5被形成。
图42至44为显示本发明的第十七较佳实施例的发光二极管封装体的封装方法的示意流程剖视图。
请参阅图42所示，与第十三较佳实施例相同的一安装基板9和一第一发光二极管芯片1是首先被提供，而且该第一发光二极管芯片1是设置于该安装基板9的芯片安装表面90上。
然后，与第八较佳实施例相同的至少一个第二发光二极管芯片2和至少一个第三发光二极管8是以与第八实施例相同的形式来被设置于该第一发光二极管芯片1的非主要光线射出表面11上。
接着，如在图43中所示，该等发光二极管芯片1，2，8与该安装基板9之间的电气连接是经由导线3来达成，其中，该第二发光二极管芯片2的第一电极区域220是经由导线3来电气连接到该第一发光二极管芯片1的第一电极区域120，而其的第二电极区域221是经由导线3来电气连接至该第三发光二极管芯片8的第一电极区域820，该第三发光二极管8的第二电极区域821是经由导线3来电气连接至该第一发光二极管芯片1的第二电极区域121，该第一发光二极管芯片1的电极区域120，121是经由导线3来进一步电气连接至该安装基板9的对应的导电触点91。
随后，如在图44中所示，一绝缘层4被形成于该安装基板9的芯片安装表面90的包括该等导线3、该等发光二极管芯片1，2，8、及每个导电触点91的一部分的区域表面上以致于该等导线3及该等发光二极管芯片1，2，8被覆盖。
接着，于该安装基板9的每个导电触点91的未被覆盖的部分上，一外部连接导电体单元5’被形成。
图45为一个显示本发明的第十八较佳实施例的发光二极管封装体的示意剖视图。
本实施例与第十七较佳实施例不同的地方是在于，该绝缘层4是形成于该安装基座9的整个芯片安装表面90上而且是被设定以图案可形成有数个用于暴露该安装基板9的对应的导电触点91的暴露孔40。此外，于每个暴露孔40内，一个与该第一较佳实施例相同的包括一第一部分50与一第二部分51之外部连接导电体单元5被形成。
图46至48为显示本发明的第十九较佳实施例的发光二极管封装体的封装方法的示意流程剖视图。
请参阅图46所示，与第十三较佳实施例相同的一安装基板9和一第一发光二极管芯片1是首先被提供而且该第一发光二极管芯片1是设置于该安装基板9的芯片安装表面90上。
接着，与该第十较佳实施例相同的至少一个第二发光二极管芯片2’和至少一个第三发光二极管芯片8’是以与该第十实施例相同的形式来被安装于该第一发光二极管芯片1的非主要光线射出表面11上。然后，如在图47中所示，该等第二和第三发光二极管芯片2’和8’的在非主要光线射出表面21，81上的电极区域221，820是经由导线3电气连接而该第一发光二极管芯片1的电极区域120，121是经由导线3来电气连接至该安装基板9的对应的导电触点91。
随后，如在图48中所示，一绝缘层4被形成于该安装基板9的芯片安装表面90的包括该等导线3、该等发光二极管芯片1，2’，8’、及每个导电触点91的一部分的区域表面上以致于该等导线3及该等发光二极管芯片1，2’，8’被覆盖。
接着，于该安装基板9的每个导电触点91的未被覆盖的部分上，一外部连接导电体单元5’被形成。
图49为一个显示本发明的第二十较佳实施例的发光二极管封装体的示意剖视图。
本实施例与第十九较佳实施例不同的地方是在于，该绝缘层4是形成于该安装基座9的整个芯片安装表面90上而且是被设定以图案可形成有数个用于暴露该安装基板9的对应的导电触点91的暴露孔40。随后，于每个暴露孔40内，一个与该第一较佳实施例相同的具有一第一部分50与一第二部分51之外部连接导电体单元5被形成。
图51至55为显示本发明的第二十一较佳实施例的发光二极管封装体的封装方法的示意流程剖视图。
首先，请参阅图51所示，一个发光二极管晶圆W被提供。该发光二极管晶圆W包含数个发光二极管芯片区域，然而，为了方便说明，在图式中仅描绘两个被包含于本实施例的一个发光二极管封装体内的相邻的发光二极管芯片区域。应要注意的是，在图式中的虚线为习知地沿着它，该发光二极管晶圆W是被切割可使该等发光二极管芯片区域作为个别的发光二极管芯片的切割线。
该发光二极管晶圆W具有一个工业蓝宝石层W1、一个在该工业蓝宝石层W1上的具有一第一极性的第一电极层W2、及数个在该第一电极层W2上分别对应于一发光二极管芯片区域的具有一第二极性的第二电极层W3。应要注意的是，该等第二电极层W3与该第一电极层W2是经由一绝缘层(图中未示)来被电气地隔离。
接着，如在图52中所示，该发光二极管晶圆D是经由适当的处理来沿着每条切割线形成一个自该第一电极层W2延伸到该工业蓝宝石层W1的凹槽W4以致于在该两相邻的发光二极管芯片区域D1和D2中的第一电极层D2是彼此分离。
然后，一绝缘层4是形成于该等第一和第二电极层W2和W3上而且是被设定以图案可形成有数个分别用于暴露一对应的电极层W2，W3的一部分的暴露孔40。
随后，如在图53中所示，一覆盖层6是形成于该绝缘层4上而且是被设定以图案可形成有数个连通孔60。用于暴露该发光二极管芯片区域D1的第二电极层W3的一部分的暴露孔40与用于暴露该发光二极管芯片区域D2的紧邻于该发光二极管芯片区域D1的第二电极层W3的第一电极层W2的一部分的暴露孔40是由其中一个连通孔60连通，而用于暴露该等发光二极管芯片区域D1，D2的其他的电极层W2，W3的暴露孔40是分别与其他的连通孔60中的对应的一者连通。
接着，如在图54中所示，于每个暴露孔40及与它连通的连通孔60内，一个导体41是被形成。
然后，一个保护层7是形成于该覆盖层6上而且是被设定以图案可形成有数个用于暴露形成于该等其他的连通孔60内的导体41的一部分的通孔70，如在图55中所示。
随后，于每个通孔70内，一个与第一较佳实施例相同的具有第一部分50和第二部分51之外部连接导电体单元5被形成。
最后，该发光二极管晶圆W是被切割以致于每个发光二极管封装体包含两个如上所述的电气连接在一起的发光二极管芯片区域。
图56至62为显示本发明的第二十二较佳实施例的发光二极管封装体的封装方法的示意流程剖视图。
请参阅图56、59所示，图59为对应于图56的示意侧视图。首先，一个发光二极管晶圆W被提供。在该等图式中，为了方便说明，仅该发光二极管晶圆W的三个被包含于本实施例的一发光二极管封装体内的相邻的发光二极管芯片区域被显示。在图式中的虚线为习知地沿着它，该发光二极管晶圆W是被切割可使该等发光二极管芯片区域作为个别的发光二极管芯片的切割线。
该发光二极管晶圆W具有一个工业蓝宝石层W1、一个在该工业蓝宝石层W1上的具有一第一极性的第一电极层W2、及数个在该第一电极层W2上分别对应于一发光二极管芯片区域的具有一第二极性的第二电极层W3。应要注意的是，该等第二电极层W3与该第一电极层W2是经由一绝缘层(图中未示)来被电气地隔离。
接着，如在图57、60中所示，该发光二极管晶圆W是经由适当的处理来沿着每条切割线形成一个自该第一电极层W2延伸到该工业蓝宝石层W1的凹槽W4(见图60)以致于在两个相邻的发光二极管芯片区域D1与D2，D2与D3中的第一电极层W2是彼此分离。
然后，请配合参阅图61所示，一绝缘层4是形成于该等第一和第二电极层W2和W3上而且是被设定以图案可形成有数个分别用于暴露一对应的电极层W2，W3的一部分的暴露孔40。
随后，一覆盖层6是形成于该绝缘层4上而且是被设定以图案可形成有数个连通孔60(见图57)。在图57中两个连通孔60是被显示。用于暴露该等发光二极管芯片区域D1，D2，D3中的两者的具有相同极性的电极层W2/W3的暴露孔40与用于暴露该等发光二极管芯片区域D1，D2，D3中的另一者的具有与该两者的电极层W2/W3的极性不同的电极层W3/W2的暴露孔40是由一个连通孔60连通。
接着，请配合参阅图58所示，于每个暴露孔40及与它连通的连通孔60内，一个导体41是被形成。
然后，一个保护层7是形成于该覆盖层6上而且是被设定以图案可形成有数个分别用于暴露该等导体41中的对应的一者的一部分的通孔70。
随后，于每个通孔70内，一个与第一较佳实施例相同的具有第一部分50和第二部分51之外部连接导电体单元5被形成，如在图62中所示。
最后，该发光二极管晶圆W是被切割以致于每个发光二极管封装体包含三个如上所述的电气连接在一起的发光二极管芯片区域。
应要注意的是，如此电气连接的三个发光二极管芯片区域中的一者是作用如一静电保护元件。
图63至66为显示本发明的第二十三较佳实施例的发光二极管封装体的封装方法的示意流程剖视图。
与第二十二较佳实施例相同，首先，一个发光二极管晶圆W被提供(请参考第二十二较佳实施例的图56、59)。该发光二极管晶圆W具有一个工业蓝宝石层W1、一个在该工业蓝宝石层W1上的具有一第一极性的第一电极层W2、及数个在该第一电极层W2上分别对应于一发光二极管芯片区域的具有一第二极性的第二电极层W3。应要注意的是，该等第二电极层W3与该第一电极层W2是经由一绝缘层(图中未示)来被电气地隔离。
接着，与第二十二较佳实施例相同，该发光二极管晶圆W是经由适当的处理来沿着每条切割线形成一个自该第一电极层W2延伸到该工业蓝宝石层W1的凹槽W4以致于在两个相邻的发光二极管芯片区域D1与D2，D2与D3中的第一电极层W2是彼此分离(请参考第二十二较佳实施例的图60)。
然后，请配合参阅图63、65所示，一绝缘层4是形成于该等第一和第二电极层W2和W3上而且是被设定以图案可形成有数个分别用于暴露一对应的电极层W2，W3的一部分的暴露孔40。
随后，一覆盖层6是形成于该绝缘层4上而且是被设定以图案可形成有数个连通孔60。在图63中三个连通孔60是被显示。在本实施例中，用于暴露第一发光二极管芯片区域D1的第一电极层W2的暴露孔40与用于暴露第二发光二极管芯片区域D2的第一电极层W2的暴露孔40是由一个连通孔60连通，用于暴露第一发光二极管芯片区域D1的第二电极层W3的暴露孔40与用于暴露第三发光二极管芯片区域D3的第一电极层W2的暴露孔40是由一个连通孔60连通，而用于暴露第二发光二极管芯片区域D2的第二电极层W3的暴露孔40与用于暴露第三发光二极管芯片区域D3的第二电极层W3的暴露孔40是由一个连通孔60连通。
接着，请配合参阅图64所示，于每个暴露孔40及与它连通的连通孔60内，一个导体41是被形成。
然后，一个保护层7是形成于该覆盖层6上而且是被设定以图案可形成有数个分别用于暴露连接该第一发光二极管芯片区域D1的第一电极层W2的导体41的一部分及用于暴露连接该第三发光二极管芯片区域D3的第二电极层W3的导体41的一部分的通孔70。
随后，于每个通孔70内，一个与第一较佳实施例相同的具有第一部分50和第二部分51之外部连接导电体单元5被形成。
最后，该发光二极管晶圆W是被切割以致于每个发光二极管封装体包含三个如上所述的电气连接在一起的发光二极管芯片区域。
应要注意的是，如此电气连接的三个发光二极管芯片区域中的一者是作用如一静电保护元件。
上述所揭的图式及说明，仅为本发明的实施例而已，非为限定本发明的保护范围。
【主要元件符号说明】
1第一发光二极管芯片         10主要光线射出表面
11   非主要光线射出表面          90   芯片安装表面
120  第一电极区域                91   导电触点
121  第二电极区域                W    发光二极管晶圆
2    第二发光二极管芯片          W1   工业蓝宝石层
20   主要光线射出表面            W2   第一电极层
21   非主要光线射出表面          W3   第二电极层
220  第一电极区域                W4   凹槽
221  第二电极区域                D1   第一发光二极管芯片
3    导线                        区域
4    绝缘层                      D2   第二发光二极管芯片
40   暴露孔                      区域
5    外部连接导电体单元          D3   第三发光二极管芯片
50   第一部分                    区域
51   第二部分
6    覆盖层
60   连通孔
7    保护层
70   连通孔
5’  外部连接导电体单元
13   导电金属触点
14   导电金属连线
2’  第二发光二极管芯片
41   导体
8    第三发光二极管芯片
80   主要光线射出表面
81   非主要光线射出表面
820  第一电极区域
821  第二电极区域
1’  第一发光二极管芯片
8’  第三发光二极管芯片
9    安装基板

Claims (12)

1. 一种发光二极管封装体，其特征在于：包含：一个工业蓝宝石层，该工业蓝宝石层包含两个发光二极管芯片区域；
两个形成于该工业蓝宝石层上分别位于一对应的发光二极管芯片区域内的具有一第一极性的第一电极层；
两个分别形成于一对应的第一电极层上的具有一个与该第一极性相反的第二极性的第二电极层，所述第二电极层与所述对应的第一电极层电气隔离，所述第二电极层中的每一者未完全覆盖其对应的第一电极层；
一个形成于所述电极层的上表面上以将所述电极层覆盖的绝缘层，该绝缘层形成有数个暴露孔，每个暴露孔分别用于暴露一对应的电极层的一部分；
一个形成于该绝缘层上的覆盖层，该覆盖层形成有数个连通孔，用于暴露所述发光二极管芯片区域中的一者的第一和第二电极层中的一者的暴露孔与用于暴露所述发光二极管芯片区域中的另一者的第一和第二电极层中的具有与所述发光二极管芯片区域中的该一者的该第一和第二电极层中的该一者的极性相反的极性的一者的暴露孔是由一个连通孔连通，其他的连通孔是分别与一对应的发光二极管芯片区域的第一和第二电极层中的另一者连通；
数个导体，每个导体是形成于一对应的连通孔及与该对应的连通孔连通的暴露孔内；
一个形成于该覆盖层上且形成有数个通孔的保护层，每个通孔暴露形成于所述其他的连通孔中的一对应的一者内的导体的一部分；及
数个形成于对应的通孔内之外部连接导电体单元，每个外部连接导电体单元具有一个在一对应的通孔中可与由该对应的通孔所暴露的导体电气连接的第一部分和一个与该第一部分电气连接且凸伸在该对应的通孔之外的第二部分。
2. 如权利要求1所述的发光二极管封装体，其特征在于：所述电气隔离通过一绝缘层实现。
3. 一种发光二极管封装体，其特征在于：包含：
一个工业蓝宝石层，该工业蓝宝石层包含三个发光二极管芯片区域；
三个形成于该工业蓝宝石层上分别位于一对应的发光二
极管芯片区域内的具有一第一极性的第一电极层；
三个分别形成于一对应的第一电极层上的具有一个与该第一极性相反的第二极性的第二电极层，所述第二电极层与所述对应的第一电极层电气隔离，所述第二电极层中的每一者未完全覆盖其对应的第一电极层；
一个形成于所述电极层的上表面上以致于所述电极层被覆盖的绝缘层，该绝缘层形成有数个暴露孔，每个暴露孔分别用于暴露一对应的电极层的一部分；
一个形成于该绝缘层上的覆盖层，该覆盖层形成有数个连通孔，每个连通孔分别用于将暴露所述发光二极管芯片区域中的两者的具有相同极性的电极层的暴露孔与用于暴露所述发光二极管芯片区域中的另一者的具有与该两者的电极层的极性相反的极性的电极层的暴露孔连通；
数个导体，每个导体是形成于一对应的连通孔及与该对应的连通孔连通的暴露孔内；
一个形成于该覆盖层上且形成有数个通孔的保护层，每个通孔暴露一对应的导体的一部分；及
数个形成于对应的通孔内之外部连接导电体单元，每个外部连接导电体单元具有一个在一对应的通孔中可与由该对应的通孔所暴露的导体电气连接的第一部分和一个与该第一部分电气连接且凸伸在该对应的通孔之外的第二部分。
4. 如权利要求3所述的发光二极管封装体，其特征在于：所述电气隔离通过一绝缘层实现。
5. 一种发光二极管封装体，其特征在于：包含：
一个工业蓝宝石层，该工业蓝宝石层包含三个发光二极管芯片区域；
三个形成于该工业蓝宝石层上分别位于一对应的发光二极管芯片区域内的具有一第一极性的第一电极层；
三个分别形成于一对应的第一电极层上的具有一个与该第一极性相反的第二极性的第二电极层，所述第二电极层与所述对应的第一电极层电气隔离，所述第二电极层中的每一者未完全覆盖其对应的第一电极层；
一个形成于所述电极层的上表面上以致于所述电极层被覆盖的绝缘层，该绝缘层形成有数个暴露孔，每个暴露孔分别用于暴露一对应的电极层的一部分；
一个形成于该绝缘层上的覆盖层，该覆盖层形成有数个连通孔，用于暴露所述发光二极管芯片区域中的第一者的第一和第二电极层中的一者的暴露孔与用于暴露所述发光二极管芯片区域中的第二者的具有与所述发光二极管芯片区域中的第一者的该第一和第二电极层中的该一者的极性相同的极性的电极层的暴露孔是由一个连通孔连通，用于暴露所述发光二极管芯片区域中的第一者的第一和第二电极层中的另一者的暴露孔与用于暴露所述发光二极管芯片区域中的第三者的具有与所述发光二极管芯片区域中的第一者的该第一和第二电极层中的该另一者的极性相反的极性的电极层的暴露孔是由一个连通孔连通，用于暴露所述发光二极管芯片区域中的第二者的另一电极层的暴露孔与用于暴露所述发光二极管芯片区域中的第三者的具有与所述发光二极管芯片区域中的第二者的该另一电极层的极性相同的极性的电极层的暴露孔是由一个连通孔连通；
数个导体，每个导体是形成于一对应的连通孔及与该对应的连通孔连通的暴露孔内；
一个形成于该覆盖层上且形成有数个通孔的保护层，每个通孔暴露所述导体中的一个电气连接两个发光二极管芯片区域的具有相同极性的电极层的导体；及
数个形成于对应的通孔内之外部连接导电体单元，每个外部连接导电体单元具有一个在一对应的通孔中可与由该对应的通孔所暴露的导体电气连接的第一部分和一个与该第一部分电气连接且凸伸在该对应的通孔之外的第二部分。
6. 如权利要求5所述的发光二极管封装体，其特征在于：所述电气隔离通过一绝缘层实现。
7. 一种发光二极管封装体的封装方法，其特征在于：包含如下的步骤：
提供一个发光二极管晶圆，该发光二极管晶圆具有一个工业蓝宝石层，该工业蓝宝石层包含至少两个相邻的发光二极管芯片区域，
一个形成于该工业蓝宝石层上的具有一第一极性的第一电极层，及
两个形成于该第一电极层上在对应的发光二极管芯片区域内的具有一个与该第一极性相反的第二极性的第二电极层，所述第二电极层与所述第一电极层电气隔离，所述第二电极层中的每一者未完全覆盖对应的发光二极管芯片区域内的第一电极层；
形成一个自该第一电极层延伸到该工业蓝宝石层的凹槽以致于在该两个相邻的发光二极管芯片区域内的第一电极层是彼此分离；
于所述电极层的上表面上形成一个绝缘层以致于所述电极层被覆盖，该绝缘层形成有数个暴露孔，每个暴露孔分别用于暴露一对应的电极层的一部分；
于该绝缘层上形成一个覆盖层，该覆盖层形成有数个连通孔，用于暴露所述发光二极管芯片区域中的一者的第一和第二电极层中的一者的暴露孔与用于暴露所述发光二极管芯片区域中的另一者的第一和第二电极层中的具有与所述发光二极管芯片区域中的该一者的该第一和第二电极层中的该一者的极性相反的极性的一者的暴露孔是由一个连通孔连通，其他的连通孔是分别与一对应的发光二极管芯片区域的第一和第二电极层中的另一者连通；
于每个连通孔及与它连通的暴露孔内形成一个导体；
于该覆盖层上形成一个保护层，该保护层形成有数个通孔，每个通孔暴露形成于所述其他的连通孔中的一对应的一者内的导体的一部分；及
于每个通孔内形成一个外部连接导电体单元，每个外部连接导电体单元具有一个在一对应的通孔中可与由该对应的通孔所暴露的导体电气连接的第一部分和一个与该第一部分电气连接且凸伸在该对应的通孔之外的第二部分。
8. 如权利要求7所述的发光二极管封装体的封装方法，其特征在于：所述电气隔离通过一绝缘层实现。
9. 一种发光二极管封装体的封装方法，其特征在于：包含如下的步骤：
提供一个发光二极管晶圆，该发光二极管晶圆具有一个工业蓝宝石层，该工业蓝宝石层包含至少三个发光二极管芯片区域，
一个形成于该工业蓝宝石层上的具有一第一极性的第一电极层，及
三个形成于该第一电极层上在对应的发光二极管芯片区域内的具有一个与该第一极性相反的第二极性的第二电极层，所述第二电极层与所述第一电极层电气隔离，所述第二电极层中的每一者未完全覆盖对应的发光二极管芯片区域内的第一电极层；
形成数个各自该第一电极层延伸到该工业蓝宝石层的凹槽以致于在该三个相邻的发光二极管芯片区域内的第一电极层是彼此分离；
于所述电极层的上表面上形成一个绝缘层以致于所述电极层被覆盖，该绝缘层形成有数个暴露孔，每个暴露孔分别用于暴露一对应的电极层的一部分；
于该绝缘层上形成一个覆盖层，该覆盖层形成有数个连通孔，每个连通孔分别用于将暴露所述发光二极管芯片区域中的两者的具有相同极性的电极层的暴露孔与用于暴露所述发光二极管芯片区域中的另一者的具有与该两者的电极层的极性相反的极性的电极层的暴露孔连通；
于每个连通孔及与它连通的暴露孔内形成一个导体；
于该覆盖层上形成一个保护层，该保护层形成有数个通孔，每个通孔暴露一对应的导体的一部分；及
于每个通孔内形成一个外部连接导电体单元，每个外部连接导电体单元具有一个在一对应的通孔中可与由该对应的通孔所暴露的导体电气连接的第一部分和一个与该第一部分电气连接且凸伸在该对应的通孔之外的第二部分。
10. 如权利要求9所述的发光二极管封装体的封装方法，其特征在于：所述电气隔离通过一绝缘层实现。
11. 一种发光二极管封装体的封装方法，其特征在于：包含如下的步骤：
提供一个发光二极管晶圆，该发光二极管晶圆具有一个工业蓝宝石层，该工业蓝宝石层包含至少三个发光二极管芯片区域，
一个形成于该工业蓝宝石层上的具有一第一极性的第一电极层，及
三个形成于该第一电极层上的具有一个与该第一极性相反的第二极性的第二电极层，所述第二电极层与所述第一电极层电气隔离，所述第二电极层中的每一者未完全覆盖对应的发光二极管芯片区域内的第一电极层；
形成数个自该第一电极层延伸到该工业蓝宝石层的凹槽以致于在该三个相邻的发光二极管芯片区域内的第一电极层是彼此分离；
于所述电极层的上表面上形成一个绝缘层以致于所述电极层被覆盖，该绝缘层形成有数个暴露孔，每个暴露孔分别用于暴露一对应的电极层的一部分；
于该绝缘层上形成一个覆盖层，该覆盖层形成有数个连通孔，用于暴露所述发光二极管芯片区域中的第一者的第一和第二电极层中的一者的暴露孔与用于暴露所述发光二极管芯片区域中的第二者的具有与所述发光二极管芯片区域中的第一者的该第一和第二电极层中的该一者的极性相同的极性的电极层的暴露孔是由一个连通孔连通，用于暴露所述发光二极管芯片区域中的第一者的第一和第二电极层中的另一者的暴露孔与用于暴露所述发光二极管芯片区域中的第三者的具有与所述发光二极管芯片区域中的第一者的该第一和第二电极层中的该另一者的极性相反的极性的电极层的暴露孔是由一个连通孔连通，用于暴露所述发光二极管芯片区域中的第二者的另一电极层的暴露孔与用于暴露所述发光二极管芯片区域中的第三者的具有与所述发光二极管芯片区域中的第二者的该另一电极层的极性相同的极性的电极层的暴露孔是由一个连通孔连通；
于每个连通孔及与它连通的暴露孔内形成一个导电体；
于该覆盖层上形成一个保护层，该保护层形成有数个通孔，每个通孔暴露所述导体中的一个电气连接两个发光二极管芯片区域的具有相同极性的电极层的导体；及
于每个通孔内形成一个外部连接导电体单元，每个外部连接导电体单元具有一个在一对应的通孔中可与由该对应的通孔所暴露的导体电气连接的第一部分和一个与该第一部分电气连接且凸伸在该对应的通孔之外的第二部分。
12. 如权利要求11所述的发光二极管封装体的封装方法，其特征在于：所述电气隔离通过一绝缘层实现。
CNB2005100739531A 2005-05-19 2005-05-19 发光二极管封装体及其封装方法 Expired - Fee Related CN100414726C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100739531A CN100414726C (zh) 2005-05-19 2005-05-19 发光二极管封装体及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100739531A CN100414726C (zh) 2005-05-19 2005-05-19 发光二极管封装体及其封装方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN200710194000XA Division CN101257009B (zh) 2005-05-19 2005-05-19 发光二极管封装体及其封装方法

Publications (2)

Publication Number Publication Date
CN1866553A CN1866553A (zh) 2006-11-22
CN100414726C true CN100414726C (zh) 2008-08-27

Family

ID=37425506

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100739531A Expired - Fee Related CN100414726C (zh) 2005-05-19 2005-05-19 发光二极管封装体及其封装方法

Country Status (1)

Country Link
CN (1) CN100414726C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101271944B (zh) * 2007-03-22 2010-07-14 沈育浓 发光二极管晶片封装体及其封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2388710Y (zh) * 1999-08-18 2000-07-19 亿光电子工业股份有限公司 混色发光二极管装置
JP2004080046A (ja) * 2000-05-31 2004-03-11 Matsushita Electric Ind Co Ltd Ｌｅｄランプおよびランプユニット
CN1588654A (zh) * 2004-08-30 2005-03-02 光磊科技股份有限公司 白光发光元件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2388710Y (zh) * 1999-08-18 2000-07-19 亿光电子工业股份有限公司 混色发光二极管装置
JP2004080046A (ja) * 2000-05-31 2004-03-11 Matsushita Electric Ind Co Ltd Ｌｅｄランプおよびランプユニット
CN1588654A (zh) * 2004-08-30 2005-03-02 光磊科技股份有限公司 白光发光元件

Also Published As

Publication number Publication date
CN1866553A (zh) 2006-11-22

Similar Documents

Publication Publication Date Title
US8503500B2 (en) Alternating current light emitting device
CN105378952B (zh) 发光器件封装件及其制造方法以及包含该发光器件封装件的车灯和背光单元
CN105023987B (zh) Led承载座及其制造方法
CN102130113B (zh) 用于半导体发光器件封装的子基板和包括其的半导体发光器件封装
US20170069680A1 (en) Light-emitting device
US20180331260A1 (en) Led module
US7473940B2 (en) Compact LED with a self-formed encapsulating dome
US20030006423A1 (en) Semiconductor light emitting device package
US11437355B2 (en) Light-emitting package structure and manufacturing method thereof
US20220278261A1 (en) Method For Making Electronic Device Arrays Using A Temporary Substrate And A Carrier Substrate
CN105826448A (zh) 用于制造光电子半导体器件的方法和光电子半导体器件
US7307287B2 (en) LED package and method for producing the same
CN101779301B (zh) 发光器件
US20090321756A1 (en) LED Package Structure and Method of Packaging the Same
CN102162632A (zh) 发光装置
CN102290408A (zh) 发光装置以及照明装置
CN104364918A (zh) 发光器件、发光器件封装以及照明单元
CN100377351C (zh) 集成电路和分层引线框封装
CN101647116A (zh) 用于半导体结构的电连接结构、其制造方法及其在发光单元中的应用
TW200939452A (en) LED chip package structure applied to a backlight module manufacturing method thereof
CN102163602B (zh) 发光装置以及具备此发光装置的照明装置
TW200937668A (en) LED chip package structure with different LED arrangement spacing and its packaging method
CN100414726C (zh) 发光二极管封装体及其封装方法
JP2000277808A (ja) 光源装置およびその製造方法
CN101257009B (zh) 发光二极管封装体及其封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SUZHOU INDUSTRY PARK DONEY OPTOELECTRONICS TECHNOL

Free format text: FORMER OWNER: SHEN YUNONG

Effective date: 20100811

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TAIPEI CITY, TAIWAN, CHINA TO: 215122 A1501, NO.18, ZHANYE ROAD, SUZHOU INDUSTRIAL PARK, JIANGSU PROVINCE

TR01 Transfer of patent right

Effective date of registration: 20100811

Address after: 215122, A1501, 18 industrial road, Suzhou Industrial Park, Jiangsu Province

Patentee after: Suzhou Industrial Park Anthony Photoelectric Technology Co. Ltd.

Address before: Taipei City, Taiwan, China

Patentee before: Shen Yunong

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080827

Termination date: 20200519