CN1004042B - 用于晶体管-晶体管逻辑电路型门的可调的加速电路 - Google Patents

Abstract

本跃变加速电路包括：一输入晶体管接受可变输入电压，一输出晶体管接在输入晶体管上接受接通电流，第一二极管在负极与输入晶体管集电极相连，电阻接在二极管正极和输出端间，加速晶体管发射极与输入晶体管集电极相连以使经输入晶体管向输出晶体管提供加速电流，第二二极管接在加速晶体管基极和第一二极管与电阻的连接点之间。输出端电压降到由电阻值决定的电压电平时，加速电流终止。

Description

用于晶体管-晶体管逻辑电路型门的可调的加速电路

本发明涉及到电子线路，特别是涉及到加速电路，其中晶体管-晶体管逻辑电路型门（TTL-type gate，即transistor-trans is tor logic-type gate）的输出跃变是可以作选择性地调整的。

在通常被用于电子装置的许多电路中，从一种电压电平向另一种电压电平的迅速跃变是重要的。例如，输出电路往往被用来将内部逻辑电路的肖特基晶体管逻辑电路（STL，即schottky trans is tor logic）电压电平转变为电路输出引线所需要的TTL电压电平。一种用于TTL门的典型的输出电路通常可以有一个低电压电平的输入和一个高电压电平的输出。如果出现一个高电压电平的输入，输出电路快速跃变到低输出电压是重要的。此种输出电路具有驱动高电容性负载能力也是重要的。

先前所研制的，用于TTL门的输出电路已被改进为带有“加速”（Speed up）部件，该部件在输出跃变期间将额外的加速电流施加到输出晶体管上。但是，此种在先的加速电路没有提供具有足够长的时间和足够高幅度的加速电流。此外，先前所研制的加速电路已具有一个终止加速电流的固定的阈电压。因此，对加速输出电路就提出了要求，即它不仅能提供一个具有足够时间周期的加速电流以便使其能有快速的输出跃变，而且还能使提供切断电流的时间长度具有方便的可变性能。

按照本发明，已研制出一种足以消除先前所研制的输出加速电路中所涉及到的问题或将其减小到最低限度的输出加速电路。本发明的加速电路包括一个用于接受输入电压跃变的输入晶体管，一个耦连在输入晶体管上的并能对输入电压跃变作出响应以改变阻抗状态的输出晶体管，一个连接在输入晶体管上的经过输入晶体管对输出晶体管提供附加驱动电流以便响应输入电压跃变的加速放大部件。该放大部件在输出晶体管的输出处的电压下降到一个预定电压电平之前提供附加的驱动电流。这种线路被用来改变这种预定的电压电平，从而使输出晶体管的阻抗状态的变化改变。

按照本发明的另一种方式是，跃变加速电路包括一个输入晶体管，该晶体管具有一个被连接来接受可变输入电压的基极，一个输出晶体管包括一个连接在输入晶体管的发射极上以接受接通电流。第一二极管在其负极与输入晶体管的集电极相连。电阻连接在二极管的正极。加速晶体管包括一个被连接在输入晶体管集电极上的发射极以便经过输入晶体管向输出晶体管提供加速电流。第二二极管具有一个连接在加速晶体管基极上的正极并包括一个连接在第一二极管和电阻的连接点处的负极。当输出晶体管集电极处的电压下降到由电阻的阻值所决定的电压电平时，加速电流终止。

附图的简要说明：

为了更详细的解释本发明及其进一步的目的和优点，现在借助于相应的说明来参看下列附图：

图1表示供TTL门使用的先有技术中的加速电路的电路图;

图2是本发明中经过改进的加速电路的最佳实施例的电路示意图。

图1是先有技术中的加速电路的示意图。在输入端〔10〕处的高电压或低电压经过二极管〔12〕被施加到输入晶体管〔14〕的基极上。输入晶体管〔14〕的发射极连接到输出晶体管〔16〕的基极上。晶体管〔16〕的集电极连接到输出端〔18〕上以提供一个TTL电路所要的输出电压。

一个加速肖特基（Schot tky）二极管〔20〕连接在输入晶体管〔14〕和输出晶体管〔16〕的集电极之间。在电路接通时，二极管〔20〕经过输入晶体管〔14〕向输出晶体管〔16〕的基极提供附加或加速电流，从而使晶体管〔16〕能对输入电压端〔10〕处所接收到的电压跃变作出响应时更快变为导通。

因为在图1中的先有技术中的电路通常是由驱动能力不足的STL门驱动，有效断开晶体管（active turn off trans is tor）〔22〕可以经过电阻〔24〕和〔26〕连接到输出晶体管〔16〕的基极上。同样，作为典型的切断电路的一部分，所提供的达林顿（Darling ton）双晶体管的线路接线包括一个在发射极处与输出端〔18〕相连接的晶体管〔28〕和一个跨接在晶体管〔28〕的基极和集电极上的晶体管〔30〕。肖特基二极管〔32〕连接在晶体管〔30〕的发射极和输入晶体管〔14〕的集电极之间。电阻〔34〕连接在二极管〔20〕和〔32〕的两正极之间。电阻〔36〕、〔38〕和〔40〕对电路中的晶体管提供适当的偏压。

在图1中的先有技术的电路运行过程中，假定加在端〔10〕处的输入电压是低电压而在端〔18〕处的输出电压是高电压。从而，晶体管〔14〕、〔16〕和〔22〕是不导通的。当加在端〔10〕处的输入电压转变为高电压状态，晶体管〔14〕变为导通并从它的发射极向输出晶体管〔16〕的基极提供电流。此外，加速基极电流从二极管〔20〕经过晶体管〔14〕施加到输出晶体管〔16〕上，从而使二极管也开始导通。作为对基极电流的响应，输出晶体管〔16〕开始导通，并且端〔18〕处的输出电压开始下降直到二极管〔20〕最后停止导通为止。这就减少了施加到晶体管〔16〕的基极上的初始加速电流。此时，加到输出晶体管〔16〕的接通电流的唯一来源是经过电阻〔38〕及晶体管〔14〕。

可以看出，当在端〔18〕处的输出电压相等于输出晶体管〔16〕的基极-发射极电压加上输入晶体管〔14〕的导通电压加上二极管〔20〕的二极管电压之和时，二极管〔20〕终止导通。因为输入晶体管〔14〕的导通电压大约相等于晶体管的基极-发射极电压减去二极管〔20〕的电压，故可看出，使二极管〔20〕断开的输出电压大约为输出晶体管〔16〕的基极-发射极电压的两倍。换句话说，当在端〔18〕处的输出电压大约达到输出晶体管〔16〕的基极-发射极电压的两倍时，二极管〔20〕变为不导通并停止施加加速电流。在一种典型的电路中，终止切断电路的阈电压将大约为1.7伏。

已发现先有技术中加速电路的这种阈值就最佳的性能来说是过分高了，这是因为没有对输出晶体管〔16〕施加足够长的加速电流，从而延长了电路切断的时间。此外，施加到晶体管〔16〕上的附加加速电流受到晶体管〔14〕的H_FE的限制。因为晶体管〔14〕通常是经过电阻〔34〕向输出晶体管〔16〕供应接通电流的，这样就势必会减少加到晶体管〔16〕上的附加接通电流。

图2表示了按照本发明所改进的电路，其中对于与图1中所示的部分相同的或等同的部分采用相同的数字。图2中表示出了电压输入端〔10〕，输入二极管〔12〕和输入晶体管〔14〕。而且，晶体管〔14〕的发射极是连接在输出晶体管〔16〕的基极上，晶体管〔16〕的集电极被加到输出端〔18〕上以提供电压输出。晶体管〔22〕在其发射极和集电极处经过电阻〔24〕和〔26〕被连接到晶体管〔16〕的基极上。由晶体管〔28〕和〔30〕所构成的达林顿双晶体管连接在晶体管〔16〕的集电极上。偏压电阻〔36〕、〔38〕和〔40〕以与图1中相似的方式连接。

然而，在图2中，已将加速二连管〔20〕删除并代之以在发射极与输入晶体管〔14〕的集电极相连接的加速晶体管〔42〕。晶体管〔42〕的基极连接在肖特基二极管〔44〕的正极，二极管〔44〕的负极连接在晶体管〔28〕的基极和二极管〔32〕的正极上。二极管〔44〕的负极还连接在直接与输出端〔18〕相连接的可变电阻〔46〕上。图中所示的电阻〔46〕是可变的以便调整电路中切断终止电压的阈值。电阻〔48〕连接在晶体管〔42〕的偏压和基极及二极管〔44〕的正极上。

在图2中的经改进的加速电路运行过程中，假定加在输入端〔10〕处的电压是低电压而在输出端〔18〕处的电压是高电压。此时，晶体管〔14〕、〔16〕、〔22〕和〔42〕是不导通的。当对输入端〔10〕加上高电压输入时，晶体管〔14〕接通从而对晶体管〔16〕提供基极驱动。因为跨在二极管〔44〕和〔32〕两端的电压降不足以使得晶体管〔42〕变为不导通，故晶体管〔42〕也变为导通的。晶体管〔42〕的导通提供了经过晶体管〔14〕加在晶体管〔16〕基极上的附加或加速驱动电流。这样就使得晶体管〔16〕变成更加快速导通。

因为晶体管〔16〕变为导通，输出端〔18〕处的电压下降。当电压输出达到由线路中的数值所确定的阈值时，经过电阻〔46〕的电流使晶体管〔42〕的基极驱动改变并因此使晶体管〔42〕不导通。这样就终止了加速电流向晶体管〔16〕的流动，同时输出电压的斜率改变为较慢的切断斜率，这是因为从晶体管〔14〕中所产生的仅仅是剩余的基极切断电流。

正如原先所指出的那样，在先有技术中的切断输出电路中，当产生附加的切断电流时所出现的阈电压大约为两倍基极-发射极晶体管电压的电压输出，或者大约为1.7伏。借助于图2中所示的电路，在加速晶体管〔42〕变为不导通时，所出现的电压阈值是：

可以看到，电阻〔46〕两端的电压可以被调整到电压阈实质上低于两倍基极-发射极晶体管的电压，从而在切断时间方面提供了一个超过先有技术装置的实质改进。例如，如果将跨电阻〔46〕的电压设定到0.4伏左右，同时假定晶体管〔16〕的基极-发射极电压是等于0.8伏左右，晶体管〔14〕的导通电压等于0.2伏左右，二极管〔44〕的电压大约是0.6伏，这样，电路中的电压阈下降到0.8伏左右。或者是低于先有技术电路中的阈电压的一半，如将二极管〔44〕换成基极-发射极二极管，则该电压阈甚至能进一步下降到0.6伏左右。

本发明的电路的一个重要的方面是电阻〔46〕是可变的，以便改变使加速电流加上去的输出阈值电平。因此，可以有选择地改变该电路的切断特性。

尽管在图上所表示的电阻〔46〕的一端连接在输出端〔18〕，但应当明白的是，电阻〔46〕的该端与电路接地线相连时，该电路也同样是可工作的。此外，如果需要的话，可以将一个限流电阻附加到晶体管〔42〕的集电极上。通过使用一个或两个串联的用以调节当晶体管〔42〕变为不导通时的阈电压的二极管，也可以使图2中的电路作为开路集电极型的输出电路。

从而，还可以看到，本发明使加速电流的时间延长，从而使TTL输出电路中的输出晶体管具有快速跃变能力。本发明实质上降低了使加速装置成为断开的阈电压。用来取代先前使用的二极管的诸如晶体管〔42〕之类的有源增益器件的利用使得加速电流的幅度增大，从而也进一步降低了电路的切断时间。可变电阻〔46〕的利用使得电路的切断特性能作选择性地改变。

尽管已详细地描述了这个最佳的实施例，但应当明白的是，在不违背由下列权利要求所限定的本发明的精神和范围的情况下可以作出各种变化，变换和变体。

Claims (13)

1、一种跃变加速电路具有：

接收输入电压跃变并对其作出响应而产生驱动电流的输入晶体管14;

连接在输出结点和地之间并连到上述输入晶体管的下拉（pulldown）晶体管16，该晶体管接收从上述输入晶体管来的驱动电流，并对其作出响应使电流从输出结点流到地;

连接在上述输出结点和高压电源之间，并响应加到其基极的上拉（pull up）基极电流使电流从上述高压电源流到上述输出结点的上拉（pull up）晶体管28;

具有一输出连到上述上拉晶体管的基极以提供其电流驱动的电流放大器30;

其特征在于设有副加速电路，该电路包括：

从上述上拉晶体管连到上述输入晶体管、以便响应上述输入电压跃变经上述输入晶体管将附加驱动电流加到上述下拉晶体管的单向导电元件32，上述导电元件将上述附加驱动电流加到上述下拉晶体管的输出电压下降到预定电压电平为止;及

从上述上拉晶体管的基极通到上述输出结点的可调电导通路46，该通路可调地建立的电导量可使最终的低输出电压电平低于上述预定电压电平。

2、如权利要求1所述的电路，其特征在于还包括连到上述输入晶体管的加速晶体管42，该加速晶体管经上述输入晶体管提供附加电流驱动给上述下拉晶体管;及从高压电源到上述上拉晶体管基极的偏置电流通路。

3、如权利要求1所述的电路，其特征在于上述可调电导通路为可变电阻。

4、如权利要求1所述的电路，其特征在于上述单向导电元件为肖特基二极管。

5、如权利要求2所述的电路，其特征在于上述偏置电流通路包括从高压电源连到上述加速晶体管的基极的电阻48，及从上述加速晶体管基极连到上述上拉晶体管基极的肖特基二极管44。

6、如权利要求5所述的电路，其特征在于上述加速晶体管具有连到上述输入晶体管的集电极的发射极，及连到上述高压电源的集电极。

Images