CN100395844C - 编码程序化掩膜式只读存储器的方法 - Google Patents

Abstract

本发明揭露一种编码程序化掩膜式只读存储器的方法。根据本方法，于已注入位线的基板的字线以与门极氧化层上形成第一光刻胶层。接着，图案化第一光刻胶层，以于所有的存储单元上形成对应交叉字线及位线的预编码透光孔。再利用粒子注入或等离子体方式固化第一光刻胶层。然后，在第一光刻胶层上形成第二光刻胶层，并图案化第二光刻胶层，以于编码为逻辑值0的存储单元上形成实际码透光孔。透过预编码透光孔以及实际码透光孔，对每一个待编码存储单元进行粒子注入。

Description

编码程序化掩膜式只读存储器的方法

技术领域

本发明是有关于一种非挥发性存储元件，且特别是有关于一种编码程序化(Code Programming)只读存储器(Read-only Memory，ROM)半导体组件的方法。

背景技术

非挥发性半导体存储元件的设计是用以当电源消失或自半导体存储元件移除时，组件内部数据仍能安全地保存而不被消除。ROM为一种广泛使用于作为储存预设程序的具微处理器数字电子装置中的非挥发性存储元件。

一般ROM组件中设置有存储单元(Memory Cell)阵列用以储存数据，而每一个存储单元包括一个晶体管。这些晶体管一般为金属氧化物半导体场效晶体管(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)，且设置于存储元件的位线与字线的交接处。这些存储单元晶体管所记录的数据位值或编码是依物理或电气特性暂存于各个存储单元之中。一般来说，由于ROM的非挥发特性，使得储存于存储元件的数据仅能被读取。

将所谓的「只读数据」固定于ROM是于最初制造或组装存储元件的编码程序化工艺中进行。编码程序化ROM传统上需要将只读数据离子注入内存中选定存储单元的晶体管信道区。

由于只需将离子注入选定的存储单元晶体管信道区，在离子轰击步骤中必须对存储元件的其它区域加以覆盖及保护。因此，公知技艺更设计编码掩膜(Code Photomask)使得离子仅注入于半导体的选定区域中。于编码程序化工艺中使用编码掩膜可使得这些存储元件特征化成为掩膜式ROM。

就编码掩膜而言，这些便利于编码程序化掩膜式ROM的工具是根据光微影原理来操作。光微影为一种可将图案以缩小百万分之一结构转移至基板上的方法。光微影工艺可运用于例如是具有掩膜式ROM的微电子机械系统、光学及半导体组件等许多现代化装置。

传统的光学光微影工艺是利用一般为旋转器(Spinner)的装置，沉积一层光敏感性的光刻胶于例如是半导体晶圆的基板上，并利用紫外线或其它辐射方式曝光以进行图案化。于曝光时，覆盖有光刻胶的晶圆放置于掩膜底下，而掩膜可防止辐射穿透光刻胶的某些区域。光刻胶层的预设区域则接受某种程度的聚合作用(Polymerization)或解聚作用(Depolymerization)，且这些作用为光刻胶受辐射曝光的特性及程度的函数。将晶圆放入一种叫做显影剂的化学洗涤剂清洗一段时间，可溶解曝光后相对被解聚的光刻胶层部份。晶圆上的光刻胶层于接受来自掩膜的图案后，一般称作图案化光刻胶层。

图案化光刻胶层可以形成于裸空的晶圆面上或形成于具有多个沉积层的晶圆上，但是这些沉积层需具有一些平滑表面以避免焦距变异(FocusVariances)深度问题。图案化光刻胶的一般用途包括可选择性地掺杂晶圆的某些区域而避免其它受保护区域被粒子注入，并可选择性地蚀刻基板上所要蚀刻的沉积层。当用作粒子注入屏蔽层时，图案化光刻胶层可以避免所欲保护区域接受掺杂物，因而基板的电气特性可随部位不同而有差异。当用作蚀刻屏蔽层时，图案化光刻胶层可以函数分布式决定不受蚀刻工艺影响的部份，以保护图案化光刻胶底下的材质遭受蚀刻。

在某些工艺步骤中，使用具有不同且独立图案的两连续堆栈的光刻胶层效果会更好。根据这样的结构，基板上某些区域可以同时被两层光刻胶层所覆盖，而其它区域则仅被其中一层光刻胶层所覆盖或者不被覆盖。然而，当使用双光刻胶层，在对第二光刻胶层曝光时，第一光刻胶层会倾向于被柔软化(解聚)。第一光刻胶层可能产生的其它问题还包括处理第二光刻胶层的额外烘烤步骤将造成第一光刻胶层皱褶、丧失维度的完整性、以及基板进行第二次显影时将溶解掉第一光刻胶层的部份区域。这些缺点将导致更大的工艺窗口，并降低光刻胶的分辨率。

为了解决上述的问题，公知的光微影程序是使用氧化层结合一层或多层光刻胶层。例如：氧化层设置于第二光刻胶层下方以代替第一光刻胶层。氧化层的设计可根据线路制造目的以达到所欲蚀刻及粒子注入的效果，而避免上述的问题。然而，使用氧化层替代第一光刻胶层图案也会产生制造过程的缺点。例如：需要更多的步骤来图案化氧化层，因而增加工艺时间、额外的材料消耗、并提高制造成本。不必要的粒子也会在氧化过程以及氧化层图案化过程中掺杂进来。另外，氧化预编码掩模工艺(Oxide Pre-codeMasking Process)会导致线宽(Critical Dimension)偏差并造成蚀刻不均匀的相关问题。于氧化层中形成预编码图案的不准确线宽控制将影响实际码(Real-code)粒子注入工艺。掩膜式ROM的制造及编码一般讲求尽可能快速及简单地编码程序化存储元件，并达到最小的资源消耗及最低的不必要粒子掺入及线宽偏差危险度。

此外，传统的光微影工艺通常会产生对光刻胶层过度曝光或是曝光不足问题。当掩膜表面图案密度不均匀时更容易产生上述的问题。掩膜上具有较密集图案的区域(例如：透过较多光线的区域)易于过度曝光，而掩膜上具有相对较稀疏图案的区域(例如：透过较少光线的区域)则易于产生光刻胶曝光不足的问题。改进光刻胶层曝光不足的方法一般是加强过度曝光的条件，反之亦然。例如：传统的光微影工艺中，所需的掩膜图案(例如：具有允许光线透过以于光刻胶材料中产生对应所需图案的透光孔图案的光刻胶掩膜)可用以对光刻胶材料的特定区域曝光，其中掩膜图案透光孔密度会随半导体组件改变。由于其密度的差异，某些掩膜透光孔，例如是较密透光孔区域，其底下的光刻胶区域会过度曝光，而某些掩膜透光孔，例如是较疏透光孔区域，其底下的光刻胶区域则会曝光不够。这些曝光量差异于例如是离子注入工艺中即会产生问题。例如：某些区域会接受过量的离子，而其它区域则接受到不够数量的离子。因此，这些差异将导致不完善的离子注入效果，并使得存储单元无法如预期正常操作。为了改善光刻胶曝光不足区域的问题，传统的许多方法是引进了次分辨率图案(Sub-resolution Pattern)。然而，这些方法既复杂、花费甚高，且经常无法达到粒子注入所需的曝光均匀度目的。

因此，有必要对公知制造掩膜式ROM的方法改进以减少工艺时间及所需材料，因而能降低花费成本。并且有需要提供可靠的编码程序化方法以降低预编码步骤中不必要粒子掺入的可能性。另外，当组件尺寸接近光微影的解析极限，例如编码注入面积为0.15um²时，公知技艺需要连续精准地进行预编码及实际码线宽控制以维持成本效益的组件效能。更有必要提供可靠的编码程序化方法，以更佳地控制透过掩膜达到光刻胶层的光强度，并降低不同编码透光孔图案可能产生的失真情况。

发明内容

有鉴于此，本发明的目的就是在提供一种快速、干净、易控制并且构造简单的非挥发性内存编码结构及其方法。本发明揭露一种编码程序化掩膜式ROM的方法。负光刻胶片设置于ROM的字线，并加以图案化以直接在负光刻胶片上形成ROM预编码图案。接着，固化负光刻胶片并直接在负光刻胶片上形成第二层光刻胶层。第二层光刻胶层经图案化形成ROM实际码透光孔，以利后续的编码程序化粒子注入步骤。根据本发明的另一目的，也可使用正光刻胶片替代负光刻胶片。

另外，本发明致力于使得于ROM组件中注入抗蚀材料上形成透光孔的失真情况降至最低。于ROM组件上形成编码图案的方法包括使用具正常分辨率图案的掩膜(例如：不使用次分辨率图案)以利于统一光刻胶层透光孔间距差异程度。相对于公知方法中一种特殊的内存编码仅形成一种所需的孔隙图案，本发明中孔隙图案形成于包括所需透光孔图案以及不必要的透光孔图案的第一离子注入抗蚀材料。换句话说，实际上，所有第一编码透光孔皆于第一光刻胶层中曝光。所需的实际码图案则藉由选择性地在第二光刻胶层形成透光孔形成。因此，可利用第二光刻胶掩膜控制离子注入抗蚀材料的透光孔设置，以于ROM组件上形成所需的编码程序。

根据本发明的目的，提出一种编码程序化ROM组件的方法，ROM组件具有位线(Bit Line)以及字线(Word Line)，且位线位于字线下方并与字线交接，且ROM组件具有设置于位线及字线之间的栅极氧化层。本方法简述如下：于字线以与门极氧化层上形成可以是负光刻胶的第一光刻胶层。图案化第一光刻胶层，并于所有待编码存储单元上形成预编码透光孔。接着，利用粒子注入或等离子体方式固化第一光刻胶层。再于第一光刻胶层上形成第二光刻胶层，并图案化第二光刻胶层，以于待编码为逻辑值0的存储单元上形成实际码透光孔。再透过预编码透光孔以及实际码透光孔对每个待编码存储单元注入粒子。在其它实施例中，第一光刻胶层可以是正光刻胶。

根据本发明的目的，提出一种制造半导体组件的方法，简述如下：于基板上沉积抗反射层(Anti-reflective Coating，ARC)；于ARC上形成光刻胶层，其中ARC是夹于基板与光刻胶层之间，且光刻胶层与ARC之间没有图案化沉积层掩蔽半导体组件的编码注入；于光刻胶层上形成图案；以及利用粒子注入或等离子体方式处理光刻胶层。

如上所述，光刻胶层包括第一光刻胶层，且形成的图案包括预编码图案，而基板则包括多晶硅字线。本方法还包括将半导体组件存放于储存位置；由储存位置取回半导体组件；于第一光刻胶层上形成第二光刻胶层；选择性地曝光第二光刻胶层以定义实际码图案；以及透过实际码图案的透光孔将粒子注入基板。注入物可以是能量为一万至五万电子伏特，剂量为1E15至5E15的氩气或氮气注入物。第一光刻胶层包括对应预编码图案的透光孔，且第二光刻胶层包括对应实际码图案的透光孔。预编码透光孔数量大于实际码透光孔，且多个实际码透光孔与对应的多个预编码透光孔并排。注入物通过并排的实际码透光孔，进入选定的存储单元晶体管信道中，使得那些选定的存储单元晶体管具有对应逻辑值0的电气特性。

根据本发明的另一目的，取回半导体组件的步骤可以于收到顾客购买半导体组件的订单后进行。本方法还包括利用等离子体灰化工艺，例如是氧气等离子体灰化，去除第一及第二光刻胶层。

根据本发明的再一目的，ROM组件中间工艺结构包括半导体基板；指向第一方向的多条平行注入位线；位于半导体基板上的栅极氧化层；形成于栅极氧化层上指向第二方向的多条字线；以及位于字线与门极氧化层上图案化光刻胶层。图案化光刻胶层具有位于相邻位线间的ROM预编码透光孔，并利用粒子注入或是等离子体方式加以处理。于字线沉积图案化光刻胶层是使得图案化光刻胶层与字线之间没有图案化沉积层掩蔽ROM的编码注入物。图案化光刻胶层可以是负光刻胶材料。在其它实施例中，图案化光刻胶层也可以是正光刻胶材料。

根据本发明的目的，图案化光刻胶层可以是第一光刻胶层，中间工艺结构可以包括形成于第一光刻胶层上的第二光刻胶层。图案化第二光刻胶层以形成ROM实际码透光孔。将粒子注入半导体基板的通道区，其中粒子注入位置是对应至包括预编码透光孔以及实际码透光孔的并列透光孔。ARC形成于第一光刻胶层以及字线之间，且注入的粒子可以由实际码透光孔注入，并透过对应的字线注入相邻位线之间半导体基板的通道区。字线是多晶硅材质，而第一光刻胶层可以利用粒子注入方式处理。基板可以是具有P型本底杂质(Background Impurity)的半导体基板。位线可以是N型掺杂形式，且注入基板相邻位线的离子可以是P型掺杂。

根据本发明的另一目的，半导体ROM结构包括至少一条字线，以及形成于字线的光刻胶层。光刻胶层包括ROM预编码图案，并利用粒子注入方式或是等离子体固化剂处理光刻胶层。光刻胶层与字线之间没有图案化沉积层掩蔽ROM的编码注入物。

根据本发明的再一目的，半导体组件结构包括基板、沉积于基板上的ARC、位于ARC上的第一光刻胶层、以及沉积于第一光刻胶层上的第二光刻胶层，其中第二光刻胶层包括具有第二透光孔的第二图案。第一光刻胶层包括具有第一透光孔的第一图案，并使用粒子注入或等离子体方式加以处理，且ARC是夹于基板以及第一光刻胶层之间。沉积于ARC上的第一光刻胶层使得光刻胶层与ARC之间没有图案化沉积层掩蔽半导体组件的编码注入。

附图说明

为让本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下

图1绘示对应公知工艺方法的多层薄膜堆栈剖面图；

图2绘示图1的公知结构中蚀刻氧化层的剖面图；

图3绘示图2的公知结构中去除光刻胶层的剖面图；

图4绘示图3的公知结构中加入另一层光刻胶层的剖面图；

图5绘示具有多条互相垂直位线及字线的掩膜ROM阵列示意上视图；

图6绘示沿图5的剖面线6-6形成的掩膜式ROM阵列剖面图；

图7绘示根据本发明图6结构中固化光刻胶层的剖面图；

图8绘示直接沉积于固化第一光刻胶层的第二光刻胶层剖面图；

图9绘示图8中包括固化第一光刻胶层及第二光刻胶层区域的放大图；

图10A绘示于第一注入抗蚀层上形成预编码图案的ROM组件结构图；

图10B绘示图10A中ROM组件形成第二注入抗蚀层的结构图；

图10C绘示图10B中ROM组件于第二注入抗蚀层上形成实际编码图案的结构图；

图10D绘示图10C中ROM组件具有对应待注入实际编码图案的透光孔结构图；

图11A绘示具有多个指向垂直方向条状透光孔的ROM组件第一掩膜图案结构图；

图11B绘示具有多个指向水平方向条状透光孔的ROM组件第一掩膜图案结构图；以及

图11C绘示由图11A及图11B的条状透光孔形成的透光孔阵列结构图。

具体实施方式

底下将以本发明的较佳实施例并配合所附图式作详细说明。图式及说明书中使用相同或相似的标号代表相同或相似的部份。值得注意的是，所附图式是简化形式，而非精确尺寸。为了叙述上方便及清晰，方向文字，例如：上方、下方、左、右、向上、向下、上面、下面、底下、后面、以及前面等是对应所附图式。这些方向文字不应用以限制本发明的范围。

虽然此处所揭露是说明用的实施例，然可以理解的是这些实施例是举例说明用，并不应用以作为限制。底下详细说明内容的任何修饰、选择及同等取代仍落入本发明专利请求项所定义的范围及精神。例如：一般熟知此技艺者可知由本发明的方法形成的预编码及实际码图案可以形成于NMOS、PMOS、CMOS以及双载子组件，以于高密度存储单元中，例如：具有线宽近似光微影工艺物理极限的存储单元，提供有效率的离子注入。

另外，本发明所叙述的工艺步骤及结构并未包括完整的内存组件制造的流程。本发明可以结合不同的公知集成电路制造及编码技术加以实施。此处仅提供足够的共同实施工艺步骤以了解本发明的精神。

请参考图式部份，图1至图4绘示使用氧化层结合例如是光刻胶层等一层或多层注入抗蚀层的公知光微影工艺图。注入抗蚀层可以包括有机聚合物，例如是光刻胶，及/或无机薄膜，例如是利用化学气相沉积(ChemicalVapor Deposition，CVD)形成的PETEOS，或是利用热工艺形成的LPTEOS。图1的剖面图绘示一种设置于含有硅或多晶硅的基板10上的多层薄膜堆栈。薄膜堆栈包括作为抗反射层的氮氧化硅(SiON)层12、以及位于氮氧化硅层12上方的二氧化硅(SiO₂)层14。在二氧化硅层14上面旋转式涂附第一光刻胶层16并进行图案化。图2绘示非等向性干蚀刻二氧化硅层14后的薄膜堆栈。二氧化硅层14上形成具有较密透光孔的图案。利用显影剂移除第一光刻胶层16，并留下图案化的二氧化硅层14在基板上，如图3所示。再参考图4，接着在图案化二氧化硅层14上旋转式地涂附第二光刻胶层18。再利用传统的图案化工艺对第二光刻胶层18进行图案化。接着，再透过分布于图案化第二光刻胶层18以及图案化二氧化硅层14的透光孔对晶圆进行粒子注入。

图案化第二光刻胶层18后所形成的图案相似于使用本发明的双层光刻胶所得到的图案。然而，一般例如是编码程序化掩膜式ROM，使用二氧化硅层14定义预编码图案需要更多的工艺步骤。另外，这样的应用既不经济、具污染性且不准确。

本发明的双光刻胶层经发现特别适用非挥发性半导体存储元件的制造及编码程序化。一些非挥发性半导体存储元件在制造时需要进行编码程序化。在这些存储元件的编码程序化过程中，对MOSFET形式的存储单元进行离子注入，使得杂质注入MOSFET以改变它们的电气特性。例如：掩膜可程序化ROM组件形式的非挥发性存储元件，可利用杂质掺入选定的MOSFET信道区来进行编码程序化，以提高其起始电压。

请参考图5，掩膜式ROM阵列设置于半导体基板上，并具有多条垂直交接排列的位线11及字线21。实施例中位线11是于字线之前形成。基板可以是本底杂质型，且位线11可以是利用与本底杂质型相反的杂质注入并平行地形成于基板中。例如：基板可以是P型本底杂质型，且位线可以是使用例如是砷或磷的N型掺杂物注入而形成。

于形成位线11之后，可继续在基板上形成厚度约50埃至300埃的栅极氧化层(未显示)。栅极氧化物可于CVD熔炉中利用热氧化工艺形成。

接着，利用CVD沉积一层传导层。传导层的大小必须大到足够显出所需的电气特性。于传导层上旋转式地涂附一层光刻胶层，并将光刻胶层曝露于紫外线辐射中加以图案化。投影至光刻胶层的图案是多条平行条纹。接着，进行蚀刻工艺，将曝露的多晶硅部份蚀刻掉，以将图案转移至传导层。光刻胶移除后即显出多个彼此平行且垂直于位线11的存储单元字线21。这些字线21可以包括例如是多晶硅的传导材料，并可利用低压化学气相沉积(Low Pressure CVD，LPCVD)形成。如实施例所示，位线11及字线21具有宽度约0.15微米，且字线11之间隔约0.15微米。

位线11及字线21组合形成MOSFET存储单元15于图式中以矩形排列方式作为示范说明的用。而MOSFET存储单元15是定义于字线21及两条位线11的交接处之间。位于MOSFET存储单元15两边的位线11是作为源极/汲极区，且设置于源极区与汲极区之间的字线21部份作为MOSFET存储单元15的栅极。

MOSFET存储单元15可藉由连接的位线11及字线21产生作用，并储存掩膜式ROM的数据(或编码)。当存取MOSFET存储单元15的数据时，依照字线21施加于其栅极的电压高于或低于栅极的起始电压，以进行源极/汲极位线11之间的传导。若施加的电压达到或高于起始电压，MOSFET存储单元15导通，并提供可读取的逻辑值1。反之，若MOSFET存储单元15不导通，则可由存储单元15读取的逻辑值为0。

当对给定的MOSFET存储单元15的信道进行离子注入时，其起始电压会增加以提供逻辑值0。进行离子注入的给定MOSFET存储单元的信道位于字线21与相邻两条位线11之间底下的基板中。另外，没有离子注入的MOSFET存储单元15提供逻辑值1，并于字线21施加电压至栅极时持续导通状态。因此，利用离子注入改变选定MOSFET存储单元15的逻辑值1或0，即可程序化掩膜式ROM。

适当地掩蔽未进行离子注入的MOSFET存储单元15信道区是编码程序化工艺中的关键步骤。根据本发明的目的，双层光刻胶用以掩蔽离子注入掩膜式ROM中提供逻辑值1的MOSFET存储单元15。就双层光刻胶层而言，作为光微影之用时，可用作正光刻胶片、或负光刻胶片、或两者的组合。正光刻胶片，也叫做光软化光刻胶，当曝露于紫外光辐射时会产生解聚作用。因此，当正光刻胶片置入显影剂时，曝露于辐射的区域会溶解掉，而受掩蔽未曝露的部份则不受影响。另一方面，负光刻胶片，为一种光硬化光刻胶，于曝露于光辐射中会产生聚合作用，使得当置入显影剂时，曝露于辐射的区域保留着，而受掩膜掩蔽的区域则溶解掉。因此，视所使用的光刻胶型式不同，转移至晶圆上光刻胶的图案会是掩膜图案的正影像或负影像。

根据本发明的目的，在组件尺寸低于0.25微米时，负光刻胶可用以替代正光刻胶。当双层光刻胶建构于这些尺寸(例如：0.15微米)时，负光刻胶在连续工艺步骤中可保持较佳的结构。因此，其中一个实施例中，双层光刻胶层的底层光刻胶为负光刻胶。而另一个实施例中的底层光刻胶层则为正光刻胶。

图6绘示沿图5的剖面线6-6形成的掩膜式ROM阵列剖面图。图6的截面图未显示基板上的栅极氧化层以及基板中的注入的位线。图6更显示于字线21沉积底部抗反射层(Bottom ARC，BARC)17。BARC层17具高度吸光特性，并能吸收透过光刻胶的大部份辐射，因而降低反射刻痕、辐射的驻波效应及散射。在较佳实施例中，BARC包括布鲁尔科技公司的产品DVU44，厚度约550埃至700埃之间。其中以600埃为较佳。其它实施例则包括如氮氧化硅等材质。接着，使用旋转器于BARC 17上涂抹一层第一光刻胶层28。其中一个实施例中的第一光刻胶层为负光刻胶，而另一个实施例的第一光刻胶层28则为正光刻胶，例如：Ahin-Etsu电阻公司的产品乙缩醛(Acetal)回火混合态的SEPR203，厚度大约3000埃至7000埃。在其它实施例中，负光刻胶包括TOK公司的产品TDUR-N620GP。

预编码图案根据使用的掩膜配合步进器(Stepper)或掩膜调准器(Aligner)投影至晶圆上。根据于小尺寸组件使用负光刻胶的实施例中，一旦第一光刻胶层28曝露于像是紫外线之类的辐射中，光刻胶层的聚合作用就会加深。当使用正光刻胶时，未曝露区域的聚合作用较强。接着使用显影剂溶解较未受聚合的光刻胶未曝露区域。掩膜定义的预编码图案，对应曝露及未曝露的密集区域，因而转移至第一光刻胶层28。实施例中，预编码图案描述可于后续实际码程序化步骤中作为编码用的所有可能MOSFET存储单元15窗口。

于其中一个实施例中对第一光刻胶层28的预编码图案化，第一光刻胶层可利用粒子注入或是等离子体蚀刻方式加以处理。粒子注入器是利用例如是氩气及氮气等注入物对晶圆轰击。第一光刻胶层28可以是能量为一万电子伏特至五万电子伏特，剂量为1E15至5E15，或更佳为1E15至3E15的氩气或氮气注入物。藉由与掺杂物的反应作用，第一光刻胶层28的聚合物结构会在经历相当大的变化后产生固化，并变得更有弹性，在后续的光微影工艺中近于不可透光。只要第一光刻胶层得以弹性化并能于后续光微影工艺中达到不透光效果，除了上述的氩气/氮气注入处理，亦可以改用或增加其它处理步骤。经过实验测试，使用拉曼光谱分析可于离子注入光刻胶表面观察到钻石结构的形成。

图7的剖面图实质上类似于图6，其差别在于第一光刻胶层是经过处理(例如粒子注入)，因而改变了其结构组成并形成固化第一光刻胶层32。于粒子注入后，固化第一光刻胶层32于曝露紫外线中不再有光敏感性，且在溶剂中也不被溶解，并对于热工艺具有一定的抗蚀值。必须注意的是，用于固化光刻胶的注入物是不改变晶圆曝露区域的电气特性为佳。

接着，在固化的第一光刻胶层32上以旋转式直接沉积第二光刻胶层31。第二光刻胶层31可以选用为负光刻胶或正光刻胶。若是正光刻胶(例如Ahin-Etsu电阻公司的SEPR203)，选择的实际码掩膜就是最后所需图案的正影像。在选定实际码掩膜后，第二光刻胶层31使用传统方法加以图案化，再将晶圆置入显影剂作化学洗条，以溶解解聚的光刻胶部份。固化第一光刻胶层32因进行离子注入得以不被溶剂溶解且不被紫外光穿透，且在第二光刻胶层31的显影中保持结构的完整性。图8绘示直接沉积于固化第一光刻胶层32的第二光刻胶层31剖面图。配合固化第一光刻胶层32，第二光刻胶层31可决定那一个MOSFET存储单元15具有逻辑值1，且那一个MOSFET存储单元15具有逻辑值0。在实施例中，程序化具有逻辑值0的MOSFET存储单元15信道区接受注入物，而程序化具有逻辑值1的MOSFET存储单元15则不接受粒子注入，因此可保持晶体管的起始电压不变。

图9绘示图8中包括固化第一光刻胶层32及第二光刻胶层31区域的放大图。固化第一光刻胶层32及第二光刻胶层31皆具有图案，且两个图案分开彼此独立。晶圆上的区域37是只由固化第一光刻胶层32覆盖或仅由第二光刻胶层31覆盖，而其它区域35则可同时由固化第一光刻胶层32及第二光刻胶层31覆盖。甚至，对应第一光刻胶层32的预编码透光孔及第二光刻胶层31的实际码透光孔的区域39在后续的工艺中仍保持曝露状态。这些区域39对应并接受粒子注入至其底下程序化为具有逻辑值0的MOSFET存储单元15信道区。

分别为预编码及实际码光刻胶层32及31曝露的剩余区域则进行粒子注入。于实施例中，位线为N型区域且P型硼离子可用作编码注入物。硼离子是以足够穿透BARC层17、字线21与门极氧化层，以及能注入选定基板通道区的能量来进行注入。于晶圆进行编码注入后，即移除两层光刻胶层。即使第一光刻胶层具有新颖、较完美的钻石结构，但仍可以传统的氧气灰化方法来加以移除。实施例中相较于一般移除单一光刻胶工艺，移除双层光刻胶并不需要额外的步骤。

较佳实施例描述了第一光刻胶层图案化于非挥发性半导体存储元件的字线。光刻胶层图案与产生掩膜式可程序化ROMs的预编码光刻胶图案一致。预编码图案曝露所有晶圆上欲编码(离子注入)的存储单元区信道。晶圆以约五万电子伏特能量及1E15的剂量进行氮气注入以固化光刻胶。根据本发明的目的，晶圆具有固化的第一光刻胶层可用于后续的编码。

根据本发明的另一目的，第一光刻胶层的厚度及组成足够维护底下未进行注入的基板特性(例如：位线及/或相邻通道)，使不会在后续的编码程序化工艺中受有害物质注入的影响。例如：利用不同形态的杂质对位线不当的编码注入会增加位线的电阻。因此，在第一光刻胶层及字线之间没有图案化沉积层大到足以屏蔽后续ROM或半导体组件的编码注入物。类似地，在第一光刻胶层及ARC层之间也没有图案化沉积层屏蔽后续ROM或半导体组件的编码注入物。

接着，将晶圆由贮藏器中取出，并于晶圆上旋转式地沉积第二光刻胶层。第二光刻胶层的实际码图案可由顾客的订单决定。第二光刻胶层的图案必须不同于第一光刻胶层图案。因此，当第一光刻胶层曝露所有待编码区域时，第一光刻胶层仅曝露待生产特殊组件中欲编码具逻辑值0的沉积层部份。对曝露的区域进行粒子注入，再先后利用干蚀刻及湿蚀刻方式移除两层光刻胶层。

另一可行的实施例是第一光刻胶层于显影之后再进行等离子体蚀刻加以固化。最后形成的固化光刻胶层与对光刻胶进行粒子注入所产生的结果相似。利用等离子体蚀刻固化的光刻胶层，其结构完整性相似于利用粒子注入固化的光刻胶层。等离子体蚀刻固化工艺的步骤可实质地对应到粒子注入固化工艺前后的步骤。

如上所述，预编码图案可于第一注入抗蚀层(Implantation ResistantLayer)(例如第一光刻胶层)中形成，以曝露所有晶圆上待编码(粒子注入)存储单元区信道。较佳实施例中是曝露了晶圆上存储单元区的所有信道。藉由曝露存储单元区大致所有信道，可以减轻或补足由于掩膜表面透光孔密度差异造成的光刻胶层上过度曝光及/或曝光不足。因此，本发明的孔隙图案大体上可呈对称形，以降低第一注入抗蚀层中形成透光孔或孔隙的大小及形状因曝光产生的差异。

接着，于图案化的第一注入抗蚀层上形成第二注入抗蚀层。于图案化第一注入抗蚀层上涂附一层第二注入抗蚀层，可使得第一注入抗蚀层中所有透光孔被第二注入抗蚀层所覆盖。再应用第二掩膜于第二注入抗蚀层，且第二掩膜具有对应ROM组件所需编码地址的透光孔图案。传统上，第二注入抗蚀层的透光孔数目少于第一注入抗蚀层。如上所述，这样的关系源于第一注入抗蚀层中待曝露及不必曝露的通道情况。接着，于第二注入抗蚀层形成对应第二掩膜透光孔图案的透光孔。传统上，第二注入抗蚀层的透光孔是对应ROM组件透光孔的实际码图案。形成实际码透光孔后，将粒子注入基板上曝露的区域。

当注入抗蚀材料为光刻胶时，可使用例如是氧气等离子体结合热硫酸来加以去除。然而，当注入抗蚀材质包含无机薄膜时，可以不必去除此无机薄膜，因为无机薄膜可于介电薄膜沉积于ROM组件后形成其部份的介电薄膜堆栈。

如图10A所示，第一注入抗蚀层50所覆盖的具有多条位线及字线的基板，搭配多个形成于第一注入抗蚀层50的透光孔(或孔隙)52。使用第一(或预编码)掩膜产生的透光孔52形成了第一(或预编码)图案54。实施例中，透光孔形成于ROM组件中所有预先选定待编码的编码信道或门极区。接着，第二注入抗蚀层56形成于图案化的第一注入抗蚀层50上，如图10B所示。第二注入抗蚀层56可形成于第一注入抗蚀层50稳定或固化之后，或可以形成于一个未固化或不稳定的第一注入抗蚀层。所有透光孔52则被第二注入抗蚀层56覆盖。

如图10C所示，第二(或实际码)掩膜是用以于第二注入抗蚀层56中形成多个透光孔58。透光孔58定义第二(或实际码)图案60。于图10C中，第一注入抗蚀层50中的一个透光孔58a是包含多个透光孔52，而在第一注入抗蚀层50中的一个第二透光孔58b仅包括单一透光孔52。所示的实际码图案60具有的面积小于预编码图案54。另外，每个透光孔58一般具有的面积大于每个孔隙52。其它实施例中，透光孔58的大小相当于孔隙52的大小。而且在某些工艺中，至少一个透光孔58(例如是58a)的面积是任意一个透光孔52的二倍以上大小。因此，于形成透光孔58后，基板在第一注入抗蚀层50上包括不具有第二注入抗蚀层56的第一区域62，以及具有第二注入抗蚀层56的第二区域64。

于实际码图案60形成后，所需透光孔(例如由透光孔58a及58b曝露的透光孔)可进行粒子注入，以形成如图10D所示的粒子注入结构。

图10A至图10D所示的实施例中，相对于相邻的存储单元位置，透光孔52是不连续性设置。换句话说，每一个透光孔52对应单一个存储单元，例如是MOSFET存储单元15(图5中)，并包括一个边缘可避免在单一透光孔中曝光超过一个存储单元。此外，透光孔58a及58b相对于彼此亦是不连续性设置。因此，不论是于第一注入抗蚀层50、第二注入抗蚀层56、或是两者的组合所形成的透光孔相对于相邻存储单元位置或相对于彼此皆是不连续性设置。再者，透光孔58a也可以视为多个连续性透光孔。也就是说，透光孔58a可视为由连续性的多个透光孔所形成(例如每个透光孔包含一个以上的存储单元)，如图10C中虚线所示。虚线定义一系列上、中、下并列的连续透光孔，且每一列包括三个横向的存储单元。在图10C中，三列的透光孔也具连续性，以定义单一透光孔58a。在另一个应用中，三列的透光孔中可有一个或多个彼此不连续。例如：上列与下列可以是开通的，而中间列则是封闭的(即不形成透光孔)。在其它应用中，第二注入抗蚀层56的第二透光孔58b也可以连续地包含二个或多个相邻垂直及/或平行透光孔52。因此，连续透光孔分布于至少二个待粒子注入的栅极之间。某些实施例中，可于条状(例如垂直、水平及/或斜线形)、直角、椭圆形等的注入抗蚀材料中形成透光孔，以产生连续透光孔。这些注入抗蚀层的长度或最大直径至少是二个相邻栅极的距离。

在某些实施例中，会使用两个掩膜(或一个掩膜的两个方向)形成如图10A及图10B所示的两个透光孔矩阵，其中一个矩阵包括多个垂直条状透光孔70，而另一矩阵则包括多个平行条状透光孔72。这样的工艺包括指向一方向的第一(及/或第二)注入抗蚀层中一个或多个条状透光孔，以及指向另一方向(例如是垂直第一条状透光孔)的第一(及/或第二)注入抗蚀层中一个或多个条状透光孔。例如：透光孔矩阵可包括指向第一方向的注入抗蚀层中的第一条状透光孔，以及指向垂直第一条状透光孔方向的同一注入抗蚀层中的第二条状透光孔。多个垂直条状透光孔形成第一注入抗蚀材料中，且多个平行条状透光孔接着形成于第一注入抗蚀材料中。于是相互交接的条状透光孔在第一注入抗蚀材质中形成了一个透光孔矩阵，如图11C所示。

举例来说，但非用以限制本发明，当制作一个0.15μm掩膜式ROM时，透光孔52的直径大约是0.19μm，且透光孔58的直径大约是0.3μm。由于粒子注入的有效面积是以透光孔52决定，且透光孔的开或关的选择，例如是由面积比透光孔52大的透光孔58所控制。因此，透光孔58的曝光失真并不太会影响透光孔52的有效注入面积。

在某些情况下，单一掩膜可用以达到所需的第一注入抗蚀层及/或第二注入抗蚀层的曝光。然而，在某些情况，需要使用多个掩膜来对第一注入抗蚀层及/或第二注入抗蚀层进行曝光。上述的例子可见于图11A至图11C。另一例子是在某些组件中，周边区域会包括待曝光的栅极或其它部份具有与同一组件其它待曝光区域(例如是中央区域)不同的间距分布。因此，第一掩膜(例如是具有相对稀疏的透光孔分布)会用以曝光某一个区域(例如是周边区域)，而第二掩膜(例如是具有相对密集的透光孔分布)则用以曝光另一个区域(例如是中央区域)，以加大组件工艺窗口。

如所述的双掩膜曝光方法可包括：(a)进行第一曝光及显影程序，以于第一注入抗蚀层中产生第一图案，接着(b)进行第二曝光及显影程序，以于第一注入抗蚀层中产生第二图案。两个图案可以部份重迭或不重迭。在其中一个实施例中，注入抗蚀层例如是第一注入抗蚀层为氧化物。第一曝光及显影程序是于光刻胶上进行，且第一图案的产生包括利用光刻胶作为蚀刻掩膜来进行氧化物蚀刻，接着再去除光刻胶，然后利用另一光刻胶层进行第二曝光及显影程序。依照本发明的目的，上述两个曝光步骤可先进行，再接着进行上述两个显影步骤，使得两个曝光图案同时显影以便图案化第一注入抗蚀层。

综上所述，虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。

Claims (30)

1.一种编码程序化只读存储器组件的方法，该只读存储器组件包括位于一基板中指向一第一方向的多条位线、位于该基板上的一栅极氧化层、以及以一第二方向形成于栅极氧化层上的多条字线，该方法包括：

于所述字线及该栅极氧化层上，形成一第一注入抗蚀层；

选择性地曝光该第一注入抗蚀层，以形成多个第一编码透光孔，各所述第一编码透光孔位于一栅极区中一字线，以及相邻两位线与该字线交接处之间，其中所述第一编码透光孔形成的图案曝露所有该只读存储器组件中预定选取的待编码栅极区；

于该第一注入抗蚀层上，形成一第二注入抗蚀层；

选择性地曝光该第二注入抗蚀层，以形成多个第二编码透光孔，其中各所述第二编码透光孔是根据该只读存储器组件的一编码内容决定其预设的位置；以及

透过该第二编码透光孔注入粒子。

2.如权利要求1所述的方法，其特征在于，所述第一编码透光孔的图案面积大于所述第二编码透光孔包含的面积。

3.如权利要求1所述的方法，其特征在于，所述第二编码透光孔形成的图案并未曝露全部所述第一编码透光孔。

4.如权利要求1所述的方法，其特征在于，所述第二编码透光孔包括一第一图案以及一第二图案，且该第一图案的面积大于该第二图案的面积。

5.如权利要求4所述的方法，其特征在于，该第一图案包括多个第一编码透光孔。

6.如权利要求5所述的方法，其特征在于，该第二图案包括单一第一编码透光孔。

7.如权利要求1所述的方法，其特征在于，该第一注入抗蚀层包括一有机聚合物。

8.如权利要求1所述的方法，其特征在于，该第一注入抗蚀层包括一无机薄膜。

9.如权利要求7所述的方法，其特征在于，该有机聚合物为一光刻胶，且该方法在该粒子注入步骤后还包括去除该光刻胶。

10.如权利要求1所述的方法，其特征在于，所述第一编码透光孔的图案包括多个不连续透光孔。

11.如权利要求1所述的方法，其特征在于，所述第一编码透光孔的图案包括相连接的透光孔。

12.如权利要求1所述的方法，其特征在于，所述第一编码透光孔包括不连续透光孔以及相连接透光孔的组合。

13.如权利要求10所述的方法，其特征在于，所述不连续透光孔定义具有单一间距的孔隙。

14.如权利要求10所述的方法，其特征在于，所述不连续透光孔定义具有多个间距的孔隙。

15.如权利要求7所述的方法，其特征在于，该第一注入抗蚀层包括一光敏材料。

16.如权利要求15所述的方法，其特征在于，所述第一编码透光孔是由该第一注入抗蚀层经单一掩膜曝光而形成。

17.如权利要求15所述的方法，其特征在于，所述第一编码透光孔是由第一注入抗蚀层经由双掩膜曝光而形成。

18.如权利要求15所述的方法，其特征在于，所述第一编码透光孔是利用多个掩膜进行多次曝光而形成。

19.如权利要求17所述的方法，其特征在于，该双掩膜曝光包括曝光该第一注入抗蚀层以产生两个曝光图案的两个步骤，以及同时显影所述曝光图案以图案化该第一注入抗蚀层的一步骤。

20.如权利要求17所述的方法，其特征在于，该双掩膜曝光包括(a)进行一曝光及显影程序，以于该第一注入抗蚀层中产生一第一图案；以及(b)进行另一曝光及显影程序，以于该第一注入抗蚀层中产生一第二图案。

21.如权利要求19所述的方法，其特征在于，所述曝光步骤其中之一包括利用具有多个垂直条状透光孔的一第一掩膜曝光，以及具有多个水平条状透光孔的一第二掩膜曝光，以于该组件上形成一影像。

22.如权利要求1所述的方法，其特征在于，该第一注入抗蚀层包括一负光刻胶材料。

23.如权利要求7所述的方法，其特征在于，该方法还包括于形成该第二注入抗蚀层之前，是利用紫外线曝光、粒子注入、电荷粒子束及等离子体等方法其中之一来处理该第一注入抗蚀层，以稳定该第一注入抗蚀层。

24.如权利要求1所述的方法，其特征在于，该第一注入抗蚀层以及该第二注入抗蚀层为相同的材料。

25.如权利要求1所述的方法，其特征在于，该第二注入抗蚀层为一光刻胶。

26.如权利要求1所述的方法，其特征在于，各所述第一编码透光孔的面积是小于各所述第二编码透光孔的面积。

27.如权利要求1所述的方法，其特征在于，各所述第一编码透光孔的面积与各所述第二编码透光孔的面积相同。

28.一种编码程序化只读存储器组件的方法，包括：

提供待编码的一半制品只读存储器组件；

于该只读存储器组件上涂附一第一注入抗蚀材料；

于该第一注入抗蚀材料中形成多个第一编码透光孔，使得粒子得以注入该只读存储器组件，并形成一图案化第一注入抗蚀材料；

于该图案化第一注入抗蚀材料上，涂附一第二注入抗蚀材料；

选择性地于该第二注入抗蚀材料中，形成多个第二编码透光孔，其中所述第二编码透光孔是位于该只读存储器组件的一编码内容所预设的位置，且所述第二编码透光孔的数目少于所述第一编码透光孔的数目；以及

透过所述第二编码透光孔注入所述粒子。

29.如权利要求28所述的方法，其特征在于，各所述第二编码透光孔的面积大于各所述第一编码透光孔。

30.如权利要求28所述的方法，其特征在于，各所述第一编码透光孔的面积与各该第二编码透光孔的面积相同。

Images