CN100380641C - 用来提高半导体封装件的结构刚度的装置 - Google Patents

用来提高半导体封装件的结构刚度的装置 Download PDF

Info

Publication number
CN100380641C
CN100380641C CNB028237854A CN02823785A CN100380641C CN 100380641 C CN100380641 C CN 100380641C CN B028237854 A CNB028237854 A CN B028237854A CN 02823785 A CN02823785 A CN 02823785A CN 100380641 C CN100380641 C CN 100380641C
Authority
CN
China
Prior art keywords
integrated
ribs
heat spreader
substrate
integrated heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028237854A
Other languages
English (en)
Other versions
CN1596468A (zh
Inventor
H·谢
K·巴纳基
A·萨特
K·弗鲁特施伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1596468A publication Critical patent/CN1596468A/zh
Application granted granted Critical
Publication of CN100380641C publication Critical patent/CN100380641C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Extrusion Moulding Of Plastics Or The Like (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

一种用来提高半导体封装件结构刚度的装置。

Description

用来提高半导体封装件的结构刚度的装置
技术领域
本发明涉及用来提高半导体封装件的结构刚度的装置。
背景技术
半导体器件的复杂性不断地提高。系统的性能受到最脆弱元件的限制。随着集成功能的增加，必然涉及到对器件性能和功能有主要影响的安装和封装件设计。由于设计者同时寻求缩小其产品、对性能提出更高的期望、以及降低成本，故安装和封装件技术必须满足系统的要求。对便携式系统的需求是要求紧凑的高性能的封装。目前的无芯或薄芯衬底难以在承受装配后的机械负载(例如插入插座、冲击载荷、搬运)时不偏移、变形、以及可能损伤。需要成功地实现用来提高半导体封装件的结构刚度的装置。
发明内容
本发明的目的在于克服现有技术的缺陷，提供一种能够成功地实现提高半导体封装件的结构刚度的装置。
根据本发明，提供了一种封装件，它包括：一个集成电路印刷电路板载体封装件的衬底；和一个安装于所述衬底的集成散热器或集成加强肋，所述集成散热器或集成加强肋包括一个横向安装于所述衬底的凸缘部分和一个从所述凸缘部沿所述衬底的管芯侧表面延伸向所述集成散热器或集成加强肋的一个中心的支持架板。
根据本发明，提供了一种可安装于一衬底的集成散热器或集成加强肋，所述集成散热器或集成加强肋包括：一个主要部分，一个连接于所述主要部分并从其延伸出来以横向安装于一衬底的凸缘部，和一个从所述凸缘部延伸向所述集成散热器或集成加强肋的一个中心的支持架板，所述集成散热器或集成加强肋具有一个可安装的支持架底表面，其基本上与衬底的管芯侧顶部表面共平面并可安装在一起。
根据本发明的装置成功地实现了本发明的目的。
附图说明
参照构成本发明公开一部分的附图，根据示例性实施方案的下列详细描述以及权利要求，对本发明的上述和更好的理解将变得明显。虽然上述和下述的公开集中于公开本发明的示例性实施方案，但应该清楚地理解的是，这些描述仅仅是示例性的，且本发明不局限于此。本发明的构思与范围仅仅受所附权利要求条款的限制。
下面是附图的简要说明，其中：
图1涉及到示例性倒装芯片针栅阵列(FC-PGA)系统的透视图，用来解释和理解本发明的背景、实施例、实施方案；
图2是图1示例性FC-PGA衬底的仰视图；
图3是图1示例性FC-PGA衬底的俯视图；
图4是安装有集成散热器(IHS)(没有集成加强肋)的图1示例性FC-PGA衬底的简化剖面侧视图；
图5是沿图3剖面线5-5并安装有IHS(没有集成加强肋)的部分图1的FC-PGA系统的放大局部剖面图，此图可用来解释和理解本发明的背景和示例性实施方案；
图6是相似于图5的另一放大局部剖面图，但此图示出了FC-PGA装置的变通实施例，作为本发明的一个示例性实施方案，它具有薄芯衬底，并具有带集成加强肋的示例性集成散热器(IHS/IS)装置；
图7是另一放大局部剖面图，此图示出了FC-PGA装置的变通实施例，作为本发明的另一个示例性实施方案，它具有无芯衬底，并具有示例性IHS/IS装置；
图8是图6示例性FC-PGA薄芯衬底装置或图7的示例性FC-PGA无芯衬底的简化侧视图，它安装有其上施加压力的IHS(没有集成加强肋)，导致薄芯或无芯衬底不利的偏移、弯曲、挠曲、以及畸变；
图9是具有根据本发明一个实施方案的示例性IHS/IS装置的示例性FC-PGA系统的局部分解透视图；
图10是图9示例性FC-PGA系统的俯视图，并示出了衬底上IHS/IS示例性接触印记和示例性禁区的俯视图；
图11是沿图10剖面线11-11的简化剖面图，此图可用来说明图9的IHS/IS的另一视图，并说明了改进的刚度或对具有固定在其上的本发明的示例性集成加强肋部分的薄芯或无芯衬底的加固支持；
图12是相似于图10但具有根据本发明另一实施例的示例性矩形窗口印记的俯视图；
图13同样示出了具有IHS/IS的示例性多接触印记与衬底的俯视图；
图14也同样示出了具有根据本发明另一示例性实施方案的示例性变通形状集成加强肋部分和印记的俯视图；
图15示出了具有带水平延伸超过集成散热器部分的集成加强肋部分的示例性变通尺寸的IHS/IS的剖面侧视图；
图16示出了具有带边沿接触件的示例性IHS/IS装置的FC-PGA系统的局部分解透视图，作为另一个采用本发明的实施方案；
图17是图16的FC-PGA系统的俯视图，仅仅示出了采用示例性IHS/IS之后的边沿接触；
图18是简化的侧视图，示出了示例性增加的冷却结构(例如散热片)，以便提供带集成加强肋的集成散热器和集成散热装置。
具体实施方式
在开始本发明的详细描述之前，依次指出下列情况。相似的标号和字符可以被用来表示不同附图中相同的、对应的、或相似的部件。而且，在随后的详细描述中，可以给出示例性的尺寸/模型/数值/范围，但本发明不局限于此。为了说明和讨论的简明以便不使本发明难以理解，图中众所周知的到衬底、集成电路、以及其它部件的功率连接/接地连接可以不很详细地示出。而且，为了避免使本发明难以理解，并考虑到这种装置的实现细节高度依赖于其中待要实现本发明的平台，各种装置可以以简化图的形式来示出，亦即细节应该在本技术领域熟练人员的掌握范围内。在为了描述本发明的示例性实施方案而提出具体细节的情况下，对于本技术领域熟练人员来说，显然能够实施本发明而不改变这些具体细节或改变这些具体细节。
IHS/IS还可以适合于具有电学功能。可参考由发明人KristopherFrutschy、Chee-Yee Chung、以及Bob Sankman在与本申请提交日期相同的日期提交的“Arrangement to Supply Power to SemicondtorPackage”。
虽然下面的详细描述要描述在示例性FC-PGA装置的情况下用于薄芯衬底和无芯衬底的IHS/IS装置的示例性实施方案，但本发明的实施不局限于这种情况，亦即，本发明的实施也可以用于其它类型的芯片以及其它类型的安装和封装技术，例如倒装芯片球栅阵列(FC-BGA)封装件、插件等。而且，用于描述示例性实施方案的术语“衬底”能够包括各种表面或层。
现在考虑详细描述，图1涉及到可用来解释和理解本发明的背景和示例性实施方案的示例性FC-PGA系统的透视图。更确切地说，图1示出了承载封装件系统的集成电路(IC)印刷电路板(PCB)，且更确切地说是示例性FC-PGA系统100，它由其上安装有FC 120的衬底110、FC下方填充物125、插脚130、管芯侧元件(DSC)140、多个暴露的电互连150、以及指示记号160组成。衬底110可以是例如纤维加固的(FR)树脂衬底，FC 120可以是焊料隆起的FC管芯，而下方填充物125可以是环氧树脂下方填充物。插脚130可以以PGA排列，并可以由铜合金或镀有镍(Ni)和金(Au)的科伐镍基合金材料。DSC140是可选的，并可以是例如去耦电容器或电阻器。在某些工业实施方案中，DSC可能被禁止出现在衬底的管芯侧(主侧)。暴露的电互连150可以是例如暴露的叠层通路和/或轨线互连(稍后描述)。最后，指示记号160可以是金的三角形，并用作例如第一插脚的指示。
接着考虑图2，示出了图1的示例性FC-PGA衬底的仰视图。更具体地说，仰视图210示出了底侧(或插脚侧)PGA以及插脚侧(次要侧)元件(PSC)240(例如去耦电容器和电阻器)的示例性布局。
图3是图1的示例性FC-PGA衬底的俯视图。更确切地说，此俯视图310示出了管芯安装区320、FC下方填充物区域325、以及DSC 140。
图4是图1的示例性FC-PGA 100的简化剖面侧视图，它还可以包括通过诸如热润滑膏或导电环氧树脂之类的热界面媒介420安装在FC管芯120顶部上的IHS 410(没有集成加强肋)，还可以包括例如可以用粘合剂或焊料结合到衬底边沿的凸缘部分412。由于凸缘部分412的主要目的是结合到衬底和气密性密封封装件(与加固相反)，故凸缘部分可以非常薄。亦即，由于带凸缘部分的IHS被应用于没有刚度问题的厚芯衬底，故凸缘部分未被设计来提供对衬底的加固支持。IHS的另一目的是为专用散热装置结构与之相连而提供便利的机构。简化侧视图400还包括表示衬底110上方(管芯+IHS)高度的关心的尺度标注A1以及表示衬底110厚度的A2。FC-PGA装置又可以插入(箭头70所示)到电子系统90(例如笔记本计算机、蜂窝电话、PDA等)的插座80中。
现在考虑图1的FC-PGA的更详细的说明和讨论或相关的构造，图5是固定有IHS的部分图1的FC-PGA系统沿图3剖面线5-5的放大局部剖面图，此图可用来解释和理解本发明的背景和示例性实施方案。图5示出了通过诸如热润滑膏或导电环氧树脂之类的热界面材料420安装在FC管芯120顶部上的IHS 410。此IHS可以由任何适当的导热材料例如镀镍的铜组成。
确切地说，放大的局部剖面图500更清楚地示出了FC-PGA衬底110是一种包括内芯512的有机结构形式的插脚叠层PCB结构，所述衬底可以是例如由用玻璃纤维加固的双马来酰亚胺三嗪(BT)树脂组成的FR衬底，其转变温度(Tg)为165-175℃。芯512的厚度可以是0.7-0.8mm，芯的二端上还可以被多层叠层环绕。更确切地说，管芯侧(主侧)叠层514可以被提供在芯512的管芯侧上，而插脚侧(次要侧)叠层516可以被提供在芯512的插脚侧上。多层叠层通常包含例如被介电层分隔开的铜轨线形式的额外的接地、功率、以及信号互连517，以便在插脚130和衬底焊盘519之间提供电互连(这又接合和电互连到FC 120的FC凸块522)。
还包括作为衬底互连结构的是至少部分地钻过芯512和/或叠层514和516且被导电材料填充以便提供适当的层间导电路径的通路孔518。FC120被更清楚地示出具有与之相关的FC下方填充物125，用于结合和气密性密封，而PSC 240被更清楚地示出具有与之相关的PSC下方填充物542，用于结合和气密性密封。
鉴于内芯512的厚度可以是例如0.7-0.8mm，叠层514和516可以例如由多个15μm的铜互连叠层以及例如30μm的介电叠层构成。衬底100的总厚度(图4中的A2)可以是例如1.0-1.2mm。相对比，管芯120的厚度可以是例如0.6-0.9mm，可以是0.8mm。
图5的示例性厚芯衬底的有利之处在于厚芯512为FC-PGA衬底110提供了更高的刚度或硬度，致使当FC 120通过高压和热(亦即高温热结合工艺)被安装和互连到衬底100时，图5的FC-PGA经历大小可忽略的偏移、弯曲、以及挠曲。因此，FC 120能够被安全而可靠地被安装和互连到衬底100，还能够被带凸缘的I HS气密性密封和保护。但就厚度和重量而言，图5的厚芯衬底FC-PGA是有缺点的。更具体地说，如上所述，存在着来自电子工业移动(例如笔记本计算机、蜂窝电话、PDA)领域的明显推动力从而要达到更薄和重量更轻的电子装置，从而存在着开发薄芯和无芯衬底装置的兴趣。首先来讨论薄芯和无芯衬底的实施例，随之以讨论与之相关的示例性问题。
更具体地说，首先考虑薄芯衬底装置的描述和讨论，图6是相似于图5的另一个放大的局部剖面图，但它示出了作为本发明一个示例性实施方案的具有薄芯衬底并具有示例性IHS/IS 620的FC-PGA装置的一个变通实施例。
为了简明起见，下面只讨论图5与图6之间的差别。图6示出了装置600，它包括由厚度可以例如为0.1-0.5mm，更具体地说，例如为0.4mm的薄芯512’组成的衬底110’。薄芯512’可以如上所述由FR衬底材料构成，或作为变通，可以是提供甚至更高刚度的不同的材料。
其余的构造基本上与图5相同，图6同样包括管芯侧叠层514’、插脚侧叠层516’、层叠互连517’、通道518’、以及衬底焊盘519’。在对具有示例性0.8mm芯厚度的厚芯衬底的图5背景技术装置进行比较的过程中，注意具有示例性0.4mm芯厚度的薄芯衬底的图6的装置导致厚度节省大约0.4mm以及相应的重量和原材料节省。将在下面讨论IHS 620。
接着考虑无芯衬底装置，图7是另一放大的局部剖面图，它示出了具有无芯衬底并具有IHS/IS装置720的FC-PGA装置700的另一变通实施例作为本发明的另一示例性实施方案。更具体地说，装置700包括其中已经省略了芯的衬底110”，致使衬底110”仅仅相当于管芯侧叠层514”与插脚侧叠层516”的组合。在再次与图5的装置比较时，注意图7的无芯衬底装置导致约为0.8mm的甚至更大的厚度节省和显著的重量节省。
各种叠层铜互连层以及介电层514”和516”、叠层互连517”、通道518”、以及焊盘519”可以如上所述，或作为变通，可以是提供甚至更高刚度的不同的材料。正如IHS 620，将在下面讨论IHS 720。
由于薄芯和无芯衬底技术处于其初期状态，故薄芯和无芯衬底装置在例如插入插座、装配、测试、以及插座接合过程中的机械刚度方面具有重大的技术挑战。更确切地说，现在要考虑具体的问题和对图6的薄芯衬底装置和图7的无芯衬底装置所要求的考虑。
为了开始此讨论，将注意力转到图8，它是薄芯或无芯型的其上施加了压力的具有IHS装置(没有集成加强肋)的示例性FC-PGA的简化剖面图。更具体地说，图8示出了其上例如为了FC的压力/高温安装和互连而施加了压力805的薄芯衬底110’或无芯衬底110”的侧视图800。存在着衬底刚度与衬底厚度三次方的大致成正比的关系，亦即，例如当衬底的厚度减小一半时，刚度要减小8倍。由于刚度或刚度减小，结果就是整个或至少部分薄芯或无芯衬底的不利的偏移(即弯曲B、挠曲、或畸变)。如图8以夸大的方式所示，薄芯或无芯衬底110’或110”在施加压力时经历显著的偏移(即弯曲、挠曲、畸变)。如虚线807和809代表性地所示，特别是在未被支持的凸缘-管芯区域中出现显著的偏移。亦即，薄芯或无芯衬底110’或110”不具有像图5的较厚芯衬底110装置那样的足够的刚度。
偏移、弯曲、挠曲、或畸变，在许多方面是不利的。更确切地说，首先，偏移、弯曲、或挠曲可能导致施加在FC管芯120上的不均匀的压力分布和应力，导致FC管芯破裂。其次，过量的偏移、弯曲、挠曲、或畸变可能阻碍或损坏各个结合的FC凸块522/衬底对的焊盘519’和519”之间关键的电结合和互连。另一明显可能性是过量的偏移、弯曲、挠曲、或畸变可能引起叠层514’/516’和514”/516”出现叠层分离，这可能又导致叠层中关键的电互连断裂，甚至完全脱层。过量偏移、弯曲、挠曲、或畸变的另一明显可能性是可能引起FC下方填充物125或PSC下方填充物542之一或二者的破裂或不良的下方填充物就位，导致不完好的结合和/或不完好的气密性密封(稍后可能导致潮气或气体沾污造成的问题)。
还有一种可能性是如图8中C夸大地所示，PGA的各个插脚之间的较多栅格不对准(干扰)。任何PGA插脚的不对准可能要求待要又终端用户来完成多个插脚(例如几十个)的重新对准，以便FC-PGA装置能够被安装到接口元件(例如图4中的插座80)很困难。此外，过量的偏移、弯曲、或挠曲可能引起DSC和/或PSC部分或完全脱层，导致从衬底110’和110”分离和剥落。甚至在FC结合之后，例如当插座安装或散热装置安装时施加到装置的压力，也同样可能引起过量的弯曲、挠曲、畸变、以及伴随的问题(例如金属散热装置倾斜引起暴露的电互连之间的接触)。
现在来讨论可用来防止过量偏移、弯曲、挠曲、或畸变的示例性实施方案。更确切地说，图9是根据本发明一个实施方案的具有示例性IHS/IS装置的示例性FC-PGA系统的透视局部分解图。更具体地说，图9示出了局部分解图中的加固装置900，且包括位于衬底主要的管芯侧平面上的示例性IHS/IS 910。由IHS/IS提供的加固，可以由延伸的基部、加强肋延伸、或基本上平行于衬底110’和110”的顶部平面从衬底110’和110”的凸缘延伸(例如向内)到衬底110’和110”中心的架板630来提供。图6实施方案示出了(以代表性的虚线形式)具有凸缘或架板或向外延伸到衬底中心的加强肋延伸630的IHS/IS。或者，比衬底小的IHS/IS可以具有也向外延伸到衬底110’和110”的边沿的延伸的基部。这种延伸的基部、加强肋延伸、或支持架板630，可以是一种IHS那样的单片结构，或分别制造的由分立工艺(例如焊接和注模)与IHS结合的单片结构。
IHS/IS 910具有与衬底110’和110”的接触印记930。IHS/IS 910可以以各种方式被固定到衬底110’和110”，包括利用导热粘合剂层940或焊接(例如为了便于导电)的固定。此外，或作为变通，IHS/IS的延伸基部的底部可以具有钉住或锁住的装置，以便于恰当的对准、固定、或用作固定点，还便于导电。作为例如被电连接的导电性的一种变通，IHS/IS还可以被可能是电绝缘粘合层或垫圈的电绝缘层940’(图9)电绝缘于衬底或暴露的电互连。
IHS/IS可以由任何为薄芯/无芯衬底110’和110”提供所需硬度或刚度的IHS导热材料组成。至于制作，可以通过熟知的工艺来制作IHS/IS 910，例如，适当工艺的不完全清单包括注塑、模压、腐蚀、淀积、以及挤压。例如，IHS/IS可以由具有导热性质的金属或甚至塑料组成。作为另一有利的装置，IHS/IS可以由能够承受在FC安装/结合操作过程中或在正常芯片工作过程中可能经历的提高的温度的适当材料组成。作为另一有利的装置，IHS/IS 910可以具有适当的间隙，使之不干扰诸如管芯、下方填充物、以及DSC之类的其它FC-PGA元件。
现在转到其它相关的讨论，图10是图9示例性FC-PGA系统的俯视图，示出了示例性实施方案的IHS/IS 910在衬底的管芯平面上的接触印记930。此图还示出了可能存在禁区1010，任何暴露的电互连、元件、或其它抬高的凸出物都要位于此禁区1010外面。此禁区1010的尺寸可以与接触印记930相同，或可以大于接触印记930，以便允许连接IHS/IS的不对准容差。
图11是沿图10中剖面线11-11的简化剖面图，此图可用来说明图9的IHS/IS的侧视图和说明其上固定有本发明的示例性集成加强肋部分的薄芯或无芯衬底的改进了的刚度。关于进一步的细节，图11示出了被施加到其上具有加强肋910的薄芯衬底110’装置或无芯衬底110”装置的压力805。如图11所示，IHS/IS910提供了增强的刚度，致使衬底110’和110”不经历明显的偏移、弯曲、挠曲、或畸变。具体地说，807’(或807”)/809’(或809”)的偏移将明显地小于(例如小百分之50、60、70、80、90、甚至100)图8所示807/809的偏移。此外，弯曲B’(或B”)和/或插脚位移C’(或C”)将明显地小于图9所示的B/C。由于偏移、弯曲较小，且插脚位移较小，故包括不完好结合、结合脱开、脱层、以及栅格不对准的先前讨论的问题因而也被缓解。于是，通过采用IHS/IS 910，就获得了更薄的重量更轻的器件的优点。凸缘、架板、向着管芯中心的加强肋延伸630越大，衬底刚度的提高就越大，但在一个有利的实施方案中，延伸630可以不完全延伸到管芯或下方填充物，而是可以为DSC、暴露的轨线、以及管芯/IHS对准容差留下空间。
在一个示例性实施方案中，包含在衬底110’/110”与IHS/IS 910之间的体积1110可以由空气填充，或由导热材料(例如流体)填充，以便有助于散热。
接着讨论图12，它是相似于图10的俯视图，但具有根据本发明另一示例性实施方案的带集成加强肋接触印记装置的示例性IHS/IS。更确切地说，图12示出了矩形窗口印记。对于图10与图12的比较要注意的一种情况是，虽然图9的集成加强肋910提供了主要沿单个方向(例如单向)增强了的刚度，但图12的集成加强肋印记1210表明了沿多个方向(例如双向)提供的增强刚度。图10的示例性实施方案可能被有利地用于FC-PGA装置仅仅需要单向加固的情况(为了节省重量和材料)。
接着，图13同样示出了根据本发明另一示例性实施方案的具有管芯平面的IHS/IS的接触印记的俯视图。亦即，图13示出了一种示例性装置，它具有集成在角落处的加固部分1310，用来提供IHS/IS的选择性集成加固。图14也同样示出了一个俯视图，它具有根据本发明另一示例性实施方案的IHS/IS的示例性其它形状的接触印记1410。图14说明了任何规则的或不规则的几何形状1410以及甚至不规则的几何形状，都适合于本发明的IHS/IS实施方案的接触印记。更具体地说，本发明的集成加强肋的实施可能仅仅具有最低的要求，即集成加强肋提供足够的刚度水平，以避免过量的FC-PGA偏移、弯曲、挠曲、或畸变。对于给定的FC-PGA装置，某些预定的偏移程度是可以接受的。
图15示出了具有IHS/IS 1510的另一示例性实施方案的衬底的简化侧视图，说明IHS具有宽度(或面积)小于衬底宽度(或面积)且可能具有沿多个方向向外和向内延伸的加固基部部分1520的主体。
图16示出了作为采用本发明另一示例性实施方案的具有示例性IHS/IS边沿/环装置的另一示例性FC-PGA系统的局部分解透视图。更具体地说，示为装置1600的是用于FC-PGA的对准的IHS/IS边沿部件1610和1620，图17示出了已经应用于FC-PGA的这种IHS/IS边沿或环部件的管芯侧平面俯视图。亦即，第一部件1610可以是带三个边缘的反转盒子，在安装过程中，它在衬底110’和110”的三个边上滑动或咬在衬底110’和110”的三个边上。第二部件1620可以在剩余的边上滑动或咬在剩余的边上，以便完成气密性密封和加固支持。关于构造，IHS/IS的集成边沿部件可以简单地是平坦的，或可以是适合于与衬底110’和110”的边沿配合的一般C形剖面的(见例如图7的左边)。如图7所示，另一示例性加强肋实施方案可以包括用例如环氧树脂740结合到衬底的衬底外围环加强肋730。在一个实施方案中，环加强肋730的厚度与衬底110”的相同(或稍小)，致使不在衬底的上方或下方伸出。这方便了装配机器(例如胶印和管芯固定装置)在管芯固定和焊盘侧电容器固定中的使用。加强肋环730可以在高温下被固定到衬底110”，以便装配冷却衬底被置于张力中以有助于保持其平坦。一个实施方案对于加强肋环采用了4340钢(例如，热膨胀系数(CTE)＝12ppm/℃)，因为它不会与衬底(例如CTE＝6ppm/℃)收缩同样多。环氧树脂的高的CTE(例如60ppm/℃)也有助于衬底张力，因为它的收缩比加强肋环和衬底二者更多。在此示例性实施方案中，IHS/IS720可以主要被结合(例如通过粘合剂(环氧树脂)、焊接)到环加强肋730(与衬底110’和110”外围相对)。这样将压力805传送到坚固的环加强肋730而不是刚度更差的衬底中，可能是有利的。作为变通，如虚线延伸区630代表性所示，IHS/IS 720也可以具有向内或向外延伸的延伸区。作为另一变通，环加强肋730可以具有延伸到与衬底重叠、包裹衬底、衬底下方、或衬底上方的向内延伸的延伸区730，以便进一步增强加固。
图7、16-17的IHS/IS边沿，即环，加强肋部件装置的优点在于，由于垂直的各边和C形状剖面，而可以提供高水平的加固。因此，这种边沿加强肋部件可能能够由更薄的材料组成。但这种图7、16-17的加强肋装置的缺点在于，边沿加强肋部件可能更难以制造，更难以安装到FC-PGA，且衬底110’和110”的厚度可能必须更严格地控制，以便恰当地配合在边沿加强肋部件1520的内部通道中。
界面媒介420可以是厚度变化的，以便补偿衬底上方IHS/IS与管芯高度之间的高度差。先前有关安装到管芯平面的集成加强肋的讨论同样可被应用于示例性集成边沿/环加强肋实施方案。
集成IHS/IS部件也可以被构造用作散热装置。图18示出了具有带可选冷却散热片1812以协助散热的集成散热器和集成散热装置的本发明1810的一个实施方案的侧视图。
作为另一实施方案，IHS/IS可以被电连接到衬底以有助于用作接地平面。此示例性实施方案中的IHS/IS通过导电粘合层940’(例如焊料)和/或通过集成加强肋延伸区920上的底部插脚而被电连接，以便用作接地平面。此实施方案的一个优点是有助于控制静电放电。
除了所有上述优点之外，由于尺寸更薄且互连长度减小了，故本发明的加固了的薄芯/无芯衬底FC-PGA装置可以具有减少封装参数(例如电感和电阻等)的另一优点。
总之，说明书中提到的“一个实施方案”、“实施方案”、“示例性实施方案”等，意味着结合该实施方案所述的特定的特点、结构、或特性被包括在本发明的至少一个实施方案中。这种术语在本说明书中各处的出现不一定都指的是同一个实施方案。而且，当结合任何一个实施方案描述特定的特点、结构、或特性时，认为结合其它实施方案来实行这些特点、结构、或特性，是本技术领域熟练人员的掌握范围。而且，为了便于理解，某些方法的步骤可能已经被描述为分立的步骤；但这些分别描述的步骤不应该被认为是他们执行中的必然顺序关系，亦即，某些步骤可能能够以变通的顺序执行，同时执行等。
这就总结了示例性实施方案的描述。虽然参照其大量示例性实施方案已经描述了本发明，但应该理解的是，可以由本技术领域的熟练人员提出本发明原理的构思与范围内的各种其它的修正和实施方案。更确切地说，上述公开、附图、以及所附权利要求范围内的组合装置的各个部件和/或装置中的合理变化和修正是可能的，而不偏离本发明的构思。对于本技术领域熟练人员来说，除了部件和/或装置的改变和修正之外，变通使用也是显而易见的。

Claims (31)

1.一种封装件，它包括：
一个集成电路印刷电路板载体封装件的衬底；和
一个安装于所述衬底的集成散热器或集成加强肋，所述集成散热器或集成加强肋包括一个横向安装于所述衬底的凸缘部分和一个从所述凸缘部沿所述衬底的管芯侧表面延伸向所述集成散热器或集成加强肋的一个中心的支持架板。
2.如权利要求1所述的封装件，其特征在于，所述封装件是针栅阵列载体封装件，球栅阵列载体封装件，倒装芯片针栅阵列和倒装芯片球栅阵列载体封装件其中之一。
3.如权利要求1所述的封装件，其特征在于，所述衬底的管芯侧表面与衬底的插脚侧表面相对。
4.如权利要求1所述的封装件，其特征在于，所述衬底是无芯的。
5.如权利要求1所述的封装件，其特征在于，所述衬底具有厚度小于1毫米的芯。
6.如权利要求1所述的封装件，其特征在于，其具有一个与衬底热连接的热路。
7.如权利要求1所述的封装件，其特征在于，所述集成散热器或集成加强肋主要由导热材料以模制、模压、腐蚀、挤压、以及淀积集成散热器或集成加强肋之一的方式制成，所述导热材料能够承受至少正常集成电路工作的温度。
8.如权利要求1所述的封装件，其特征在于，所述支持架板基本上平坦，并被安装到衬底的基本上平坦的管芯侧表面。
9.如权利要求1所述的封装件，其特征在于，所述集成散热器或集成加强肋具有内部空腔，为管芯、下方填充物、以及管芯侧元件中的至少一个提供了间隙。
10.如权利要求1所述的封装件，其特征在于，所述集成散热器或集成加强肋具有分立的多个固定部分。
11.如权利要求1所述的封装件，其特征在于，所述集成散热器或集成加强肋可安装来支持散热装置。
12.如权利要求1所述的封装件，其特征在于，所述集成散热器或集成加强肋具有集成的冷却结构。
13.如权利要求1所述的封装件，其特征在于，所述集成散热器或集成加强肋被电连接到衬底。
14.如权利要求1所述的封装件，其特征在于，所述集成散热器或集成加强肋被电绝缘于衬底。
15.如权利要求1所述的封装件，其特征在于，所述集成散热器或集成加强肋是一个可安装到衬底的次平坦侧表面的边沿或环加强肋。
16.一种可安装于一衬底的集成散热器或集成加强肋，所述集成散热器或集成加强肋包括：一个主要部分，一个连接于所述主要部分并从其延伸出来以横向安装于一衬底的凸缘部，和一个从所述凸缘部延伸向所述集成散热器或集成加强肋的一个中心的支持架板，所述集成散热器或集成加强肋具有一个可安装的支持架底表面，其基本上与衬底的管芯侧顶部表面共平面并可安装在一起。
17.如权利要求16所述的集成散热管或集成加强肋，其特征在于，所述凸缘部包括一第一凸缘部和一在所述主要部分与所述第一凸缘部相对的第二凸缘部，所述支持架板包括一从所述第一凸缘部延伸的第一支持架板和一从所述第二凸缘部延伸的第二支持架板。
18.如权利要求17所述的集成散热管或集成加强肋，其特征在于，所述集成散热管或集成加强肋包括分别连接有第三和第四支持架板的第三和第四凸缘部。
19.如权利要求18所述的集成散热器或集成加强肋，其特征在于，所述第一、第二、第三和第四支持架板形成一个基本上矩形的窗口印记。
20.如权利要求18所述的集成散热器或集成加强肋，其特征在于，所述第一、第二、第三和第四支持架板形成一个带弧形边沿的矩形窗口印记。
21.如权利要求18所述的集成散热器或集成加强肋，其特征在于，所述第一、第二、第三和第四支持架板形成四个角落处加固部分，每个部分具有一个三角形印记。
22.如权利要求17所述的集成散热器或集成加强肋，其特征在于，所述第一支持架板向着所述集成散热器或集成加强肋的中心延伸，并且从所述集成散热器或集成加强肋的中心延伸离开。
23.如权利要求16所述的集成散热器或集成加强肋，其特征在于，所述集成散热器或集成加强肋主要由导热材料以模制、模压、腐蚀、挤压、以及淀积集成散热器或集成加强肋之一的方式制成，所述导热材料能够承受至少正常集成电路工作的温度。
24.如权利要求16所述的集成散热器或集成加强肋，其特征在于，所述支持架板基本上平坦，并被安装到衬底的基本上平坦的管芯侧表面。
25.如权利要求16所述的集成散热器或集成加强肋，其特征在于，所述集成散热器或集成加强肋具有内部空腔，为管芯、下方填充物、以及管芯侧元件中的至少一个提供了间隙。
26.如权利要求16所述的集成散热器或集成加强肋，其特征在于，所述集成散热器或集成加强肋具有分立的多个固定部分。
27.如权利要求16所述的集成散热器或集成加强肋，其特征在于，所述集成散热器或集成加强肋可安装来支持散热装置。
28.如权利要求16所述的集成散热器或集成加强肋，其特征在于，所述集成散热器或集成加强肋具有集成的冷却结构。
29.如权利要求16所述的集成散热器或集成加强肋，其特征在于，所述集成散热器或集成加强肋被电连接到衬底。
30.如权利要求16所述的集成散热器或集成加强肋，其特征在于，所述集成散热器或集成加强肋被电绝缘于衬底。
31.如权利要求16所述的集成散热器或集成加强肋，其特征在于，所述集成散热器或集成加强肋是一个可安装到衬底的次平坦侧表面的边沿或环加强肋。
CNB028237854A 2001-09-28 2002-08-08 用来提高半导体封装件的结构刚度的装置 Expired - Fee Related CN100380641C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/964,494 2001-09-28
US09/964,494 US7045890B2 (en) 2001-09-28 2001-09-28 Heat spreader and stiffener having a stiffener extension

Publications (2)

Publication Number Publication Date
CN1596468A CN1596468A (zh) 2005-03-16
CN100380641C true CN100380641C (zh) 2008-04-09

Family

ID=25508606

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028237854A Expired - Fee Related CN100380641C (zh) 2001-09-28 2002-08-08 用来提高半导体封装件的结构刚度的装置

Country Status (6)

Country Link
US (1) US7045890B2 (zh)
EP (1) EP1430528A2 (zh)
CN (1) CN100380641C (zh)
AU (1) AU2002319797A1 (zh)
MY (1) MY129594A (zh)
WO (1) WO2003030256A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811431A (zh) * 2012-11-02 2014-05-21 辉达公司 开放阻焊层和或电介质

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7173329B2 (en) * 2001-09-28 2007-02-06 Intel Corporation Package stiffener
US7030482B2 (en) * 2001-12-21 2006-04-18 Intel Corporation Method and apparatus for protecting a die ESD events
US6882041B1 (en) * 2002-02-05 2005-04-19 Altera Corporation Thermally enhanced metal capped BGA package
US6911726B2 (en) * 2002-06-07 2005-06-28 Intel Corporation Microelectronic packaging and methods for thermally protecting package interconnects and components
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
FR2848773B1 (fr) * 2002-12-13 2005-02-18 Thales Sa Carte electronique a structure haubanee
TW200520188A (en) * 2003-12-01 2005-06-16 Optimum Care Int Tech Inc Chip assembling structure and socket
US7521792B2 (en) 2004-02-03 2009-04-21 Infineon Technologies Ag Semiconductor package with heat spreader
US7265759B2 (en) 2004-04-09 2007-09-04 Nvidia Corporation Field changeable rendering system for a computing device
US7170757B2 (en) * 2004-04-09 2007-01-30 Nvidia Corporation Field changeable graphics system for a computing device
TWI263256B (en) * 2005-05-03 2006-10-01 Siliconware Precision Industries Co Ltd Flip-chip semiconductor device
US7710741B1 (en) 2005-05-03 2010-05-04 Nvidia Corporation Reconfigurable graphics processing system
US7545032B2 (en) * 2006-07-10 2009-06-09 Stats Chippac Ltd. Integrated circuit package system with stiffener
US7985621B2 (en) * 2006-08-31 2011-07-26 Ati Technologies Ulc Method and apparatus for making semiconductor packages
US20080128897A1 (en) * 2006-12-05 2008-06-05 Tong Wa Chao Heat spreader for a multi-chip package
JP4846019B2 (ja) * 2007-02-27 2011-12-28 富士通株式会社 プリント基板ユニットおよび半導体パッケージ
US7926173B2 (en) * 2007-07-05 2011-04-19 Occam Portfolio Llc Method of making a circuit assembly
US20090001528A1 (en) * 2007-06-27 2009-01-01 Henning Braunisch Lowering resistance in a coreless package
US9941245B2 (en) * 2007-09-25 2018-04-10 Intel Corporation Integrated circuit packages including high density bump-less build up layers and a lesser density core or coreless substrate
US8952511B2 (en) * 2007-12-18 2015-02-10 Intel Corporation Integrated circuit package having bottom-side stiffener
US7714419B2 (en) * 2007-12-27 2010-05-11 Stats Chippac Ltd. Integrated circuit package system with shielding
US8390112B2 (en) 2008-09-30 2013-03-05 Intel Corporation Underfill process and materials for singulated heat spreader stiffener for thin core panel processing
JP5481104B2 (ja) * 2009-06-11 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置
US8378498B2 (en) 2010-09-09 2013-02-19 International Business Machines Corporation Chip assembly with a coreless substrate employing a patterned adhesive layer
US8823164B2 (en) * 2011-10-28 2014-09-02 International Business Machines Corporation Heatsink attachment module
US8986806B1 (en) 2012-04-20 2015-03-24 Amkor Technology, Inc. Warpage control stiffener ring package and fabrication method
US9607951B2 (en) 2013-08-05 2017-03-28 Mediatek Singapore Pte. Ltd. Chip package
US10964677B2 (en) * 2017-10-06 2021-03-30 Intel Corporation Electronic packages with stacked sitffeners and methods of assembling same
US11367700B2 (en) 2017-12-29 2022-06-21 Huawei Technologies Co., Ltd. Electronic package, terminal and method for processing electronic package
US20210112679A1 (en) * 2020-12-22 2021-04-15 Intel Corporation System and method to help mitigate heat in an electronic device
DE102021113686A1 (de) 2021-05-27 2022-12-01 Infineon Technologies Ag Halbleitergehäuse, das einen laminierten chipträger mit metallbarrieren aufweist und verfahren zur herstellung desselben

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1123468A (zh) * 1994-07-11 1996-05-29 国际商业机器公司 使用柔性环氧树脂将散热器直接固定到芯片载体
US5724230A (en) * 1996-06-21 1998-03-03 International Business Machines Corporation Flexible laminate module including spacers embedded in an adhesive
CN1188563A (zh) * 1995-05-18 1998-07-22 株式会社日立制作所 半导体器件及其制造方法
CN1202985A (zh) * 1995-06-07 1998-12-23 杜拉塞尔公司 改进锂离子电池的方法
US5949137A (en) * 1997-09-26 1999-09-07 Lsi Logic Corporation Stiffener ring and heat spreader for use with flip chip packaging assemblies
US6011304A (en) * 1997-05-05 2000-01-04 Lsi Logic Corporation Stiffener ring attachment with holes and removable snap-in heat sink or heat spreader/lid
US6111313A (en) * 1998-01-12 2000-08-29 Lsi Logic Corporation Integrated circuit package having a stiffener dimensioned to receive heat transferred laterally from the integrated circuit
US6191478B1 (en) * 1999-06-07 2001-02-20 Agilent Technologies Inc. Demountable heat spreader and high reliability flip chip package assembly

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5014159A (en) * 1982-04-19 1991-05-07 Olin Corporation Semiconductor package
DE3307704C2 (de) * 1983-03-04 1986-10-23 Brown, Boveri & Cie Ag, 6800 Mannheim Stromrichtermodul mit Befestigungslaschen
JP3267409B2 (ja) * 1992-11-24 2002-03-18 株式会社日立製作所 半導体集積回路装置
DE4332115B4 (de) 1993-09-22 2004-06-03 Philips Intellectual Property & Standards Gmbh Anordnung zur Kühlung mindestens einen Kühlkörper aufweisenden Leiterplatte
US5801440A (en) * 1995-10-10 1998-09-01 Acc Microelectronics Corporation Chip package board having utility rings
AU7096696A (en) 1995-11-28 1997-06-19 Hitachi Limited Semiconductor device, process for producing the same, and packaged substrate
US5767447A (en) * 1995-12-05 1998-06-16 Lucent Technologies Inc. Electronic device package enclosed by pliant medium laterally confined by a plastic rim member
FR2747235B1 (fr) * 1996-04-03 1998-07-10 Bull Sa Boitier de circuit integre
DE19623826C2 (de) 1996-06-14 2000-06-15 Siemens Ag Verfahren zur Herstellung eines Trägerelements für Halbleiterchips
US6037193A (en) * 1997-01-31 2000-03-14 International Business Machines Corporation Hermetic sealing of a substrate of high thermal conductivity using an interposer of low thermal conductivity
US5898571A (en) * 1997-04-28 1999-04-27 Lsi Logic Corporation Apparatus and method for clip-on attachment of heat sinks to encapsulated semiconductor packages
US5990418A (en) * 1997-07-29 1999-11-23 International Business Machines Corporation Hermetic CBGA/CCGA structure with thermal paste cooling
US5919329A (en) * 1997-10-14 1999-07-06 Gore Enterprise Holdings, Inc. Method for assembling an integrated circuit chip package having at least one semiconductor device
JP3097644B2 (ja) * 1998-01-06 2000-10-10 日本電気株式会社 半導体装置接続構造及び接続方法
US6201301B1 (en) * 1998-01-21 2001-03-13 Lsi Logic Corporation Low cost thermally enhanced flip chip BGA
TW388976B (en) * 1998-10-21 2000-05-01 Siliconware Precision Industries Co Ltd Semiconductor package with fully exposed heat sink
US6191360B1 (en) * 1999-04-26 2001-02-20 Advanced Semiconductor Engineering, Inc. Thermally enhanced BGA package
US6376769B1 (en) * 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
US6242279B1 (en) * 1999-06-14 2001-06-05 Thin Film Module, Inc. High density wire bond BGA
US6452804B1 (en) * 1999-07-15 2002-09-17 Incep Technologies, Inc. Method and apparatus for thermal and mechanical management of a power regulator module and microprocessor in contact with a thermally conducting plate
US6452113B2 (en) * 1999-07-15 2002-09-17 Incep Technologies, Inc. Apparatus for providing power to a microprocessor with integrated thermal and EMI management
US6309908B1 (en) * 1999-12-21 2001-10-30 Motorola, Inc. Package for an electronic component and a method of making it
US6285550B1 (en) * 2000-01-04 2001-09-04 Hewlett Packard Company Sub-cooled processor and companion voltage regulator
US6338985B1 (en) * 2000-02-04 2002-01-15 Amkor Technology, Inc. Making chip size semiconductor packages
US6660561B2 (en) * 2000-06-15 2003-12-09 Dpac Technologies Corp. Method of assembling a stackable integrated circuit chip
US6432742B1 (en) * 2000-08-17 2002-08-13 St Assembly Test Services Pte Ltd. Methods of forming drop-in heat spreader plastic ball grid array (PBGA) packages
JP4529262B2 (ja) * 2000-09-14 2010-08-25 ソニー株式会社 高周波モジュール装置及びその製造方法
US6486554B2 (en) * 2001-03-30 2002-11-26 International Business Machines Corporation Molded body for PBGA and chip-scale packages
US6903278B2 (en) * 2001-06-29 2005-06-07 Intel Corporation Arrangements to provide mechanical stiffening elements to a thin-core or coreless substrate
US6599779B2 (en) * 2001-09-24 2003-07-29 St Assembly Test Service Ltd. PBGA substrate for anchoring heat sink

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1123468A (zh) * 1994-07-11 1996-05-29 国际商业机器公司 使用柔性环氧树脂将散热器直接固定到芯片载体
CN1188563A (zh) * 1995-05-18 1998-07-22 株式会社日立制作所 半导体器件及其制造方法
CN1202985A (zh) * 1995-06-07 1998-12-23 杜拉塞尔公司 改进锂离子电池的方法
US5724230A (en) * 1996-06-21 1998-03-03 International Business Machines Corporation Flexible laminate module including spacers embedded in an adhesive
US6011304A (en) * 1997-05-05 2000-01-04 Lsi Logic Corporation Stiffener ring attachment with holes and removable snap-in heat sink or heat spreader/lid
US5949137A (en) * 1997-09-26 1999-09-07 Lsi Logic Corporation Stiffener ring and heat spreader for use with flip chip packaging assemblies
US6111313A (en) * 1998-01-12 2000-08-29 Lsi Logic Corporation Integrated circuit package having a stiffener dimensioned to receive heat transferred laterally from the integrated circuit
US6191478B1 (en) * 1999-06-07 2001-02-20 Agilent Technologies Inc. Demountable heat spreader and high reliability flip chip package assembly

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811431A (zh) * 2012-11-02 2014-05-21 辉达公司 开放阻焊层和或电介质

Also Published As

Publication number Publication date
WO2003030256A2 (en) 2003-04-10
US7045890B2 (en) 2006-05-16
CN1596468A (zh) 2005-03-16
WO2003030256A3 (en) 2003-08-28
AU2002319797A1 (en) 2003-04-14
EP1430528A2 (en) 2004-06-23
US20030062618A1 (en) 2003-04-03
MY129594A (en) 2007-04-30

Similar Documents

Publication Publication Date Title
CN100380641C (zh) 用来提高半导体封装件的结构刚度的装置
US8072768B2 (en) Multilayer printed circuit board structure comprising an integrated electrical component, and production method therefor
US8123965B2 (en) Interconnect structure with stress buffering ability and the manufacturing method thereof
US6951773B2 (en) Chip packaging structure and manufacturing process thereof
KR100711675B1 (ko) 반도체 장치 및 그 제조 방법
JP4510020B2 (ja) 電子モジュールの製造方法
CN101395715B (zh) 电子器件封装、模块以及电子器件
US20080017968A1 (en) Stack type semiconductor package and method of fabricating the same
US20130026652A1 (en) Semiconductor device
US20060044735A1 (en) Package substrate for a semiconductor device, a fabrication method for same, and a semiconductor device
US20130221442A1 (en) Embedded power stage module
US20050230824A1 (en) BGA semiconductor device having a dummy bump
US6903278B2 (en) Arrangements to provide mechanical stiffening elements to a thin-core or coreless substrate
US6552267B2 (en) Microelectronic assembly with stiffening member
US8642896B2 (en) Printed circuit board, printed circuit board fabrication method, and electronic device including printed circuit board
JP2006303114A (ja) 多段構成半導体モジュールおよびその製造方法
US6472305B1 (en) Method of manufacturing bonded structure of film substrate and semiconductor chip
US9087781B2 (en) Semiconductor device and method of manufacturing the same
US8274153B2 (en) Electronic component built-in wiring substrate
CN110459521B (zh) 覆晶封装基板和电子封装件
CN115985855B (zh) 功率模块和功率模块的制备方法
CN102194759A (zh) 半导体元件封装体、环结构、及制造半导体封装体的方法
US20070023875A1 (en) Semiconductor package and manufacturing method thereof
CN110858576B (zh) 覆晶封装基板及其制法
US20030201544A1 (en) Flip chip package

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080409

Termination date: 20170808

CF01 Termination of patent right due to non-payment of annual fee