CN100378868C - 用于位线信号的读出放大器装置以及读出放大方法 - Google Patents

用于位线信号的读出放大器装置以及读出放大方法 Download PDF

Info

Publication number
CN100378868C
CN100378868C CNB2003101232690A CN200310123269A CN100378868C CN 100378868 C CN100378868 C CN 100378868C CN B2003101232690 A CNB2003101232690 A CN B2003101232690A CN 200310123269 A CN200310123269 A CN 200310123269A CN 100378868 C CN100378868 C CN 100378868C
Authority
CN
China
Prior art keywords
transistor
switching
bit lines
transistors
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003101232690A
Other languages
English (en)
Other versions
CN1519860A (zh
Inventor
马丁·布罗克斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1519860A publication Critical patent/CN1519860A/zh
Application granted granted Critical
Publication of CN100378868C publication Critical patent/CN100378868C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本发明提供了一种用于位线信号(103、104)的读出放大器装置(100)，它具有：位线对，包括两个被提供互补位线信号(103、104)的位线(107、108)；切换装置(101)，在位线之间交叉耦合连接，该切换装置具有第一晶体管对(201、202)和第二晶体管对(105、106)，切换装置(101)还具有一切换晶体管对，该切换晶体管对包括与第一晶体管(201、202)串联连接的两个切换晶体管(205、206)，其中切换信号(207)可被提供到切换晶体管(205、206)的栅极；和保持装置(102)，该保持装置连接在位线(107、108)之间，用于保持可利用切换装置(101)切换的位线信号(103、104)的电平，位线信号(103、104)被提供到位线(107、108)上。

Description

用于位线信号的读出放大器装置以及读出放大方法
技术领域
本发明涉及一种用于读出和放大位线信号的读出放大器(S/A)，特别涉及一种可以利用低阵列电压操作的读出放大器。
背景技术
在图1中短划线A的区域内示出位于DRAM环境(DRAM＝动态随机存取存储器)中的读出放大器。经过读出放大器中的位线来提供位线信号INLT和IBLC。
图2中的局部读出放大器结构中更加详细的示出了图1中所示的传统交叉耦合的读出放大器。
图3示出相关的时序图，图3A示出作为时间函数且可用于利用预充电来读出的位线信号IBLc(短划线)和IBLt(虚线)。作为一个例子，在0-80ns(十亿分之一秒)的范围内将时间轴细分。
图3B示出两个字线信号WL(短划线)、两个输入到下级放大器组的信号(EQLR)以及提供到上级放大器组中的信号EQLL。在测量周期开始时，还没有施加信号EQLR和信号MUX1(见图1)。
另外，将从图1中的读出放大器提供到下级晶体管对的信号MUXr从中间电平VINP驱动到升高的电平VPP。与此同时，字线WL上的电平也升高，从而可以读取存储单元阵列(DRAM)的单元电容器。
当如本文中所述读出“0”时，位线IBLt上的电压电平在电荷转移后降低。然后通过将位于晶体管N1和N2之间的连接点处的信号SAN设定为低电平，将晶体管P1和P2之间的连接点处的信号SAP设定为高电平，开始利用读出放大器进行读出。
这样，晶体管N1、N2和P1、P2开始作为交叉耦合的反相器或作为切换装置工作，结果电IBLt被放大为零，电压IBLc被放大为VBLH。
在周期结束时，如图3(b)中的时序图所示，字线电平WL降低(在该例子中在大约为52ns处)。然后所有的其它电压转为初始电平，从而开始自动预充电直到初始电平VBLH/2为止。
该传统方法的优点在于在图1中标注为A的读出放大器中读出和放大只需进行一次充电，该充电相当于位线的电容乘以VBLH/2(在位线高电平的电压，见图1)。
传统方法的主要缺点在于不能充分降低电压VBHL，而这一点是下一代DRAM读出放大器所需要的。当读出“0”时，晶体管N1需要对线IBLt放电。相反，晶体管N1的栅/源极电压甚至经常小于电压电平VBLH/2。
晶体管N1的源极电平，即所述的电平SAN被拉降为“0”，由于IBLt和IBLc之间的线耦合电容，IBLc电平也从预充电电平VBLH/2少是减小。随后，电平VBLH的设定越低，读出放大器中执行的读出和放大也就越慢。这在电路结构中是不能容忍的，因为读出速度决定了行启动和第一次从该行中读出的容量之间的最小时间。该时间特指数据表中(对这种放大器结构的说明)的tRCD。
对该问题的传统解决方法包括减小相关装置的阈值电压。但是，当位线上的信号被放大时通过装置的并联电流限制了阈值电压可能降低到的电平。
在这种情况下，在源极SAN和漏极(例如图2中的IBLc)之间施加全部电平VBLH。但是，由于在传统存储装置(DRAM)中，需要同时设定或重设数千条位线，因此只能允许非常小的并联电流或漏电流。
任何通过减小阈值电压(Vth)来减小VBLH都受到严格限制，因此VBLH不能有效降低。
另一个已经提出的方案是负地操作SAN。这是由于SAN驱动器非常复杂，就是说需要提供三个电压电平，即VBLH/2、地电平和负值。
另外，当负地操作SAN时，晶体管的FET连接点被正向偏置。
另一种解决上述问题的方法包括提供地电平预充电，而不是执行VBLH/2预充电。但是由于读出和放大需要充电，而该充电是由位线的电容乘以VBLH(前面是乘以VBLH/2)来控制的，因此导致产生功耗增加的缺点。
传统设计结构的另一重要缺点在于由于当阵列晶体管处于关闭状态时必须确保足够的电流，且当位线没有被选择时WO相对于位线被负地偏置，因此不再可能发生地电平预充电。但是，地电平预充电要求不通过地来提供预充电电平。高漏电电流或高并联电流将导致利用接地位线来负地偏置的位线WL的情况。
发明内容
本发明的一个目的是提供一种读出放大器装置和用于读出和放大位线信号的方法，其中在减小操作电压的同时，可以克服现有技术中读出放大器装置的不利之处。
本发明其它改进在从属权利要求中说明。
本发明的主要思路是将传统的读出放大器加入到附加保持装置中，该传统读出放大器是切换装置的形式，该附加保持装置是晶体管对的形式。
这样可以将切换晶体管加入到切换装置中晶体管对中，就是说切换晶体管可与第一晶体管串联，从而确保在可预定的时间以低操作电压可靠地对它们进行切换，并通过在保持装置中交叉耦合另一晶体管对确保实现保持功能，该保持功能也就是可在位线上预先确定的电压电平的保持。
这样可以降低切换装置中晶体管的阈值电压，从而可实现低操作电压。
本发明用于位线信号的读出放大器装置包括：
a)位线对，包括两个被提供互补位线信号的位线；
b)切换装置，在位线之间交叉耦合连接，具有：
b1)第一晶体管对，它包括在位线之间串联的两个第一晶体管，其中两个第一晶体管的栅极与位线交叉耦合，两个第一晶体管通过第一连接点彼此连接；和
b2)第二晶体管对，它包括在位线之间串联的两个第二晶体管，其中两个第二晶体管的栅极与位线交叉耦合，两个第二晶体管通过第二连接点彼此连接；其中切换装置还具有切换晶体管对，该切换晶体管对包括利用一串联电路分别与两个第一晶体管连接的两个切换晶体管，该串联电路包括在各位线和第一连接点之间连接的第一晶体管和切换晶体管；在这种情况下，切换信号可被提供到切换晶体管的栅极，和一保持装置，它连接在位线之间，用于保持可利用切换装置切换的位线信号的电平，位线信号被提供到位线上。
本发明各方面的优点和改进将在从属权利要求中限定。
根据本发明的一最佳改进，保持装置具有一第三晶体管对，该第三晶体管对包括串联连接在位线之间的两个第三晶体管，第三晶体管的栅极与位线交叉耦合，这两个第三晶体管通过第三连接点彼此连接。
根据本发明的另一最佳改进，切换晶体管和第一晶体管、第二晶体管以及第三晶体管都为场效应管。
根据另一最佳改进，切换晶体管和第一晶体管、第二晶体管以及第三晶体管都为双极晶体管。
根据本发明的另一最佳改进，切换晶体管具有低阈值电压。
根据本发明的另一最佳改进，包括各第一晶体管和切换晶体管的串联电路的结构与NAND相似。
另外，根据本发明用于读出和放大位线信号的方法包括以下步骤：
a)通过包括两个位线的位线对提供两个位线信号；
b)利用切换装置切换，该切换装置在位线之间交叉耦合连接且具有：
b1)第一晶体管对，它包括在位线之间串联的两个第一晶体管，其中两个第一晶体管的栅极与位线交叉耦合，两个第一晶体管通过第一连接点彼此连接；和
b2)第二晶体管对，它包括在位线之间串联的两个第二晶体管，其中两个第二晶体管的栅极与位线交叉耦合，两个第二晶体管通过第二连接点彼此连接，其中切换装置中与第一晶体管串连的两个切换晶体管利用一串联电路导通，该串联电路包括在各位线和该连接之间形成的第一晶体管和切换晶体管，被提供到切换晶体管的栅极的切换信号用于切换导通，通过在位线之间连接的保持装置来保持利用切换装置切换的位线信号的电平，位线信号被提供到位线上。
根据本发明的另一最佳改进，位线对上的位线信号彼此互补。
根据本发明的另一最佳改进，保持装置中的第三晶体管对之间的第三连接点和切换装置的第二连接点上提供的信号电平相似。
附图说明
在下面的描述中将参照附图更加详细的说明本发明的典型实施例。附图为：
图1示出具有现有技术的中央读出放大器的位线/字线结构；
图2示出图1中短划线A所包围的电路区域；
图3A示出在传统读出放大器结构中出现的位线信号的电路图；
图3B示出在传统结构中字线信号和其它信号；
图4示出根据本发明一最佳实施例的读出放大器装置，它可应用于位线/字线结构；
图5更详细的示山图4的读出放大器装置；
图6示出利用本发明的方法而出现的位线信号和切换信号的时序图。
具体实施方式
在附图中相同的附图标记表示相同或功能相同的部件或步骤。
图4示出本发明读出放大装置100的整体电路结构，它应用在位线/字线环境例如DRAM中(DRAM＝动态随机存储器)。示例性的，从该环境中向读出放大器装置100提供位线信号103和104。
在图5中更详细的示出由图4中短划线包围的区域100。
图5示出两个位线107和108，它们称为一个位线对。位线信号103和104被提供到这些位线，且必须一方面被读出另一方而被放大和/或保持在该读出放大器装置中。
本发明的读出放大器装置100可细分为两个装置，即切换装置101和保持装置102。与现有技术中的读出放大器装置相反，这使得很容易通过电路图来区分位线的切换和位线上信号电平的保持。
在传统的读出放大器中，切换装置101中提供有第一晶体管对201、202和第二晶体管对105、106，且它们交叉耦合以形成反相器。彼此串联的各晶体管对的源极/漏极连接点形成用于第一晶体管对201、202的第一连接点203和用于第二晶体管对105、106的第二连接点204。
根据本发明，第一晶体管对201、202中的晶体管并不是分别直接与位线107和108连接。切换晶体管205和206分别连接在位线和各第一晶体管之间，切换信号207可被提供到它们的栅极上。
这样产生了一串联电路，包括第一切换晶体管205、第一晶体管对的第一晶体管201、第一晶体管对的第二晶体管202和第二切换晶体管206，且这些晶体管按照这样的顺序连接在位线107和位线108之间。附加切换晶体管205和206可以确保读出放大器可靠的切换导通，从而使相关的电平可以可靠的提供在位线上，即使操作电压较低时也是如此。
图6示出本发明读出放大器装置主要信号波形的时序图。在图6中，信号波形被示为作为时间(0.0ns-80ns)函数的电压(0.0-2.0V)。
虚线示出切换信号207。在本发明的示意性实施例中，该切换信号局限在10ns-25ns的时间范围内。这意味着在读出放大器装置开始读出位线信号之前，切换信号是脉动的或“选通”的。在足以结束信号电平读出的时间段内切换信号207保持高电平。在图6中，该时间段大约为15ns。由于在该时间段后切换信号207降低为低电平(在该例子中为0V)，且如现有技术中一样对并联电流或漏电流没有任何限制，因此第一晶体管对中的两个晶体管，即晶体管201和202的阈值电压可以非常低。
根据本发明，可通过保持装置102来确保切换后状态的保持或提供到位线107和108上的信号电平的保持。该保持装置102具有一第三晶体管对，包括晶体管301和302，这两个晶体管串联连接在位线107和108之间，并通过第三连接点303彼此连接。
第三晶体管301和302的栅极以传统方式交叉耦合，即晶体管301的栅极与另一位线108连接，晶体管302的栅极与位线107连接，其中晶体管301的漏极与位线107连接，晶体管302的源极与位线108连接。
快速切换装置101意味着对于形成第一晶体管对的晶体管201、202可以使用具有非常低的阈值电压且仍然可以执行快速切换处理的装置。
当希望降低用于整个读出放大器装置的电源电压或操作电压时，这一点尤其重要。相反，由于用于切换装置101的切换晶体管205和206是通过全内部芯片电压(操作电压)来驱动的，因此在保持装置102中提供的第三晶体管对301、302具有正常的阈值电压。
在保持装置中提供的晶体管301、302只能确保在读出之后和在对交叉耦合状态下的对位线进行写访问期间，分别保持位线信号103和104的电平(存在于位线107和108上)。这里不再需要对位线信号提供时间临界切换函数，所述位线信号是通过保持装置102中的晶体管301和302而传输的。
虽然本发明的装置与传统读出放大器结构相比多需要四个晶体管，但他们仍然相对较小。
切换晶体管205和206是利用全内部电压来驱动的，并以串联方式与第一晶体管对中的各晶体管201和202连接。因此晶体管201、202、205和206具有与NAND相似的结构，这对空间节省是有利的。
与用于VINT的1.5V相比，未来技术将使用1.3V幅度的芯片电压VBLH。由于具有低极值电压的第一晶体管对201、202与具有正常极值电压的切换晶体管对205、206之间的极值存在差别，因此对于相同(栅极)宽度来说，切换晶体管205、206的电流驱动能力是第一晶体管对201、202中晶体管的电流驱动能力的两倍到四倍。
如果需要，还可以通过增加驱动电压来操作切换晶体管对中的切换晶体管205和206，提高电流驱动能力，该驱动电压是芯片可用的。位于保持装置102中的第三晶体管对中的第三晶体管301、302的优点在于不在关键路径上。
图1-3所示的传统读出放大器装置和用于传统方法的时序图，被参照并应用在说明书中。
虽然上面已经参照最佳实例性实施例描述了本发明，但这并不意味着限制了这些实施例，它们还可以多种方式被修改。
本发明并不局限于所引用的应用选择。
附图标记列表
在附图中，相同的附图标记表示相同或功能相同的部件或步骤。
100读出放大器装置
101切换装置
102保持装置
103位线信号
104
105第二晶体管对
106
107位线
108
201第一晶体管对
202
203第一连接点
204第二连接点
205切换晶体管对
206
207切换信号
301第三晶体管对
302
303第三连接点

Claims (8)

1.用于位线信号的读出放大器装置，包括：
a)位线对，包括两条被提供互补位线信号(103、104)的位线(107、108)。
b)切换装(101)，在位线(107、108)之间交叉耦合连接，具有：
b1)第一晶体管对，它包括在位线(107、108)之间串联的两个第一晶体管(201、202)，其中两个第一晶体管(201、202)的栅极与两条位线(107、108)交叉耦合，两个第一晶体管(201、202)通过第一连接点(203)彼此连接；和
b2)第二晶体管对，它包括在位线(107、108)之间串联的两个第二晶体管(105、106)，其中两个第二晶体管(105、106)的栅极与两条位线(107、108)交叉耦合，两个第二晶体管(105、106)通过第二连接点(204)彼此连接；
其特征在于
c)切换装置(101)还具有一切换晶体管对，该切换晶体管对包括利用串联电路分别与两个第一晶体管(201、202)连接的两个切换晶体管(205、206)，其中切换晶体管对中的一个切换晶体管(205)串联连接在一条位线(107)和一个第一晶体管(201)之间，以及切换晶体管对中的另一个切换晶体管(206)串联连接在另一条位线(108)和另一第一晶体管(202)之间，该串联电路中的所述一个第一晶体管(201)位于所述一个切换晶体管(205)和第一连接点(203)之间，所述另一第一晶体管(202)位于所述另一个切换晶体管(206)和第一连接点(203)之间；在这种情况下，切换信号(207)可被提供到两个切换晶体管(205、206)的栅极；和
d)保持装置(102)，连接在所述一条位线(107)和所述另一条位线(108)之间，用于保持可利用切换装置(101)切换的互补位线信号(103、104)的电平，互补位线信号(103、104)被提供到所述一条位线(107)和所述另一条位线(108)上。
2.如权利要求1所述的装置，其特征在于保持装置(102)具有一第三晶体管对，该第三晶体管对包括串联连接在所述一条位线(107)和所述另一条位线(108)之间的两个第三晶体管(301、302)，两个第三晶体管(301、302)的栅极与所述一条位线(107)和所述另一条位线(108)交叉耦合，这两个第三晶体管(301、302)通过第三连接点(303)彼此连接。
3.如权利要求2所述的装置，其特征在于切换晶体管(205、206)中的每个、以及第一晶体管(201、202)、第二晶体管(105、106)、第三晶体管(301、302)中的每个都为场效应晶体管。
4.如权利要求2所述的装置，其特征在于切换晶体管(205、206)中的每个、以及第一晶体管(201、202)、第二晶体管(105、106)、第三晶体管(301、302)中的每个都是双极晶体管。
5.如权利要求1所述的装置，其特征在于切换晶体管(205、206)中的每个都具有低阈值电压。
6.如权利要求1所述的装置，其特征在于包括各第一晶体管(201、202)和切换晶体管(205、206)的串联电路的紧凑结构与NOT-AND相似。
7.用于读出和放大位线信号(103、104)的方法，包括以下步骤：
a)通过包括一条位线(107)和另一条位线(108)的位线对提供两个互补位线信号(103、104)；
b)切换切换装置(101)，该切换装置在一条位线(107)和另一条位线(108)之间交叉耦合连接且具有：
b1)第一晶体管对，它包括在所述一条位线(107)和所述另一条位线(108)之间串联的两个第一晶体管(201、202)，其中两个第一晶体管(201、202)的栅极与所述一条位线(107)和所述另一条位线(108)交叉耦合，两个第一晶体管(201、202)通过第一连接点(203)彼此连接；和
b2)第二晶体管对，它包括在所述一条位线(107)和所述另一条位线(108)之间串联的两个第二晶体管(105、106)，其中两个第二晶体管(105、106)的栅极与所述一条位线(107)和所述另一条位线(108)交叉耦合，两个第二晶体管(105、106)通过第二连接点(204)彼此连接，
其特征在于该方法还包括以下步骤
c)利用切换信号借助一串联电路切换在切换装置(101)中与两个第一晶体管(201、202)串联的两个切换晶体管(205、206)，其中切换晶体管对中的一个切换晶体管(205)串联连接在一条位线(107)和一个第一晶体管(201)之间，以及切换晶体管对中的另一个切换晶体管(206)串联连接在另一条位线(108)和另一第一晶体管(202)之间，该串联电路中的所述一个第一晶体管(201)位于所述一个切换晶体管(205)和第一连接点(203)之间，所述另一第一晶体管(202)位于所述另一个切换晶体管(206)和第一连接点(203)之间，该切换信号(207)被提供到两个切换晶体管(205、206)的栅极；和
d)电平保持，通过在位线(107、108)之间连接的保持装置(102)来保持利用切换装置(101)切换的互补位线信号(103、104)的电平，互补位线信号(103、104)被提供到所述一条位线(107)和所述另一条位线(108)上。
8.如权利要求7所述的方法，其特征在于保持装置(102)中的第三晶体管对之间的第三连接点(303)和切换装置(101)的第二连接点(204)上提供的信号电平相同。
CNB2003101232690A 2002-12-23 2003-12-23 用于位线信号的读出放大器装置以及读出放大方法 Expired - Fee Related CN100378868C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10260602A DE10260602B3 (de) 2002-12-23 2002-12-23 Erfassungsverstärkervorrichtung für niedrige Spannungen
DE10260602.1 2002-12-23

Publications (2)

Publication Number Publication Date
CN1519860A CN1519860A (zh) 2004-08-11
CN100378868C true CN100378868C (zh) 2008-04-02

Family

ID=32694864

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101232690A Expired - Fee Related CN100378868C (zh) 2002-12-23 2003-12-23 用于位线信号的读出放大器装置以及读出放大方法

Country Status (3)

Country Link
US (1) US7049854B2 (zh)
CN (1) CN100378868C (zh)
DE (1) DE10260602B3 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7227799B2 (en) * 2005-04-29 2007-06-05 Infineon Technologies Ag Sense amplifier for eliminating leakage current due to bit line shorts
US8345498B2 (en) * 2011-02-17 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Sense amplifier
US8872258B2 (en) * 2012-01-26 2014-10-28 Ps4 Luxco S.A.R.L. Semiconductor memory device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4439842A (en) * 1979-12-28 1984-03-27 International Business Machines Corp. Bipolar transistor read only or read-write store with low impedance sense amplifier
US5526314A (en) * 1994-12-09 1996-06-11 International Business Machines Corporation Two mode sense amplifier with latch
CN1198572A (zh) * 1997-03-14 1998-11-11 冲电气工业株式会社 读出放大器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4972471A (en) * 1989-05-15 1990-11-20 Gary Gross Encoding system
JPH0757466A (ja) * 1993-08-12 1995-03-03 Toshiba Corp 半導体集積回路
US5748763A (en) * 1993-11-18 1998-05-05 Digimarc Corporation Image steganography system featuring perceptually adaptive and globally scalable signal embedding
US5739864A (en) * 1994-08-24 1998-04-14 Macrovision Corporation Apparatus for inserting blanked formatted fingerprint data (source ID, time/date) in to a video signal
DE19536486C2 (de) * 1995-09-29 1997-08-07 Siemens Ag Bewerter- und Verstärkerschaltung
US6381341B1 (en) * 1996-05-16 2002-04-30 Digimarc Corporation Watermark encoding method exploiting biases inherent in original signal
US6011758A (en) * 1996-11-07 2000-01-04 The Music Connection System and method for production of compact discs on demand
JPH1139877A (ja) * 1997-07-15 1999-02-12 Mitsubishi Electric Corp 半導体記憶装置
US5862089A (en) * 1997-08-14 1999-01-19 Micron Technology, Inc. Method and memory device for dynamic cell plate sensing with ac equilibrate
US6285774B1 (en) * 1998-06-08 2001-09-04 Digital Video Express, L.P. System and methodology for tracing to a source of unauthorized copying of prerecorded proprietary material, such as movies
US6405203B1 (en) * 1999-04-21 2002-06-11 Research Investment Network, Inc. Method and program product for preventing unauthorized users from using the content of an electronic storage medium
US6222394B1 (en) * 2000-02-03 2001-04-24 International Business Machines Corporation SOI CMOS sense amplifier with enhanced matching characteristics and sense point tolerance
CN1225739C (zh) * 2001-07-04 2005-11-02 松下电器产业株式会社 读出放大电路
US6806737B2 (en) * 2002-03-21 2004-10-19 Raymond Jit-Hung Sung Bi-directional amplifier and method for accelerated bus line communication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4439842A (en) * 1979-12-28 1984-03-27 International Business Machines Corp. Bipolar transistor read only or read-write store with low impedance sense amplifier
US5526314A (en) * 1994-12-09 1996-06-11 International Business Machines Corporation Two mode sense amplifier with latch
CN1198572A (zh) * 1997-03-14 1998-11-11 冲电气工业株式会社 读出放大器

Also Published As

Publication number Publication date
US20040178830A1 (en) 2004-09-16
DE10260602B3 (de) 2004-08-12
CN1519860A (zh) 2004-08-11
US7049854B2 (en) 2006-05-23

Similar Documents

Publication Publication Date Title
US5625597A (en) DRAM having test circuit capable of performing function test of refresh counter and measurement of refresh cycle simultaneously
JP3116921B2 (ja) 半導体記憶装置
US7023749B2 (en) Semiconductor integrated circuit device
US10672435B2 (en) Sense amplifier signal boost
JPH09147560A (ja) 半導体記憶装置におけるデータ伝送路のショート方法及び半導体記憶装置
JPH0713857B2 (ja) 半導体記憶装置
CN116434794B (zh) 基于下交叉耦合的自适应关断型sram灵敏放大器电路、模块
US5361233A (en) Semiconductor memory apparatus
US6392951B2 (en) Semiconductor storage device
US4238841A (en) Dynamic semiconductor memory read/write access circuit
CN100378868C (zh) 用于位线信号的读出放大器装置以及读出放大方法
CN116168736B (zh) 基于上交叉耦合的自适应关断型sram灵敏放大器电路、模块
US20230223071A1 (en) Control amplifying circuit, sense amplifier and semiconductor memory
US7724588B2 (en) Overdrive write method, write amplifier power generating circuit, and semiconductor memory device including the same
WO2023123666A1 (zh) 一种控制放大方法及电路、灵敏放大器和半导体存储器
US20020021608A1 (en) Semiconductor memory device
JP2005346749A (ja) 半導体集積回路
JP3064561B2 (ja) 半導体記憶装置
KR0145859B1 (ko) 승압전압이 사용되는 컬럼선택수단을 구비하는 반도체 메모리
TWI815481B (zh) 有與邏輯電路統一的主供電電壓源的動態隨機存取記憶體
US11605421B2 (en) Semiconductor device having driver circuits and sense amplifiers
KR940005686B1 (ko) Dram용 감지 증폭기
JPH01192078A (ja) 半導体記憶装置及びレベルシフト回路
KR102652188B1 (ko) 전류 래치 센스 앰프 및 메모리 장치
JPS6299988A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee