CN100373570C - 使用散射技术最优化电路结构的制造过程 - Google Patents

使用散射技术最优化电路结构的制造过程 Download PDF

Info

Publication number
CN100373570C
CN100373570C CNB2003801017936A CN200380101793A CN100373570C CN 100373570 C CN100373570 C CN 100373570C CN B2003801017936 A CNB2003801017936 A CN B2003801017936A CN 200380101793 A CN200380101793 A CN 200380101793A CN 100373570 C CN100373570 C CN 100373570C
Authority
CN
China
Prior art keywords
wafer
assembly
inner structure
signature
repeat circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003801017936A
Other languages
English (en)
Other versions
CN1706037A (zh
Inventor
B·K·初
B·辛格
R·苏布拉马尼安
B·兰加拉让
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of CN1706037A publication Critical patent/CN1706037A/zh
Application granted granted Critical
Publication of CN100373570C publication Critical patent/CN100373570C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/17Systems in which incident light is modified in accordance with the properties of the material investigated
    • G01N21/47Scattering, i.e. diffuse reflection
    • G01N21/4738Diffuse reflection, e.g. also for testing fluids, fibrous materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明揭示一种用来监测与控制半导体制造程序的系统与方法。根据基于散射测量法的技术,在晶圆片经历制造程序时,测量在晶圆片上演变的重复电路内结构。该等测量值可用来产生前馈及/或回馈控制数据,该等数据用来选择性调整一个或更多个制造组件及/或与其相关联的操作参数,以调适制造过程。此外,该等测量值可用来,例如,根据成本效益分析决定是否作废晶圆片或彼的部份。直接测量电路内结构可减少有价值的芯片实质资产的牺牲,因为可能不需要在晶圆片中形成测试光栅结构,且也有助于控制实际影响所得芯片效能的组件。

Description

使用散射技术最优化电路结构的制造过程
技术领域
本发明概括地关于半导体制造程序的监测且/或控制,且特别是关于一种系统与方法,用来获得在制造程序中形成的电路结构的尺寸量度且对应该尺寸量度而控制制造程序。
背景技术
在半导体产业中,有一种朝向更高器件密度的持续性趋势。为了实现此种高密度,朝向缩小半导体晶圆上的器件尺寸(例如在次微米水准)的努力一向且持续进行者。为了完成此种高度器件组装密度,在晶圆片的小四方形部份,一般叫做晶方(die)者之上,所制造的集成电路(IC)中需要愈来愈小的特征与结构尺寸。这可能包括互联机的宽度与间距,接触孔的间距与直径,表面几何例如不同结构的角与边以及其它特征的表面几何。为了缩小器件尺寸,需要对制造程序给予更精密的控制。电路结构及其间的尺寸可称为关键尺寸(criticaldimension)(CD)。减少CD,与复制更精确的有助于通过缩小的电路结构与增加组装密度达到更高的器件密度。
制造半导体或IC的方法典型地包括一百个以上的步骤(例如曝光,烘焙,显影),其中可能在单一晶圆片上,且更特别是在晶圆的每一晶粒上形成数百份集成电路的复制体(copy)。在许多这些步骤中,包括在特定位置覆盖材料或从现有的层移除材料的以形成合意的电路结构或组件。通常,制造程序包括在一基板之上与之中建立数个图案化层,最终再形成完整的集成电路。此造层制造过程建立电性动态区于半导体晶圆片之内与其表面之上。此种电性动态区的层对层的对位与隔离会影响可在晶圆片上形成结构的精密度。如果诸层没有在可接受的容限度内对位,则会发生覆盖误差而连累电性动态区的效能且对芯片可靠性有不利影响。
发明内容
为了提供对本发明某些局面的基本了解,乃于下面提出本发明的简化概要。此概要不是本发明的广泛综述。其系希望不是用来鉴定本发明的关键或重要组件,也不是把本发明的范围画出轮廓。其目的只是以简化形式提出本发明的一些概念作为随后提出的更详细描述的前奏。
根据本发明的一个或更多局面,在半导体制造程序中,于晶圆片上形成的重复电路结构的尺寸量度测量系通过一种采用基于散射技术的系统来进行。该等测量可利用来产生前馈及/或回馈控制数据,该等数据可用来选择性调整一个或更多个制造组件及/或与其相关联的操作参数以达成合意的结果(例如,在可接受的容限值内的关键尺寸及/或覆盖的减少)。此外,可以采用测量来,例如根据成本效益分析决定是否将晶圆片或彼的部份作废。电路结构中的直接测量可减免有价值的芯片实质资产的牺牲,这是因为测试光栅结构得不需要在晶圆内形成之故。
更特别的是,根据本发明的一局面,其优点在于伴随着与半导体制造程序相关的重复图案的一致性。有一种先验知识为制造程序的特定特征提供多层次检验与缺陷的检测。本发明的此一局面提供高层次检验以找出针对一预期重复图案的不规则性,而不是进行详细的逐个器件的检验。如果有探测出不规则性,才在不规则性点进行较近程度的检验。据此,针对晶圆片的此类部份可进行更迅速的检验。
为了实现上述及相关目标,配合着以下的说明部分与后面所附附图,在本文中说明本发明的某些示范性方面。不过,这些局面只是代表采用本发明一个或更多项原理的多种方始中的少数,且本发明预期包括所有此类方面及其等价事项。本发明的其它优点与新颖特点可由下面结合所附附图的本发明详细说明部分而显而易见。
附图说明
图1为根据本发明的一个或更多局面,用来监测与控制半导体制造程序的系统的高阶概要说明方块图。
图2为晶圆片的俯视图与在该晶圆片经历半导体制造程序后在该晶圆片上形成的电路内重复结构的放大图。
图3为在上面形成有另一重复电路内结构的例子的晶圆片所含—部份的透视图,该等结构可在根据本发明的一个或更多局面的监测与控制半导体制造程序中测量。
图4系图解说明根据本发明的一个或更多局面可以有效地监测通过半导体制造程序的晶圆片登录的进展的系统的一部份。
图5系图解说明根据本发明的一个或更多局面的用来监测与控制半导体制造程序的系统。
图6系图解说明根据本发明的一个或更多局面的用来监测与控制半导体制造程序的另一系统。
图7系图解说明根据本发明的一个或更多局面的画上栅格(grid-map)的晶圆片的透视图。
图8系图解说明根据本发明的一个或更多局面在一晶圆片上诸画上栅格的位置处所采取的测量值的标绘图。
图9系图解说明一含有与根据本发明的一个或更多局面在一晶圆片上各个画上栅格的位置处所采取的测量值相对应的记录的表。
图10系说明根据本发明的一个或更多局面用来监测与控制集成电路制造程序的方法的流程图。
图11系图解说明适合用来实施本发明的一个或更多局面的一范例散射测量系统。
图12系根据本发明的一个或更多局面,入射光反射离开表面的简化透视图。
图13系根据本发明的一个或更多局面,另一入射光反射离开表面的简化透视图。
图14系图解说明根据本发明的一个或更多局面在将一入射光导引向一表面之上时所产生的复杂反射光与折射光。
图15系图解说明根据本发明的一个或更多局面另一个在将一入射光导引向一表面之上时所产生的复杂的反射光与折射光。
图16系图解说明根据本发明的一个或更多局面又另一个在将一入射光导引向一表面之上时所产生的复杂的反射光与折射光。
图17系图解说明根据本发明的一个或更多局面在将一个入射光导引向一表面之上时由所产生的复杂反射光与折射光所记录的相位及/或强度信号。
具体实施方式
兹参照附图来说明本发明,文中系使用相同的指示数字来指称相同的组件。在下面的说明部分中,为了解释目的,提出许多的特定细节以期提供对本发明的透澈了解。不过,对熟谙此艺者来说可能显而易见者,本发明的一个或更多局面可以用较少程度的此等特定细节予以实施。在其它情况中,以方块图显示熟知的结构与器件以帮助说明本发明的一个或更多局面。
于本文中所用的“组件”一词系包括计算机相关实体,可为硬件,硬件与软件的组合,软件,或执行中的软件。例如,一组件可为一个在处理器上运转的程序,一处理器,一对象,一可执行文件(anexecutable),一执行串,一程序与一计算机。作为示范说明者,在服务器上运行的应用程序与该服务器两者都可为组件。作为另一示范说明者,一步进器与控制该步进器的程序两者都可为组件。
要了解者,本发明的各个方面可采用与帮助无限制条件最优化及/或误差成本极小化相关联的技术。例如,可以采用非线性训练系统/方法(例如逆向传递,贝氏(Bayesian),模糊集合(fuzzy sets),非线性回归,或其它神经网络范式包括专家,小脑模式算术计算机(CMACS),径向基本函数(radial basis function),有向搜寻网络与函数相关联网络的混合物)。
图1系图解说明根据本发明的一个或更多局面的用来监测与控制集成电路(IC)制造程序的一种系统100。该系统100包括一控制系统102,该程序的制造组件104,测量系统106及经历该制造程序的晶圆片108。如许多半导体制造流程典型采用者,在制造程序中于晶圆片108上形成一个或更多个重复电路内结构体110。该控制系统102系性操作上耦接于该测量系统106及该等制造组件104以对该测量系统所取得的读数反应而调整制造程序。特别的是,该控制系统102系经由前馈或回馈控制从测量系统106所得信息所产生的数据而选择性地控制一个或更多个制造组件104及/或与彼等相关联的一个或更多操作参数。本发明可采用重复器件结构代替与特定品质保证与监测方法相关联的习用栅格结构(grating structures)。
测量系统106可包括例如一散射测量系统(没有显示出)用来在制造程序中测量于晶圆片内形成的诸重复电路结构的一个或更多局面(例如关键尺寸及/或覆盖)。由于系该电路结构本身接受测量,因此如果所需的测试光栅数目可以减少且于某些情况中可以免除在晶圆之内/之上的形成,则有价值的芯片实质资产的牺牲使用可以减少。该等测量产生会实际影响组件效能的有关结构的信息,而测试光栅通常只产生有关制造程序的一般化信息。没有测试光栅也可以减少与在晶圆片内形成测试光栅(例如通常在晶圆内的划线内)所伴随的时间与设备需求。因此可以利用测量来监测与控制制造程序,同时减少制造程序所需要的芯片实质资产的数量,时间与设备。
要了解者,任何种类的制造组件及/或与的相关联的操作参数都可以经由控制系统102根据测量系统106所采得的读数选择性调适的。通过例子而非限制而言,此可包括,但不限定于,与制造过程相关的温度,与制造过程相关的压力,制造过程中的诸气体和诸化学品的浓度,制造过程中诸气体、诸化学物及/或其它诸成分的组成,制造过程中的诸气体、诸化学品及/或其它成分的流动速率,与制造过程相关的时间参数及与制造过程相关的激发电压。通过另一例子而言,可以控制与显像具有小幅密集分开的特征的集成电路(IC)所用的高分辨率光刻成分相关联的参数以达到合意的结果。一般而言,照相蚀刻技术系指在不同媒体之间转移图案所用的方法,而在半导体制造中系将一硅片,即一晶圆片,用辐射敏感膜,即光阻剂,予以均匀地涂覆。然后烘烤涂覆着光阻剂的基板以蒸发光阻剂组成物内的任何溶剂及将光阻涂层固定于基板之上。有一曝光源(例如光,X-射线,或电子束)通过特别图案所用中介主要样板照射到膜表面上所选定的范围上。照相蚀刻涂层一般为适合接收主题图案的投射影像的辐射敏感性涂层。一旦来自该中介主要样板的影像投射到该光阻剂之上,其即在该处形成不能消除掉的图像。
在照相蚀刻中投射到光阻层上的光会改变涂层的性质(例如溶解度)使得其所含不同诸部份(例如被照射的与没有被照射的部份,决定于光阻剂的类型)可于随后的处理步骤中被处理。例如,负型光阻剂的区域在经曝光源照射的时会变为不溶解使得在随后显影阶段中使施用溶剂于该光阻剂只能去除没有被照射的光阻剂区域。因此在负型光阻剂层中形成的图案为由样板的不透光区域所界定的图案的负像。相反地,于正型光阻剂中,被照射到的光阻剂区域变为易可溶者且在显影中通过施用溶剂而移除掉。因此,在正型光阻剂中形成的图案为样板上不透光区域的正像。如此控制光阻剂曝光的程度(例如时间,强度)可影响图案转移与所得电路结构的传真度。例如,过度曝光可能会造成比合意者更深的特征,而曝光不足可能会造成比合意者较浅的特征。本发明通过监测重复结构的部份形成可以帮助调整半导体制造程序的不同方面以朝向达成合意的结果会聚。
也可以控制将影像转移到晶圆片上所用的照射类型来影响关键尺寸及图案转移。例如,随着特征尺寸趋向愈来愈小的时,因所利用的光学辐射的波长而趋近极限。如此,可以调整辐射的类型与因而辐射波长来控制图案转移。例如,可以利用具有更有助益的波长的辐射(例如波长在5-200纳米(nm)范围内的远紫外光(EUV)与深紫外光(DUV)辐射)于照相蚀刻成像中,以期精确地达到较小的特征尺寸。不过,此种辐射可能被光阻剂材料所高度吸收。结果,辐射穿透到光阻剂内的深度可能受到限制。受到限制的穿透深度需要使用超薄的光阻剂层以使得辐射可以穿透光阻剂层的整个深度以期完成其图案形成。因此,通过照相蚀刻处理所形成的电路的效能也会受到光阻剂层的厚度所影响。光阻剂层的厚度可以通过化学和机械抛光(CMP)予以减少。一般而言,CMP系采用极化技术(polarization techniques),其中系使用抛光垫在有研磨作用或无研磨作用的液态浆液的存在中处理表面。所用浆液会与在表面/次表面范围的光阻剂反应。较佳者,反应程度不要大到足以造成该光阻剂的快速或可测量的溶解(例如化学蚀刻),而只为足以造成光阻剂内化学键的小幅修正以帮助经由施加机械压力(例如通过CMP抛光垫的使用)移除表面层。如此,可以调整在CMP中所用的浆液所具浓度,流动速率与研磨程度以及在所用抛光垫与晶圆片之间施加的压力量,来控制半导体制造处理。
根据所利用的光阻剂系统,于半导体制造中也可采用曝光后的烘烤来通过活化光阻剂内的化学反应以影响影像转移。可控制曝露于特定温度的晶圆片部份的温度与时间以调整光阻剂硬化的均匀性(例如通过减低驻波效应及/或热催化放大图像的化学反应)。较高的温度可能会造成较快速的烘烤与较快速的硬化,而较低温度会造成较慢的烘烤与对应地较慢的硬化,其可能经由例如变更线条宽度的一致性,而影响结构的均匀性。因此之故,在曝光后烘烤中,也可以控制时间与温度参数。
同样地也可以控制蚀刻阶段的操作参数以实现合意的结果。于照射之后,系在蚀刻阶段中将图像由光阻剂涂层转移到晶圆片内,于该蚀刻阶段中,将蚀刻剂,以及其它诸成分,用激发电压或其它方法施加于晶圆片表面之上。蚀刻剂去除或蚀刻掉在显影程序中曝光的晶圆片部份。在光阻剂层较不溶部位之下的晶圆片部份则可避开蚀刻剂的作用。光阻剂层较不溶部份为在显影过程中不受显影剂影响的部份且为在蚀刻过程中不受蚀刻剂影响的部份。此等光阻剂层较不溶部份会在随后的处理步骤中去除以完全暴露出晶圆片及在其中形成的图案。因此可以控制在蚀刻中所使用的材料的浓度以通过影响将晶圆片的选定部份蚀刻掉时的准确性而实现合意的结果。
此外,也可控制与将影像转移到晶圆片上所用的样板类型相关联的参数以影响关键尺寸,层对层的对位与覆盖。于样板为,例如,小光罩(reticle)的情况,每次曝光只将图案转移到一个(或少数)晶粒,此与样板为一光罩(photomask)且晶圆片上所有(或大部分)晶方都一次曝光的情况相反。通过小光罩的多次曝光常常以步进与扫描方式实施,其中于每次曝光后,将装置晶圆片的一台阶移动或步进以将下个晶方对位并通过小光罩曝光。此过程可能需要进行和晶方数目一样多的次数。因此,可以控制步进机的移动以帮助达成合意的结果。在小光罩内形成的图案(pattem)常常为要转移到晶圆片上的图案的放大图。此可促成更详细的特征设计到小光罩之内。不过,来自通过小光罩的光的能量在影像曝光到晶圆片之上时可能会使小光罩发热。如此可能造成因小光罩热膨胀及/或收缩所导致的机械性变形。此类变形可能变更复杂精细的电路结构所具几何(例如经由将线条变窄)及/或干扰层对层的套准至在图像转移到晶圆片上后所得的电路不能遵照所规画的内容运作的程度。而且,因为图案长为要转移到晶圆片上的图案的放大图,所以在照相蚀刻过程中典型地一定要缩小(例如经由缩小透镜系统)。缩小已变形的特征(例如窄化的直线)对重复结构可能具有有害的影响。因此,虽然此类样板可能有效地转移更复杂精细的图案设计,不过其可能需要高度精确的对位与成像。因此可以采用温度控制来减少对图案转移有不利影响的热诱导机械变形。
此外,可以控制与膜成长或沉积诸成分(例如产生金属,氧化物,氮化物,聚合物(poly),氮氧化物或绝缘体者)有关的参数以帮助合意的制造处理。此类膜可以通过单晶硅与多晶硅的热氧化与氮化,经由沉积金属与基板的直接反应形成硅化物,化学气相沉积(CVD),物理气相沉积(PVD),低压化学气相沉积(LPCVD),电浆增强化学气相沉积(PECVD),快速热化学气相沉积(RTCVD),金属有机化学气相沉积(MOCVD)与脉冲雷射沉积(PLD)。因此,可以调整半导体制造程序中所供应的材料的流动速率,温度,压力,浓度与种类,来控制在所得电路内结构上所载的膜形成。
因此,如同通过上述可了解者,与有关器件制造的各种参数的回馈控制及适应性调整相结合着的重复结构的监测(例如彼的形成及所得结构)可导致整个半导体制造过程的改善。
再者,如上面所指明者,结合本发明的检验/监测可以帮助检验设备及使用该设备相关联的处理时间的有效利用。取代个别地检验每一独立组件者,本发明可以帮助通过促成晶圆片或器件的某些部位或预期有再压电路结构之处的高通量检验而减少此类习用高度离散的检验。此类高通检验可以进行来从预期的重复图案找出偏差,而相对地以逐个组件的基础的偏差是耗时的,且从计算资源利用率的方面来看也是昂贵的。在从预期的重复图案检测到偏差之下,在不规则点之处,可以用本发明实施更离散的检验。
请翻到图2,系图解说明一基板200(例如晶圆片)的俯视图与该晶圆片经历半导体制造程序时于该晶圆片200的一部份206(例如一晶方)上面形成的电路内重复结构202的放大图。重复结构204可以,例如,对应到IC的一存储核心区中的结构。结构204包括实质地瘦长,其方向大体上相互平行的标记,且在整个制造过程中可周期性测量以判定过程是否如预期地进行。通过举例而言,可测量关键尺寸例如每个电路内重复结构的各别特征高度,以判定结构是否一致地形成。该等结构类似于经平行固定的测试光栅结构,彼等可以如同基板中的凸起部份或蚀刻到基板内的凹入部份般实施检验,且彼等可经测量以获得有关于制造过程的一般化信息。不过,对于在基板中靠近电路系统处的此类光栅结构形成测试时需要牺牲有价值的芯片实质资产的部位。如此一来,光栅结构经常要在晶圆片中的划线208之内形成,且系晶圆片内没有形成电路系统的未用过部位,且彼等为位于诸个别芯片之间使得在制造程序完成后芯片210可从晶圆片分离出。不过,不论光栅在何处形成,由于彼等不是在晶圆片上制造成的电路系统的一部份,因此彼等不会揭露出有关于会直接影响器件效能的组件的特别信息。另一方面,如本发明的诸方面一般,直接测量电路内结构可产生有关对所得组件效能有直接影响的组件的高度攸关的信息。因此之故,可以利用这些测量来决定如何调整制造程序以精确又一致地制造具有合意的绩效性能与可靠性的器件。应了解者,也可以根据本发明的一个或更多局面来测量更复杂的(例如非线性)重复电路内结构以监测与控制制造过程。
图3说明可根据本发明的一个或更多局面在监测与控制半导体制造过程之中予以测量的其上形成有另一重复电路内结构302的例子的晶圆片300。结构302可包括,例如,在晶圆片300投入制造过程时于晶圆片晶方上形成的一SRAM内存存储单元的组件。晶圆片300以破离方式绘示出以呈现出结构302的大幅放大图。所描绘出的晶圆片300的部位可对应于,例如,其中可以形成一个或更多个SRAM内存存储单元的晶圆片上所含晶方的一部份。要了解者,晶圆片上的晶方可包括任意数目的集成电路(ICs),该集成电路上面随着制造程序的进行形成有一个或更多个重复电路结构。此等重复结构的诸方面(例如关键尺寸及/或覆盖)可经周期地测量以判定制造程序是否合意地进行(例如重复结构是否均匀地制成)。此等测量可以用来发展出前馈及/或回馈控制数据以相应地调适制造程序而减少不合意的结果。
图4以图解说明根据本发明的一个或更多局面,用来监测(例如经由散射技术)投入半导体制造程序的一晶圆片402的系统400的一部份。应了解者,为了简化目的,图4中只有绘示出晶圆片402的一小部份(例如单个晶方)。晶圆片402的横剖面侧视图揭露出晶圆片上具有在其上面形成的电路内重复结构406的一层404。随着晶圆片通过制造程序,在晶圆片402中形成重复结构406以制成一个或更多个集成电路(或彼的部份)。重复结构406可构成,例如,在晶圆片的部份(例如晶方)内形成的SRAM胞元或存储核心区的部份。
根据本发明的一个或更多局面,可采用基于散射测量法的技术在集成电路制造程序的不同点测量结构406的一个或更多尺寸以判定不同的制造程序的各种不同成分对各别结构尺寸所已经有,正有或正在有的何种影响,如果有的话。可以测量,例如,不同的结构高度408,宽度410及/或斜率412,以产生不同的标志以用来指示出在特定参数内操作的一个或更多种处理成分对于制造程序的影响。可以分析测量值/标记图以产生回馈/前馈信息而用来调整正处理/将处理同样的或其它的晶方所用处理成分的操作参数以减少不合意的结果。例如,可以定期地测量各别结构的高度以判定该等结构是否一致地形成。如果没有,可以根据衍生自测量值的回馈/前馈控制数据,调适一个或更多种制造组件及与其相关联的操作参数。例如,可以调整磨料浆液的体积,磨蚀程度及选择性分布于晶圆片上的浆液的位置及/或在化学机械抛光(CMP)过程中于抛光垫与晶圆片之间的压力程度,以减少结构高度的不一致性。
在系统400中,光源414提供光给一个或更多个光发射器416,该等光发射器416在制造程序进行时,将光418入射到形成于晶圆片402商面的重复电路内结构406。较佳者,该光源414为经稳频的雷射,不过,要了解者,适合于进行本发明的任何雷射或其它光源(例如雷射二极管或氦氖气体(HeNe)雷射)均可以采用。光418由结构408反射出为反射光420。入射光418可称为参考光束,因此可将参考光束418的相位,强度及/或极性记录到测量系统422中以帮助随后与反射光束420的比较(例如经由标记图的比较)。随着制造过程的进展,由结构406出来的反射光420的角度会随着结构406的尺寸演变而改变。同样地,镜面反射光420的强度,相与极性也可能随着尺寸演变而改变。一个或更多光探测组件424收集反射光420且将收集到的光,及/或与收集到的光相关联的数据,传送到测量系统422。适合实施本发明诸方面的任何一个或更多种光检测组件424(例如光检测器,光电二极管)都可用来收集反射光420。测量系统422将来自检测组件的信息传送到处理器426,该处理器426可能或可不与测量系统422整合。该处理器,或中央处理单元(CPU)系经程序设计以用来控制与实施在本文中述及的各种功能。处理器426可为许多种处理器的任合一者,且其中可程序设计该处理器以用来实施在本文中所述功能的方式可由谙于此技艺者根据本文中提供的说明而轻易地明白。反射光420可,例如,经分析以产生一个或更多标记图,可用来与一个或更多个存储的标记图比较以判定,例如,是否达成合意的关键尺寸及/或结构是否一致地形成,且因此,例如,是否应该产生前馈及/或回馈信息且用来选择性控制与调整一个或更多个IC制造组件之一项或更多项操作参数(例如对位,曝光后烘烤,显影,照相蚀刻,蚀刻,抛光,沉积)以调适制造程序而达成合意的结果。要了解者,在制造程序中可以在晶圆片上面及/或在晶圆片中的晶方上面形成许多结构以制造任何数量的电路及/或电路系统组件。因此,可将系统400配置且操作(例如经由处理器)以找出及得到来自在晶圆片内形成的重复电路内结构的测量值(例如,以帮助判定处理和结构形成的均匀性与一致性)。
图5以图解说明根据本发明的一个或更多局面,监测与控制半导体制造程序所用的系统500。该系统500系采用以散射测量法为基地的技术来测量在制造程序中形成于晶圆片502上的至少一部份(例如晶方)之内的一个或更多个重复电路内结构(没有显示出)。该系统可装备历史/测试数据,例如可存储在数据存储器504内者,以帮助决策制定及/或利用现有测量值来及时控制制造程序。要了解者,为了有效地调适制造程序以实现合意的结果,本发明的各个方面可以采用与有利于无限制条件最优化及/或误差成本极小化相关联的技术,例如,非线性训练系统/方法,包括,但不限定于,逆向传递,贝氏,模糊集合,非线性回归,或其它神经网络范式包括专家系统,小脑模式算术计算机(CMACS),径向基本函数,有向搜寻网络与函数相关联网络的混合物。
一个或更多个光源506引导光508入射到晶圆片502。要了解者,可以采用雷射或任何其它合适光源来进行本发明的各方面。例如,光可源自稳频雷射,雷射二极管或氦氖(HeNe)气体雷射。要了解者,在制造过程中可同时引导光508到大体全部的晶圆片及/或于晶圆片的选定部份,以抽检(spot check)于晶圆片上面形成的结构,且以帮助产生例如在晶圆片502上的各别位置的“有缺陷”或“无缺陷”等的判定。
光508,随着制造程序的进行,系从在晶圆片502内形成的电路内结构反射成为反射光510的形式。随着结构尺寸的演变,反射光510的角度,相位,强度及/或极性会跟着变异。反射光510系由一个或更多个光探测器512所收集。光探测器512包括一个或更多个光探测器件,且系依照散射测量技术收集光。可利用任何数目的光探测器实施本发明的诸方面。某些合适的探测器包括,例如光电二极管与光探测器。
反射光510系经传递到处理器514,该处理器514系与光探测器512操作上地耦接着。处理器514采用基于散射测量法的技术分析,解释及/或转换反射光510成为数据,例如为标记图数据,数字数据及/或图形数据以帮助进一步的处理。例如,可以经由结合与反射光510相关联的相位及/或强度信息来产生标记图。要了解者,处理器514可为众多种处理器中的任何一者,且其中将处理器程序设计以用来实施本文中述及的功能的方式,对具一般技艺者而言,根据本文中提供的说明,是可轻易明白者。
根据系统500所分析的重复电路内结构的类型而定,可装备数据存储器/数据库信息以用来调适制造程序。举例而言,图3显示的结构更能够以数据库信息进行监测,因为此等结构包括高度复杂精细的图案之故。另一方面,图2所示的重复电路内结构可以不必使用存储数据就可监测,因为彼等包括大体平行的线性记号之故。例如,绘示于图2中的线性结构之间的差异可以容易地识别,而图3中所示的更复杂的结构就可能需要与存储数据比较以揭露出与预期尺寸的偏差。
举例而言,可将处理器514程序设计以用来将一个或更多个所测量的数值与一个或更多个存储的数值进行比较(例如图案配对,内插或其它方法)。可以将经存储的数值保存在数据存储器504之内,且可以包括,例如,不均匀性,关键尺寸容限度,覆盖容限度等等的可接受及不可接受的位准。作为另一例子而言,处理器514可判定重复电路内结构的高度是否大于某一底限值及/或电路结构的高度变化是否大于预定百分比而使得结构尺寸与具最佳电路布置者不符合。
如果所测量到的结构不均匀性的位准落入预定的可接受范围之内,则处理器514即可以,例如,引导晶圆片502到额外的/进一步处理516。不过,如果不均匀性位准,例如,超过一预定的范围,则处理器514可引导晶圆片502(或彼的部份)到作废518,因为重复电路内结构之间的全量不均匀性已使得晶圆片502或彼的部份变成无法挽救之故。作废518晶圆片的判定可依据,例如,程序设计好的成本效益分析,贝氏系统神经网络,基于规则的专家系统,等等。例如,如果修护或减少不均匀性的成本大过从此类修护所收到的效益,即可判定单纯地作废晶圆片502或彼的部份可以具有更高的成本与时间效益。
附加地,或替代地,处理器514可选择性作修正记号于晶圆片502或彼的部份之上且决定针对特定制造组件进行的调整种类,以完成该修正。处理器514传送这些调整到恰当的制造组件(没有显示出)其目的为,例如,减少不均匀结构形成的发生,或其它不合意的处理,例如,关键尺寸落到可接受的容限值的外面及/或发生覆盖。
处理器514可以,例如,经程序设计成可利用非线性训练系统,以根据由探测器512收到的信息,判定恰当的调整。此可称为有利于实现合意的结果的回馈/前馈控制数据。举例而言,如果结构不均匀(例如有参差的高度),处理器514会标出或作记号于晶圆片的某些部份上使其接受化学机械抛光一段特别时间以减少晶圆片的作废。此外,处理器514可产生控制数据以用来调节蚀刻过程以回蚀刻某些结构。在形成的结构小于必要的垂直厚度(例如高度)的情况中,处理器514则控制沉积程序(例如经由选择性调整分布于处理室内的气体的流速,浓度及/或混合物)以促成沉积更多形成结构的物质。
要了解者,处理器514也可程序设计成促使系统聚焦于/额外读取于晶圆片502的部份上经决定电路内结构的重复要中断的地方及/或有检测到结构内有实质改变的地方(例如不均匀性或其它方面)的读值,因为重复结构的意外改变可能会影响到所得器件的效能且可为制造程序故障的指针。
此外,例如在训练阶段中,可采用系统500来繁增数据存储器504。在训练模式中,系统500可产生实质地独特的散射测量标记图,其可存储于数据存储器504中。例如可通过引进一系列晶圆片于该系统以繁增数据存储器504。如此,数据存储器504可作为,例如,信号(标记图)库,其可用大量的标记图予以繁增以用来比对一个或更多个测量值。另外,或除了人工观察数值之外,可以采用仿真,建模及/或人工智能技术以用标记图繁增数据存储器,因而用来比对测量数值。要了解者,数据存储器504中的记录项目(entries)也可,例如,存储/关联于各别获得的操作参数(例如照射强度,温度,压力,气体分布体积/流速,时间参数)。如此,通过测量值与存储数据的比较所做的决定可虑及一个或更多操作条件例如温度,压力等的现在值,与此等条件对制造程序的影响。要进一步了解者,数据存储器504可存储数据到数据结构,包括,但不限定于,一个或更多串行,数组,表格,数据库,堆栈,堆积,链接串行与数据方块之内。
要了解者,许多组件包括,例如,数据存储器,可以置于一实体或逻辑装置(例如计算机,处理)之内及/或可以分布于两个或更多个实体或逻辑装置(例如磁盘驱动器,磁带机,存储单元)之间。如此可以采用系统500来提供生产晶圆片及其上形成的电路的就地测量,因而优于经由在晶圆片的非生产性区内形成的光栅而只促成制造过程之间接测量,例如划线,的习用系统。系统500因此有利于实现较高品质的半导体,其就结构形成与效能而言显示出较大的一致性。
图6以图解说明根据本发明的一个或更多局面的用来监测与控制半导体制造程序的一系统600。画出的晶圆片602,或其部份(例如一晶方)系经历制造程序且有在其上面形成的重复电路604。在该晶圆片投入该制造程序且该程序的不同组件作用于该晶圆片之上时,于晶圆片内形成诸结构。该晶圆片系经放置在处理室606之中且由台阶或夹头608予以支撑(例如经由真空)。
该系统600包括根据基于散射测量法的技术用来监测制造程序进度的测量系统610。该测量系统610具有一个或更多个投射光源612将光614投射于结构604的各别部份。要了解者,可以采用任何合适的光源(例如稳频雷射,雷射二极管或氦氖(HeNe)气体雷射)来进行本发明的各方面。结构的属性(例如宽度,高度,斜率)会使光以不同的,可以计量的方式反射。反射光616系由一个或更多个光探测组件618所收集。同样要了解者,可以采用任何适当的光探测组件(例如光探测器,光电二极管)进行本发明的各方面。可以采用由测量系统所采得的读数控制制造程序。关于反射光的信息与数据可,例如,传送到一控制系统620且由其处理从而产生标记图,该等标记图可用来促成一个或更多个制造组件及/或与其相关联的操作参数的回馈及/或前馈控制信号,如本文中所述以达成合意的结果。
投射系统622系经包括在内以通过穿过小光罩(reticle)(没有显示出)曝光基板于照射源624而实施照相蚀刻处理。也包括一定位系统626且其系经操作上衔接到支架608用来使晶圆片602选择性定位于处理室606内的必要位置。
气体分布系统628系经可操作地的耦接到处理室606以用来选择性提供可变量量的气态化学物到该处理室内,以根据,与其它项目一起者,要于晶圆片上形成的膜所具合意的厚度/薄度,晶圆片的大小与处理室的容积,形成薄膜于基板602之上。作为示范说明而言,该气体分布系统628包括一个或更多种要在基板上形成的化学物的气态媒介质(蒸气)源。该气体系通过尾端有一喷嘴632的导管630提供到处理室内。虽然,为了简化目的,图6中只有显示出一个喷嘴632,不过要了解者,可以利用一个以上的喷嘴或其它气体输送机制,来提供可有不同混合物及/或浓度的气体到处理室606内。
也装有一氧化系统634用来在处理室606内进行氧化。例如,该氧化系统634可为一种扩散型系统包括水平式及/或垂直式的炉,其可于基板602上面操作以进行扩散及/或氧化。该氧化系统634可包括其自有的温度控制或可以由分开的温度系统636实施此等控制来有效地调节处理室606内的温度参数。
同样地装有压力系统638以用来选择性调节处理室内的压力。该压力系统638可包括,例如,一个或更多个出气导管640,其中所具阀624可开/关到不同程度以帮助处理室606内的压力的调节。
另有包括CMP系统644用来帮助基板602的化学及/或机械抛光。可以将具有不同研磨性程度的浆液通过浆液分配器646选择性地涂上晶圆片。可以使一个或更多个抛光垫(没有显示出)选择性地接触晶圆片的表面且相对于该表面旋转,而配合着浆液,抛光晶圆片表面及其上所形成的结构,以减少,例如,不均匀性。同样,有包括在内的蚀刻系统648通过凭借蚀刻剂分配器650提供不同量与浓度的蚀刻剂于晶圆片602以进行蚀刻。
装卸系统652也图标成为操作性地连接于处理室606,用来装载与卸除基板(例如晶圆片)使其进出处理室。装卸系统652典型地系以可控制的速度自动装载与卸除晶圆片。也包括显示器654,其系经操作性地耦接于控制系统620,用来显示一个或更多测量情况的显示(例如图形的及/或文字的显示),例如形成于晶圆片上面的结构的尺寸以及作用于晶圆片上的一个或更多种制造组件的操作参数。也包括电源供给器656用来提供操作电力于系统600所含诸组件。本发明可装备任何合适的电源供给器(例如电池,有线电源)。
于示范说明的实施例中,也可包括一个或更多个其它传感器658用来监测及/或测量处理室606内的选定的处理条件。该其它传感器658可以包括例如温度传感器,质量流速传感器,压力传感器等等。该其它不同的传感器658可提供各别信号到与与所测量的参数有关的控制系统620。该控制系统620可转而分析所收到的信号所指示的情况,以识别该制造程序是否合意地进行。该控制系统620可响应由该测量系统610与其它传感器658收到的信号,通过调适一个或更多个制造组件(例如投射系统622,定位系统626,气体分布系统628,氧化系统634,温度系统636,压力系统638,CMP系统644,蚀刻系统648)及/或与的相关联的操作参数,而调节制造程序。控制系统因此可以选择性地调整一个或更多个制造组件的一项或更多项操作参数,以减少不合意的结果,例如重复电路内结构的不均匀性。
于图6中所显示的实施例中也可包括数据存储器660。该数据存储器660可作为,例如,信号(标记图)库,其可用来存放大量的标记图,以备与一个或更多个测量值进行比较。数据存储器中的记录可存储分别获得的操作参数(例如照射强度,温度,压力,气体分布体积/流速)及可形成的关系以帮助关联于处理参数。可以将一个或更多个测量值与存储在数据存储器内的一个或更多个的记录比较(例如通过直接比对,内插或其它方法),以产生前馈/回馈控制数据来控制一个或更多个制造组件的一项或更多项操作参数,而达成合意的结果。例如,可以选择性地调整分布于处理室内的气体的流量,浓度及/或混合物,以达成膜成长的必要位准。也可将一个或更多个操作条件,例如温度,压力等等的现在值列入考虑以作上述的决定。通过观测,例如,在训练期间形成的结构,可以人工获得实质地独特的标记图,并存入数据存储器600之内。另外,或除了人工观测数值之外,可以采用仿真,建模及/或人工智能技术存入标记图于数据存储器,以备用来与测量数值比较。
要了解者,数据存储器660可以将数据存储成数据结构包括,但不限定于,一个或更多串行,数组,表格,数据库,堆栈,堆积,链接串行与数据方块。再者,数据存储器660可以置于一实体装置中及/或可以分布于两个或更多个实体装置(例如磁盘驱动器,磁带机,存储单元)之间。在图6中显示出的实施例中,数据存储器660系经操作上耦接到控制系统620,用来关连其中的记录(例如与其它程序参数关联)。可以采用控制系统620来存放数据存储器660(例如经由测量系统610,其它传感器658)。另外,数据存储器可直接连接到测量系统610与传感器658,以在存放中可绕过该控制系统620。
举例而言,控制系统620包括与内存664耦接的处理器662,例如微处理器或CPU。处理器662接收来自测量系统610的数据与信息,且来自其它传感器658的对应的其它数据。处理器662可与一个或更多制造组件(例如投射系统622,定位系统626,气体分布系统628,氧化系统634,温度系统636,压力系统638,CMP系统644,蚀刻系统648)操作性耦接,以帮助彼等的选择性控制。处理器,或CPU 662,可为众多种处理器中的任何一者,且其中可程序设计处理器662以进行本文中所述诸功能的方式,对具一般技艺者而言,可根据本文中提供的描述而轻易地明白。
内存664为可操作用来存储,与其它一起者,由处理器662执行来进行一项或更多项本文中描述的功能的程序代码。该内存可以包括,例如,只读存储器(ROM)与随机存取内存(RAM)。ROM包括用来控制系统600的基本硬件作业的基本输入输出系统(BIOS)及其它数码。RAM为主要内存,系用来加载操作系统与应用程序者。内存664也可以作为存储媒体,以暂时存储信息与数据,包括可以用来进行本发明的一项或更多局面的算法。用于大量数据存储时,内存664也可以包括一硬盘机(例如500亿字符组硬盘机),且以此可以包括一些或全部保存于数据存储器660内的数据。
其结果为,该系统600系提供来监测与控制半导体制造处理,例如,通过监测重复电路内结构的均匀性及与该程序相关联的其它感测到的情况。经监测的情况系提供数据,据以使控制系统620可单独地或与其它存储数据结合地实施回馈/前馈过程控制,因而选择性地调适一个或更多个制造组件及/或与其相关联的操作参数,以达成合意的结果,例如重复电路内结构的均匀性,于可接受的容限值内的关键尺寸即覆盖的最小化。
兹参照第7到9图,根据本发明的一个或更多局面,可以将经配置在台阶704上的晶圆片702(或一个或更多个配置在其上的晶方)逻辑地分割到栅格区块内,以在晶圆片投入半导体制造程序时,帮助重复电路内结构的测量。此可以有助于选择性决定所需的制造调整,如果有的话,要达到某一程度。获得这种信息也有助于判定与制造程序有关的问题部位。
图7以图解说明支撑晶圆片702的可步进台阶704的透视图。晶圆片702可分割成如图8显示的栅格图案。栅格图案的每一栅格区块(XY)系对应到晶圆片702的一特定部份(例如一晶方或晶方的一部份)。通过用基于散射测量法的技术测量重复电路内结构,可对制造程序进展而个别地监测诸栅格区块。
在图8中,系用基于散射测量法的技术监测一晶圆片702的一个或更多个别部份上的重复电路内结构(X1Y1...X12,Y12)。每一栅格区块于制造时产生的范例测量值以各别标绘图表示出。标绘图可为,例如,所测量的结构的关键尺寸及/或覆盖的标记图的复合评估,以及为所形成的结构之间均匀性的指针。如可以看出者,在坐标X7Y6的测量值产生一标绘图,其实质地高于其它部份XY的各别测量值。这是不均匀性,覆盖及/或一个或更多关键尺寸落在可接受的容限值之外的指针。以此,可据而调整制造组件及/或与其相关联的操作参数,以减少脱离常轨的测量值以及在随后处理的晶圆片/晶方上此种情况的重复出现。要了解者,可以将晶圆片702及/或位于其上的一个或更多个晶方绘图到任何适当数目及/或排列的栅格之内,以达成合意的监测与控制。
图9为从经绘图到各别栅格区块的晶圆片702的不同部份采取的重复电路内结构的代表性表。表内的测量值可为,例如,结构均匀性,关键尺寸及覆盖标记图的混合物。如可以看出者,所有栅格区块中,除了栅格区块X7Y6之外,都具有对应到可接受值(VA)的测量数值,而栅格区块X7Y6具有不合意的数值(VU)。因此,经判定有一非合意的制造情况存在于对应到栅格X7Y6的晶圆片702的部份处。据此,可以如本文中所述者相应地调整制造程序组件与参数,以调整制造程序而减少此种不可接受的情况的再发生或持续。另外,足够数目的栅格区块可以具有合意的测量值,使得单一唐突的栅格区块不至于会作废整个晶圆片。要了解者,可调适制造程序参数以期如合意地维持,增加,减少及/或质性地改变晶圆片702的各别部份的制造。例如,当制造程序以达到预定的底限值水平时(例如有X%的栅格区块具有可接受的重复电路内结构均匀性,CDs与无覆盖),即可停止制造步骤。
从上面所显示及说明的范例系统来看,可以根据本发明的一个或更多局面来实施的一种方法,可参考图10的流程图予以更佳地了解。虽然,为了解说的简明目的,以一系列的功能方块显示及说明该方法,不过,要了解者,本发明不受限于该等方块的顺序,因为根据本发明,有些方块所发生者会与本文中所显示和说明的顺序不相同及/或与会其它方块同时发生。而且,不是全部所显示出的方块都需要来实施根据本发明的一个或更多局面的一种方法。要了解者,各种方块可经由软件,硬件,彼的组合,或任何其它合适工具(例如装置,系统,方法,组件)来进行与该等方块相关联的功能。也要了解者,该等方块只是以简化形式说明本发明的某些方面,且这些方面可用较少及/或较多的方块予以阐明。
图10为图解说明根据本发明的一个或更多局面的一种用来监测与控制集成电路制造过程的方法1000的流程图。该方法系由1002处开始,其中系进行一般性的初始化。此类初始化可包括,但不限定于,建立指针,分配内存,设定变量,建立通讯信道及/或实例化一个或更多个对象。在1004处,产生包括一个或更多个栅格区块”XY”的栅格图。此等栅格区块可对应到,例如,晶圆片上的晶方及/或到一晶圆片上的一个或更多个晶方所含部份。在1006处,晶圆片上形成的重复电路内结构系经定位于对应的各别栅格的位置。在1008处,随着晶圆片投入制造过程时,在栅格对应位置使用基于散射测量法的技术测量该等重复电路内结构。例如,可以测量结构高度,宽度,斜率等等。在1010处,进行判定是否所有(或足够数目)栅格对应位置都已经采取到测量值。如果在1010处的判定为”否”(NO),则处理返回1008处以进行额外的测量。如果在1010处的判定为”是”(YES),则在1012处将该测量值与可接受数值比较以判定制造程序是否如计画进行。举例而言,在栅格对应位置的测量值可与可接受数值比较以判定重复结构是否一致地形成,关键尺寸是否维持在可接受的容限值内,及/或覆盖是否发生。此外,或替代者,可分析该等测量值以产生各别的标记图作为此类判定的基准。对各别栅格对应位置,可将这些标记图与可接受标记图数值相比较。在1014处,进行判定是否在任何一个或更多个栅格对应位置遇到不合意的数值(VU)  (例如指示重复电路内结构没有一致地形成,发生覆盖及/或一个或更多个关键尺寸落到可接受的容限值之外)。如果在1014处的判定为”否”(NO),则在1016处照常进行处理。其后该方法可以前进到1018处并结束。不过,如果在1014处的判定为”是”(YES),意思是有遭遇到不合意的数值,则在1020处,可以如本文中所述者,根据从测量值导出的前馈控制数据,选择性地调整一个或更多个制造组件及/或与其相关联的参数,以减少或补救该情况。例如,可以将曝光源关掉及/或可以将复杂建模技术产生的数据前馈到曝光后烘烤及/或显影阶段,以控制处理参数例如烘烤时间及/或温度。在1022处,也可以回馈从测量值导出的控制数据以调整一个或更多个制造组件及/或与其相关联的操作参数,以在后续处理中减少不合意的情况的再发生。例如,可以调整晶圆片的步进对位以帮助结构于后续处理的晶方上的适当布置。同样地,可以控制曝光时间及/或强度使得在光阻层内形成具有适当的斜率的结构。然后该方法结束于1018处。如上面所提及者,诸事件的发生顺序可能不同于图10所绘示者。例如,所采取的测量值,如在1006处采取者,可以在判定是否已经对所有栅格对应位置采取到测量值,如在1010处者之前,就与接受数值比较,如在1012处者。
图11以图解说明适合于实施本发明的一个或更多局面的一个示范性散射测量系统。使来自雷射1102的光以任何合适方式聚焦形成光束1104。将一样品,例如一晶圆片1106,置于光束1104及具有任何适当构造的光探测器或光电放大器1108的路径中。可以采用不同的检测器方法与布置来测定散射功率及/或反射功率。可以使用一有任何合适设计的微处理器1110来处理探测器的读出,包括,但不限定于,镜面反射光的强度性质,镜面反射光的极化性质,与不同绕射阶的角位置。如此,可以精准地测量从样品1106所反射的光。
散射测量技术的概念与如何本发明的一个或更多局面来应用彼等系以图12-17讨论的。散射测量法系一种用来获取关于为入射光所指向的表面的信息的技术。散射测量法为一种将一样本的几何关连于其散射效应的方法。散射测量法是基于光学绕射反应。可以采用散射测量法以获得有关性质的信息,包括,但不限定于,一表面及/或呈现于该表面上的特征的水平/垂直/对位/移位/压缩/伸展,凹陷(dishing),侵蚀,轮廓与关键尺寸。该信息可以经由将经导引到该表面的参考光所具相位及/或强度,与该入射光从该入射光所射到的表面经由反射或绕射出来所得的复杂反射及/或绕射光所具相位及/或强度相比较而摘取出信息。反射及/或绕射光的强度及/或相会依据入射光所射到的表面所具性质而改变。此类性质包括,但不限定于,表面的平面性,表面上的特征,表面内的空隙,在表面下的层的数目及/或类型。
上面所提及的诸种性质的不同组合对入射光的相位及/或强度有不同的影响,而在复杂的反射及/或绕射光中,导致实质上独特的强度及/或相标记图。因此,经由检查强度/相位标记图的信号(标记图或经存储的数值)库,可以给予有关表面所具性质的判定。此类实质独特的强度/相位标记图系由不同表面反射及/或衍射的光产生,其系由,至少有一部份,光所照射到的表面的复杂折射率所致。该复杂折射率(N)可以经由检验该表面的折射率(n)与消光系数(k)而计算出来。有一此类复杂折射率的计算可由下面的方程式予以描述:
N=n-jk,其中j为虚数。
信号(标记图)库可从观测到的强度/相位标记图及/或经由模式化与仿真产生的标记图建构起来。示范说明而言,当曝光于具有已知强度,波长与相的第一入射光的时,晶圆片可能产生第一强度/相位标记图。可以将观测到的标记图与经仿真与模式化所得到的标记图组合以形成信号(标记图)库。可以采用经仿真与模式化来产生可让测量到的强度/相位标记图与的匹配的标记图。在本发明的一范例方面中,仿真,模式化与观测到的标记图系经存储于信号(标记图)数据存储器中。因此,当由散射测量法检测组件收到强度/相位信号时,该等强度/相位信号可与信号库作例如样式匹配,以判定该等信号是否对应于一存储标记图。
为说明上面所述的原理,至此请参考图12到17。首先参考图12,入射光1202兴导引到表面1200,于该表面上可能存在一个或更多个特征1206。该入射光1202经反射为反射光1204。该表面1200所具性质,包括,但不限定于,厚度,均匀性,平面性,化学组成与特征的存在,可能影响到该反射光1204。特征1206系高出该表面1200,但也可能凹入其中。可以测量该反射光1204的相位及/或强度并标绘出,例如在图17中所部份显示出者。可以采用此类标绘图经由使用例如样式匹配等技术来比较所测量到的信号与存储于标记图库中的标记图。
至此请参考图13,入射光1312经导引到其上面有出现一个或更多个凹陷1318的表面1310之上。该入射光1312经反射为反射光1314。该等凹陷1318会影响散射测量法标记图,产生实质地独特的标记图。要了解者,可以采用散射测量法来测量,与其它一起者,表面上出现的特征,表面内出现的特征,于图案中浮现的特征。
至此参照图14,以图解说明入射光1440的复杂的反射及折射。可能影响该入射光1440的反射与折射的因素包括,但不限定于,一个或更多个特征1428的存在与该等特征1428所驻在其上的基板1420的组成。例如,基板1420的性质包括,但不限定于,层1422的厚度,层1422的化学性质,层1422的不透明性及/或反射率,层1424的厚度,层1424的化学性质,层1424的不透明性及/或反射率,层1426的厚度,层1426的化学性质,层1426的不透明性及/或反射率,都可能影响到入射光1440的反射及/或折射。因此,复杂的反射及/或折射光1442可能经由该入射光1440与该等特征1428,及/或层1422,1424及1426交互作用所导致。虽然图14中显示出三层1422,1424与1426,不过要了解者,基板可能由更大数或更小数的此等层所形成。
兹参照图15,将来自图14的诸性质中之一予以更详细地说明。基板1520可由一层或更多层1522,1524及1526所形成。入射光1540的反射及/或折射光1542所具相位1550,可能取决于,至少一部份,一层,例如层1524,的厚度。因此,于图16中,反射光1642的相位1652会由于,至少一部份,图16中的诸层1624所具不同厚度而与相位1550不同。
因此,散射测量法是一种可以用来获取关于入射光所射到的表面所具信息的技术。通过分析复杂的反射及/或绕射光的相位及/或强度信号可以摘取出信息。反射及/或绕射光的强度及/或相位会依据光所射到的表面所具性质而改变,导致实质上独特的标记图,可用来分析以判定入射光照射到的表面所具的一种或更多种性质。
使用散射测量法还实施本发明的一个或更多局面,有助于以相对无侵害性的方式获得合意的测量,其转而,可以用来在目前进行或随后处理循环中,协助实现合意的结果。
上面所述系本发明的较佳方面。当然,为了说明本发明的目的,不可能描述每一个可想到的组件或方法的组合,但是谙于一般技艺者都可察觉出本发明的许多进一步组合与排列是可能的。因此,本发明打算涵盖落在后面所附权利要求书的旨意与范围内的所有变更,修改与变异。

Claims (12)

1.一种监测与控制半导体制造过程的系统(100),包括:
测量系统(106,422,610),其通过基于散射测量法的技术,在晶圆片投入制造过程时,与形成于晶圆片的至少一部份上的重复电路内结构(110,204,302,406,604)相互作用;及
控制系统(102,620),其操作上耦接到该测量系统及一个或更多个制造组件(104),以选择性调整一个或更多个制造组件或与制造组件相关联的操作参数,以响应该测量系统(106,422,610)所取得的读数而调适该制造过程。
2.如权利要求1所述的系统,其中该结构(110,204,302,406,604)系大体互相平行地定向。
3.如权利要求1所述的系统,其中该结构(110,204,302,406,604)系对应到集成电路的内存核心区的一个或更多部份。
4.如权利要求1所述的系统,其中由该测量系统(106,422,610)所取得的读值系与预定数据及历史测试数据中至少之一相比较。
5.如权利要求1所述的系统,其中该测量系统(106,422,610)周期性测量关键尺寸及覆盖中至少一项。
6.如权利要求1所述的系统,其中该测量系统(106,422,610)系周期性测量该重复电路内结构(110,204,302,406,604)的高度(408),宽度(410),和斜率(412)中至少一项以帮助判定该结构(110,204,302,406,604)在该晶圆片中是否一致地形成。
7.如权利要求1所述的系统,其中来自一个或更多个光检测组件(424,618)的输出可经分析以产生一个或更多个标记图,以用来与一个或更多个经存储的标记图比较,而判定一个或更多个重复电路内结构(110,204,302,406,604)是否一致地形成,一个或更多个关键尺寸是否落到可接受的容限值之外与是否发生覆盖错误中至少一项。
8.一种用来监测与控制半导体制造过程的方法,包括:
通过基于散射测量法的技术,在晶圆片经历制造程序时,测量在该晶圆片的至少一部份上形成的一个或更多个重复电路内结构(110,204,302,406,604);
根据该测量值发展出控制数据;
将控制数据经前馈及回馈中至少一者馈给到一个或更多个制造组件;及
根据控制数据选择性调整一个或更多个制造组件(104)或与其相关联的参数,以调适该制造过程。
9.如权利要求8所述的方法,其中该制造组件包括投射系统,定位系统,气体分配系统,氧化系统,温度系统,压力系统,CMP系统与蚀刻系统中至少一种。
10.如权利要求8所述的方法,进一步包括:
判定是否一个或更多个重复电路内结构(110,204,302,406,604)一致地形成,是否一个或更多个关键尺寸落到可接受的容限值之外与是否发生覆盖错误中至少一项。
11.如权利要求8所述的方法,其中该重复电路内结构(110,204,302,406,604)包括实质地伸长的记号,该记号的方向大体上互相平行且对应到集成电路所含存储核心区的一个或更多个部份。
12.一种用来监测与控制半导体制造过程的系统,包括:
用来导引光入射到在经历制造程序的晶圆片所含至少一部份内形成的重复电路内结构(110,204,302,406,604)的工具;
用来收集反射自结构(110,204,302,406,604)的光的工具;与用来调整一个或更多制造组件或与该制造组件相关联的一项或更多项操作参数以将该制造过程对该所收集的光响应而调适的工具。
CNB2003801017936A 2002-10-21 2003-10-14 使用散射技术最优化电路结构的制造过程 Expired - Fee Related CN100373570C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/277,016 US6912438B2 (en) 2002-10-21 2002-10-21 Using scatterometry to obtain measurements of in circuit structures
US10/277,016 2002-10-21

Publications (2)

Publication Number Publication Date
CN1706037A CN1706037A (zh) 2005-12-07
CN100373570C true CN100373570C (zh) 2008-03-05

Family

ID=32093199

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003801017936A Expired - Fee Related CN100373570C (zh) 2002-10-21 2003-10-14 使用散射技术最优化电路结构的制造过程

Country Status (8)

Country Link
US (1) US6912438B2 (zh)
EP (1) EP1554750A2 (zh)
JP (1) JP2006504266A (zh)
KR (1) KR101028867B1 (zh)
CN (1) CN100373570C (zh)
AU (1) AU2003284233A1 (zh)
TW (1) TW200409083A (zh)
WO (1) WO2004038787A2 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6785638B2 (en) * 2001-08-06 2004-08-31 Timbre Technologies, Inc. Method and system of dynamic learning through a regression-based library generation process
US20040200574A1 (en) * 2003-04-11 2004-10-14 Applied Materials, Inc. Method for controlling a process for fabricating integrated devices
JP4382569B2 (ja) * 2004-05-07 2009-12-16 株式会社東芝 塗膜形成装置、塗膜形成方法および製造管理装置
US7999910B2 (en) * 2005-04-27 2011-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for manufacturing a mask for semiconductor processing
JP2007053166A (ja) * 2005-08-16 2007-03-01 Toshiba Corp 出来栄え予測装置、出来栄え予測方法及び半導体装置の製造方法
US7547495B2 (en) * 2005-12-21 2009-06-16 Asml Netherlands B.V Device manufacturing method and computer program product
US20070239305A1 (en) * 2006-03-28 2007-10-11 Haoren Zhuang Process control systems and methods
US7494929B2 (en) * 2006-04-27 2009-02-24 Applied Materials, Inc. Automatic gain control
JP2010524208A (ja) * 2007-03-31 2010-07-15 アドバンスド テクノロジー マテリアルズ,インコーポレイテッド ウエハ再生のために材料を剥離する方法
US20090153882A1 (en) * 2007-12-14 2009-06-18 Thomas Geiler Measuring Dimensional Parameters of Structures
US7684038B1 (en) * 2008-04-04 2010-03-23 Kla-Tencor Corporation Overlay metrology target
US8874416B2 (en) * 2010-11-30 2014-10-28 Applied Materials, Inc. Process tool chemical and gas usage optimization
US10801975B2 (en) 2012-05-08 2020-10-13 Kla-Tencor Corporation Metrology tool with combined X-ray and optical scatterometers
US9153506B2 (en) 2012-07-06 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for through silicon via yield
US10513006B2 (en) * 2013-02-04 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. High throughput CMP platform
US10883924B2 (en) 2014-09-08 2021-01-05 The Research Foundation Of State University Of New York Metallic gratings and measurement methods thereof
TWI737659B (zh) * 2015-12-22 2021-09-01 以色列商應用材料以色列公司 半導體試樣的基於深度學習之檢查的方法及其系統
US11580375B2 (en) * 2015-12-31 2023-02-14 Kla-Tencor Corp. Accelerated training of a machine learning based model for semiconductor applications
US10727142B2 (en) 2017-05-30 2020-07-28 Kla-Tencor Corporation Process monitoring of deep structures with X-ray scatterometry
US10656518B2 (en) * 2017-12-17 2020-05-19 United Microelectronics Corp. Automatic inline detection and wafer disposition system and method for automatic inline detection and wafer disposition
KR102589004B1 (ko) 2018-06-18 2023-10-16 삼성전자주식회사 반도체 불량 분석 장치 및 그것의 불량 분석 방법
CN110581082B (zh) * 2019-09-06 2022-02-01 上海华力集成电路制造有限公司 缺陷检测机台监测晶圆缺陷的方法
CN112201587B (zh) * 2020-09-18 2023-12-22 全芯智造技术有限公司 晶圆测量方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001097279A2 (en) * 2000-06-09 2001-12-20 Advanced Micro Devices, Inc. Method and apparatus for using scatterometry to perform feedback and feed-forward control
US20020018217A1 (en) * 2000-08-11 2002-02-14 Michael Weber-Grabau Optical critical dimension metrology system integrated into semiconductor wafer process tool
WO2002065545A2 (en) * 2001-02-12 2002-08-22 Sensys Instruments Corporation Overlay alignment metrology using diffraction gratings
US6455212B1 (en) * 2000-02-25 2002-09-24 Micron Technology, Inc. Method for providing an alignment diffraction grating for photolithographic alignment during semiconductor fabrication

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6470230B1 (en) * 2000-01-04 2002-10-22 Advanced Micro Devices, Inc. Supervisory method for determining optimal process targets based on product performance in microelectronic fabrication
US6625512B1 (en) * 2000-07-25 2003-09-23 Advanced Micro Devices, Inc. Method and apparatus for performing final critical dimension control
US6429930B1 (en) * 2000-09-06 2002-08-06 Accent Optical Technologies, Inc. Determination of center of focus by diffraction signature analysis
US6304999B1 (en) * 2000-10-23 2001-10-16 Advanced Micro Devices, Inc. Method and apparatus for embedded process control framework in tool systems

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6455212B1 (en) * 2000-02-25 2002-09-24 Micron Technology, Inc. Method for providing an alignment diffraction grating for photolithographic alignment during semiconductor fabrication
WO2001097279A2 (en) * 2000-06-09 2001-12-20 Advanced Micro Devices, Inc. Method and apparatus for using scatterometry to perform feedback and feed-forward control
US20020018217A1 (en) * 2000-08-11 2002-02-14 Michael Weber-Grabau Optical critical dimension metrology system integrated into semiconductor wafer process tool
WO2002065545A2 (en) * 2001-02-12 2002-08-22 Sensys Instruments Corporation Overlay alignment metrology using diffraction gratings

Also Published As

Publication number Publication date
TW200409083A (en) 2004-06-01
KR20050063786A (ko) 2005-06-28
EP1554750A2 (en) 2005-07-20
WO2004038787A2 (en) 2004-05-06
US20040078108A1 (en) 2004-04-22
KR101028867B1 (ko) 2011-04-12
US6912438B2 (en) 2005-06-28
CN1706037A (zh) 2005-12-07
AU2003284233A8 (en) 2004-05-13
JP2006504266A (ja) 2006-02-02
WO2004038787A3 (en) 2004-07-15
AU2003284233A1 (en) 2004-05-13

Similar Documents

Publication Publication Date Title
CN100373570C (zh) 使用散射技术最优化电路结构的制造过程
US10996176B2 (en) Methods and apparatus for measuring a property of a substrate
KR102469978B1 (ko) 검사와 계측을 위한 방법 및 장치
US6643017B2 (en) Method and system for controlling the photolithography process
KR100985179B1 (ko) 검사 방법 및 장치, 리소그래피 장치, 리소그래피 처리 셀및 디바이스 제조 방법
KR102195703B1 (ko) 메트롤로지 방법 및 장치, 컴퓨터 프로그램 및 리소그래피 시스템
CN111542783A (zh) 用于确定衬底上的结构的感兴趣的特性的量测设备与方法
US6424417B1 (en) Method and system for controlling the photolithography process
US7511797B2 (en) Lithography system, control system and device manufacturing method
KR20170124578A (ko) 검사와 계측을 위한 방법 및 장치
US8294907B2 (en) Inspection method and apparatus, lithographic apparatus, lithographic processing cell and device manufacturing method
US7080330B1 (en) Concurrent measurement of critical dimension and overlay in semiconductor manufacturing
US6828162B1 (en) System and method for active control of BPSG deposition
TWI637243B (zh) 度量衡方法及設備、電腦程式及微影系統
KR20180104690A (ko) 패터닝 프로세스 제어 방법, 리소그래피 장치, 계측 장치 리소그래피 셀 및 연관된 컴퓨터 프로그램
Adams Applications of latent image metrology in microlithography
US20100279213A1 (en) Methods and systems for controlling variation in dimensions of patterned features across a wafer
US6562248B1 (en) Active control of phase shift mask etching process
US6641963B1 (en) System and method for in situ control of post exposure bake time and temperature
US6629786B1 (en) Active control of developer time and temperature
US6818360B1 (en) Quartz mask crack monitor system for reticle by acoustic and/or laser scatterometry
KR20230136136A (ko) 측정 레시피를 결정하는 방법 및 연계된 메트롤로지방법들 및 장치들

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: GLOBALFOUNDRIES SEMICONDUCTORS CO., LTD

Free format text: FORMER OWNER: ADVANCED MICRO DEVICES CORPORATION

Effective date: 20100721

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: CALIFORNIA STATE, THE USA TO: GRAND CAYMAN ISLAND, BRITISH CAYMAN ISLANDS

TR01 Transfer of patent right

Effective date of registration: 20100721

Address after: Grand Cayman, Cayman Islands

Patentee after: Globalfoundries Semiconductor Inc.

Address before: American California

Patentee before: Advanced Micro Devices Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080305

Termination date: 20161014