CN100372059C - 形成半导体材料晶片的方法及其结构 - Google Patents
形成半导体材料晶片的方法及其结构 Download PDFInfo
- Publication number
- CN100372059C CN100372059C CNB2003101226897A CN200310122689A CN100372059C CN 100372059 C CN100372059 C CN 100372059C CN B2003101226897 A CNB2003101226897 A CN B2003101226897A CN 200310122689 A CN200310122689 A CN 200310122689A CN 100372059 C CN100372059 C CN 100372059C
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- semiconductor material
- neighboring
- wafers
- forms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本发明提供一种形成半导体材料晶片的方法及其结构。首先形成半导体材料的一铸块;并形成一第一介电层于铸块表面上,其中第一介电层表面大于铸块表面。再形成一第二介电层于第一介电层表面上,且第二介电层表面大于第一介电层表面。一种半导体晶片结构包含一片状核心,其以一半导体材料形成,其中片状核心具有一第一外周边;一第一环状部分与第一外周边相邻,其以一第一介电材料形成,其中第一环状部分具有一第二外周边大于第一外周边;一第二环状部分与第二外周边相邻,其以一第二介电材料形成,其中第二环状部分具有一第三外周边大于第二外周边。本发明可通过第一环状部分与第二环状部分巩固晶片避免产生边缘碎裂的情形。
Description
技术领域
本发明涉及一种形成一半导体材料晶片的方法与结构,特别涉及一种形成具有牺牲层的晶片的方法与结构。
背景技术
CZ单晶成长程序乃源自1918年即由Czochralski的结晶速度理论为名,真正用于硅单晶成长约在1952年由Teal及Buehler首度发表,经过不断的技术改良后,成长为更大尺寸及更完美的晶体,至今所广为使用的CZ法长零差排(Dislocation-free)硅单晶是由Dash首度开发成功的方法。
此一方法概可分为以下步骤:(1)原料堆放(Poly Charging)(2)熔融(Meltdown)(3)长颈部(Necking)及晶冠(Crown)(4)长主体(Body)(5)收尾(Tail growth)。
其中步骤(1)原料堆放及步骤(2)熔融-将一个全新的石英坩埚放入石墨坩埚内,再将多晶硅块及合金料放入石英坩埚里。为减少硅块与坩埚磨擦造成的石英碎粒,放料过程需小心,挑直径大的硅块放置埚底及埚侧,合金料放置原料堆放中心。然后关闭炉体,抽真空,测漏气率,在高于1420℃温度下加热至完全熔化,再保持一段时间,以便融熔液体完全均匀混合。若以块状及粒状多晶原料混合使用,则在块状原料即将完全熔化前,再将颗粒状原料由炉侧缓缓加入,以达预定的总原料量。再保持一段时间,以利气体挥发,液体温度、坩埚温度及热场达成稳定平衡态。
步骤(3)长颈部至步骤(5)收尾-融熔液面温度的微调,大多是靠晶体浸入液面,观察其融化状况而完成。以一支特定型态及结晶方位的单晶晶种(1.7×1.7×2.5cm)浸入熔液内约0.3cm。若此晶种浸泡处被轻易熔化,则需降低加热器输出功率。若即刻有树枝状多晶从浸泡处向外长出,则需增高输出功率。在适当温度下,晶种旋转上拉,晶种浸泡端拉出直径0.5~0.7cm的新单晶体,称之为「颈子」。此颈子的直径生长速度及内部品质好坏,全靠操作者经年累月的技艺所控制。长颈子的目的是除去晶种机械加工成形时导致的塑性变形的缺陷,例如差排(Dislocation)及孔洞(Vacancy),或者晶种触接融熔液急速加热导致的缺陷。
之后,成长完的铸块(ingot)被切割成为若干片的片状晶片后,便可于晶片上成长组件所需的结构。正因为每片晶片的得来不易,因此,当晶片在后续工艺中若因为外在因素造成晶片边缘甚至本体产生碎裂,且碎裂处必须透过仪器方可检视到时,往往已经浪费许多的资源与成本。
发明内容
对于上述缺失,欲避免晶片在制造工艺中产生边缘碎裂的情形,本发明的主要目的是提供一种形成半导体材料晶片的方法与结构,使它在形成晶片铸块的时候,增加形成牺牲层的步骤与结构,以避免晶片产生边缘碎裂的情形。
本发明的另一目的是提供一种形成具有介电层牺牲层的晶片的方法与结构,利用简易的步骤,可应用于各种尺寸的晶片。
为达到上述目的,本发明提出一种形成一半导体材料晶片的方法,先形成半导体材料的一铸块(ingot),所述铸块具有一第一表面;之后,在第一表面上形成一第一介电层,它具有一第二表面,其中第二表面的面积大于第一表面的面积;再形成一第二介电层于第二表面上,它具有一第三表面,其中第三表面的面积大于第二表面的面积。
本发明的另一实施方案是提出一种半导体晶片结构,包含一片状核心,其以一半导体材料形成,其中所述片状核心具有一第一外围侧面;
一氧化层,覆盖于所述第一外围侧面上,其具有一第二外围侧面,其中所述第二外围侧面的面积大于所述第一外围侧面的面积;及
一氮化层,覆盖于所述第二外围侧面上,其具有一第三外围侧面,其中所述第三外围侧面的面积大于所述第二外围侧面的面积。
附图说明
图1为本发明在成长一半导体铸块的平面示意图。
图2为本发明将铸块置入一反应室中形成一第一介电层的平面示意图。
图3为本发明将铸块置入一反应室中一第二介电层的平面示意图。
图4为本发明将具有第一与第二介电层的柱状铸块锯开成为晶片的侧面示意图。
图5为本发明形成的晶片结构的正视示意图。
图标说明:
10铸块
12铸块支撑装置
14表面
16反应室
20晶片
22片状核心
24第一介电层
26第二介电层
30外周边
32外周边
34外周边
具体实施方式
本发明提供一种形成半导体材料晶片的方法及其结构,它是在形成晶片铸块的时候,增加形成牺牲层的步骤与结构,以巩固晶片,避免晶片产生边缘碎裂的情形,且此方法与结构可适用于各种不同尺寸的晶片。
如图1所示,它是为本发明成长一半导体铸块的侧面示意图,在一铸块支撑装置(ingotsupport device)12中夹住一半导体材料的铸块(ingot)10。此铸块10可利用适当的方式形成,例如常用的Czochralski(CZ)方法;再者,铸块10的半导体材料可以为硅或砷化镓等一般作为晶片的半导体材料,但不限于上述。在一实施例中,成长的铸块10可作为4时至12时晶片所需的铸块,然不限于此,大于12时的晶片亦不脱离本发明方法与结构。
图2为本发明将铸块置入一反应室中形成一第一介电层的侧面示意图,如图所示,成长后的铸块10具有一柱状部分(pillar)表面14,此表面14形成一外周边。铸块10经过研磨(polishing)处理后,置入一反应室16中,藉以形成一第一介电层24,请同时参阅图5所示,亦即,铸块10于反应室16中被加热,于表面14上形成一氧化层24,例如一氧化硅,其厚度可视所需而定。
之后,参照图3所示,为本发明将铸块置入一反应室中一第二介电层的侧面示意图。对于已覆盖氧化层的铸块10,在相同的反应室16或另一反应室中,形成一第二介电层26于第一介电层24表面上,请同时参阅图5所示。较好的方式是利用化学或物理气相沉积方式,在氧化层表面上沉积一氮化层,例如一氮化硅,其厚度可视所需而定。
之后,如图4所示,它是为本发明将具有第一与第二介电层的柱状铸块切割成为晶片的侧面示意图。利用传统的技术,将铸块10的柱状部分进行切割(sawing),以成为若干片片状晶片(slip wafer)20,其厚度可视所需而定。
图5为本发明的晶片的正视示意图,如图所示,晶片20具有一片状核心22、环状第一介电层24与环状第二介电层26。片状核心22是由柱状铸块切片而成,其周围具有一外周边30,此片状核心22的外周边30与环状第一介电层24相邻;环状第一介电层24是具有一内周边与一外周边,其中,内周边紧邻片状核心22的外周边30,因此环状第一介电层24的内周边与外周边30大致相等。其次,由于第一介电层24覆盖于柱状铸块10上具有一厚度,即图3中的第一介电层24表面的面积将大于铸块10的表面的面积,因此环状第一介电层24的外周边32将大于片状核心22的外周边30。相同地,环状第二介电层26是具有一内周边与一外周边,其内周边紧邻环状第一介电层24的外周边32,而环状第二介电层26的外周边34将大于环状第一介电层24的外周边32。
综上所述,在片状核心22外周边有环状第一介电层24与环状第二介电层26所保护,提供工艺中夹具挟持之处,可避免夹具因过于接近片状核心22处,造成其外力可能导致晶片的边缘碎裂。因此,本发明的环状第一介电层24与环状第二介电层26可作为牺牲层使用,从而保护晶片,减少晶片在工艺中损毁报废的比率。
以上所述的实施例仅用于说明本发明的技术思想及特点,其目的在使本领域内的技术人员能够了解本发明的内容并据以实施,因此不能仅以本实施例来限定本发明的专利范围,即凡依本发明所揭示的精神所作的同等变化或修饰,仍落在本发明的专利范围内。
Claims (19)
1.一种形成半导体材料晶片的方法,包括下列步骤:
形成半导体材料的一铸块,其具有一第一表面;
形成一第一介电层于所述第一表面上,其具有一第二表面,其中所述第二表面的面积大于所述第一表面的面积;及
形成一第二介电层于所述第二表面上,其具有一第三表面,其中所述第三表面的面积大于所述第二表面的面积;
切割所述铸块、第一介电层与第二介电层,使其成为多个片状晶片。
2.根据权利要求1所述的形成半导体材料晶片的方法,所述方法还包含研磨所述第一表面。
3.根据权利要求2所述的形成半导体材料晶片的方法,其中每一所述片状晶片包含所述第一表面、第二表面与第三表面。
4.根据权利要求1所述的形成半导体材料晶片的方法,其中形成所述第一介电层的步骤包含加热所述铸块以形成一氧化层。
5.根据权利要求1所述的形成半导体材料晶片的方法,其中形成所述第二介电层的步骤包含形成一氮化层。
6.根据权利要求5所述的形成半导体材料晶片的方法,其中形成所述氮化层的步骤是以化学气相沉积方式进行。
7.根据权利要求5所述的形成半导体材料晶片的方法,其中形成所述氮化层的步骤是以物理气相沉积方式进行。
8.一种形成半导体材料晶片的方法,包括下列步骤:
形成半导体材料的一柱状铸块;
加热所述柱状铸块以形成一第一介电层于所述柱状铸块上;
沉积一第二介电层于所述第一介电层上;及
切割所述柱状铸块、所述第一介电层与所述第二介电层,以形成多个片状晶片,其中每一所述片状晶片具有片状核心、第一介电层与第二介电层。
9.根据权利要求8所述的形成半导体材料晶片的方法,所述方法还包含研磨所述柱状铸块。
10.根据权利要求8所述的形成半导体材料晶片的方法,其中形成所述第一介电层的步骤包含形成一氧化层。
11.根据权利要求8所述的形成半导体材料晶片的方法,其中形成所述第二介电层的步骤包含形成一氮化层。
12.一种半导体晶片结构,包括:
一片状核心,其以一半导体材料形成,其中所述片状核心具有一第一外周边;
一第一环状部分与所述第一外周边相邻,其以一第一介电材料形成,其中所述第一环状部分具有一第二外周边大于所述第一外周边;及
一第二环状部分与所述第二外周边相邻,其以一第二介电材料形成,其中所述第二环状部分具有一第三外周边大于所述第二外周边。
13.根据权利要求12所述的半导体晶片结构,其中所述半导体材料是硅材料。
14.根据权利要求12所述的半导体晶片结构,其中所述半导体材料是为砷化镓。
15.根据权利要求12所述的半导体晶片结构,其中所述第一介电材料是为氧化硅。
16.根据权利要求12所述的半导体晶片结构,其中所述第二介电材料是为氮化硅。
17.根据权利要求12所述的半导体晶片结构,其中所述第一环状部分是以一第一内周边与所述第一外周边相邻,其中所述第一内周边大致等于所述第一外周边。
18.根据权利要求17所述的半导体晶片结构,其中所述第二环状部分是以一第二内周边与所述第二外周边相邻,其中所述第二内周边大致等于所述第二外周边。
19.一种半导体晶片结构,包括:
一片状核心,其以一半导体材料形成,其中所述片状核心具有一第一外围侧面;
一氧化层,覆盖于所述第一外围侧面上,其具有一第二外围侧面,其中所述第二外围侧面的面积大于所述第一外围侧面的面积;及
一氮化层,覆盖于所述第二外围侧面上,其具有一第三外围侧面,其中所述第三外围侧面的面积大于所述第二外围侧面的面积。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2003101226897A CN100372059C (zh) | 2003-12-24 | 2003-12-24 | 形成半导体材料晶片的方法及其结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2003101226897A CN100372059C (zh) | 2003-12-24 | 2003-12-24 | 形成半导体材料晶片的方法及其结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1632917A CN1632917A (zh) | 2005-06-29 |
CN100372059C true CN100372059C (zh) | 2008-02-27 |
Family
ID=34844584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2003101226897A Expired - Fee Related CN100372059C (zh) | 2003-12-24 | 2003-12-24 | 形成半导体材料晶片的方法及其结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100372059C (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006032431B4 (de) * | 2006-06-22 | 2011-12-01 | Siltronic Ag | Verfahren und Vorrichtung zur Detektion von mechanischen Defekten in einem aus Halbleitermaterial bestehenden Stabstück |
CN107689332B (zh) * | 2014-10-15 | 2019-07-26 | 申宇慈 | 导线柱体集成体、功能性柱体及其集成体、以及功能性基板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2868881B2 (ja) * | 1990-10-01 | 1999-03-10 | 株式会社東芝 | 化合物半導体単結晶の熱処理法 |
JPH11102889A (ja) * | 1997-09-26 | 1999-04-13 | Nippei Toyama Corp | ワークの加工方法とキャリアプレート |
US6165425A (en) * | 1997-02-06 | 2000-12-26 | Bayer Aktiengesellschaft | Melting pot with silicon protective layers, method for applying said layer and the use thereof |
US20030047177A1 (en) * | 2001-09-11 | 2003-03-13 | Michael Christ | Method for cutting ingots for use with a wire cutting apparatus |
-
2003
- 2003-12-24 CN CNB2003101226897A patent/CN100372059C/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2868881B2 (ja) * | 1990-10-01 | 1999-03-10 | 株式会社東芝 | 化合物半導体単結晶の熱処理法 |
US6165425A (en) * | 1997-02-06 | 2000-12-26 | Bayer Aktiengesellschaft | Melting pot with silicon protective layers, method for applying said layer and the use thereof |
JPH11102889A (ja) * | 1997-09-26 | 1999-04-13 | Nippei Toyama Corp | ワークの加工方法とキャリアプレート |
US20030047177A1 (en) * | 2001-09-11 | 2003-03-13 | Michael Christ | Method for cutting ingots for use with a wire cutting apparatus |
Also Published As
Publication number | Publication date |
---|---|
CN1632917A (zh) | 2005-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101167163B (zh) | 挡板晶圆及其所用的随机定向多晶硅 | |
JP5380442B2 (ja) | 種結晶から鋳造シリコンを製造するための方法および装置 | |
CN101006206B (zh) | 硅片及其制造方法,以及硅单晶的培育方法 | |
US5788763A (en) | Manufacturing method of a silicon wafer having a controlled BMD concentration | |
CN101565185B (zh) | 多晶硅棒的制造方法 | |
US20120282133A1 (en) | Crystal growth apparatus and method | |
US6727191B2 (en) | High temperature hydrogen anneal of silicon wafers supported on a silicon fixture | |
US6565651B2 (en) | Optimized silicon wafer strength for advanced semiconductor devices | |
TWI580825B (zh) | 藉由定向固化作用製備鑄態矽之方法 | |
JP5318365B2 (ja) | シリコン結晶素材及びこれを用いたfzシリコン単結晶の製造方法 | |
CN100372059C (zh) | 形成半导体材料晶片的方法及其结构 | |
US20130193559A1 (en) | CAST SILICON ingot prepared BY DIRECTIONAL SOLIDIFICATION | |
JP2008239438A (ja) | 球状結晶の製造方法及び製造装置 | |
CN113423876B (zh) | 砷化镓单晶基板 | |
Grabmaier | Silicon | |
US20070111489A1 (en) | Methods of producing a semiconductor body and of producing a semiconductor device | |
US7387948B2 (en) | Structure and method of forming a semiconductor material wafer | |
JP2011251892A (ja) | InP単結晶およびその製造方法 | |
JP3208216U (ja) | 多結晶シリコンインゴット | |
TWI642819B (zh) | 製造半導體薄片之方法及執行該方法之製造設備 | |
CN116648533A (zh) | 具有减量致外延缺陷的原生核的硅衬底的形成方法及外延晶片的形成方法 | |
JP2024520171A (ja) | 単結晶シリコンインゴットの成長中の石英プレートの使用 | |
CN117616160A (zh) | 石英板在单晶硅锭生长期间的用途 | |
JPH05117091A (ja) | 太陽電池用粒状シリコン単結晶の製造方法 | |
EP0073938A1 (en) | Production of semicrystalline silicon sheets |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |