CN100365818C - 三维多晶硅只读存储器及其制造方法 - Google Patents
三维多晶硅只读存储器及其制造方法 Download PDFInfo
- Publication number
- CN100365818C CN100365818C CNB2003101225945A CN200310122594A CN100365818C CN 100365818 C CN100365818 C CN 100365818C CN B2003101225945 A CNB2003101225945 A CN B2003101225945A CN 200310122594 A CN200310122594 A CN 200310122594A CN 100365818 C CN100365818 C CN 100365818C
- Authority
- CN
- China
- Prior art keywords
- layer
- polysilicon
- oxide layer
- oxide
- those
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 135
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 135
- 238000002360 preparation method Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 43
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 19
- 239000010703 silicon Substances 0.000 claims abstract description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 claims description 38
- 239000000463 material Substances 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 24
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 7
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 7
- 229920000642 polymer Polymers 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 6
- 150000003376 silicon Chemical class 0.000 claims 2
- 230000001590 oxidative effect Effects 0.000 abstract 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 12
- 238000000151 deposition Methods 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 5
- 239000003085 diluting agent Substances 0.000 description 3
- 238000012797 qualification Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
- 229940043774 zirconium oxide Drugs 0.000 description 1
Images
Abstract
一种三维多晶硅只读存储器及其制造方法，此三维多晶硅只读存储器包括：硅基板、绝缘氧化层、N型重掺杂多晶硅层、P型轻掺杂多晶硅层、介电层以及二氧化层。绝缘氧化层位于硅基板上，而N型重掺杂多晶硅层位于绝缘氧化层上，包括数条相互隔开且平行的字符线；字符线之间有一层氧化层，而介电层则位于字符线与氧化层上。P型轻掺杂多晶硅层位于介电层上，且包括数条相互隔开且平行的位线，位线并与字符线实质上垂直交错。介电层中至少有一颈状结构(neck)形成于位线之下方，另一氧化层则位于位线之间，且位于字符线与第一氧化层上。
Description
【技术领域】
本发明是有关于一种只读存储器及其制造方法，且特别是有关于一种三维多晶硅只读存储器及其制造方法。
【背景技术】
非易失性内存具有『记忆』的功能。即使电源关掉后，IC里储存的数据仍然能够保存。一般而言，非易失性内存大致可分为掩模式只读存储器(MASKROM)、一次可编程只读存储器(OTP ROM)、可擦除且可编程只读存储器(EPROM)、可电擦除且可编程只读存储器(EEPROM)、闪存(Flash Memory)与多次可编程只读存储器(MTP ROM)等。在OTP内存数组中，晶体管与晶体管间的连接导线上中装有保险丝，当客户使用烧录器，将OTP不需要的保险丝烧断来存入程序时，由于保险丝的破坏是永久性的，所以只能写入一次。
请参照图1，图1所示为传统的三维多晶硅只读存储器的剖面示意图。在图1中，以位线方向作一剖面，可知三维多晶硅只读存储器10为一多层的结构，至少包括：硅基板(silicon substrate)110、绝缘氧化层111、N型重掺杂多晶硅层120、P型轻掺杂多晶硅层140、介电层130以及氧化层124。
绝缘氧化层111，系位于硅基板110上，而N型重掺杂多晶硅层120则位于绝缘氧化层111上。N型重掺杂多晶硅层120包括数条相互隔开且平行的字符线(Word Line，WL)，为方便说明，于图1中，以三条字符线代表，分别是字符线122a、122b、122c。氧化层124位于相邻的两字符线之间，亦即是氧化层124位于字符线122a与122b之间，且氧化层124位于字符线122b与122c之间。介电层130位于字符线122a、122b、122c与氧化层124上。
P型轻掺杂多晶硅层140，系位于介电层130上，且P型轻掺杂多晶硅层140与其下方的介电层130更进一步被定义出数条相互隔开且平行的位线(BitLine，BL)142，多条位线142与字符线222a、222b、222c于投影方向上上下垂直交错。
由上述可知，由于传统的三维多晶硅只读存储器的结构，为了要上下导通两多晶硅层，必须外加一足够的电压才能够达成。另外，由于电击穿发生的区域为任意发生，故对于两多晶硅层之间的接口上，并无一限定的区域范围能够被定义出，使得内存胞的正确位置受到影响，并影响到产品的合格率。
【发明内容】
有鉴于此，本发明的目的就是在提供一种三维多晶硅只读存储器(ROM)及其制造方法，使所需的外加崩溃电压降低，并得知产生电击穿的正确区域，以增加产品的良率。
根据本发明的目的，提出一种三维多晶硅只读存储器(ROM)及其制造方法，此三维多晶硅只读存储器包括：硅基板、N型重掺杂多晶硅层、P型轻掺杂多晶硅层、介电层以及两层氧化层。N型重掺杂多晶硅层，系沉积于硅基板上，且此层包括数条相互隔开且平行的字符线(Word Line，WL)；于字符线之间沉积有一层氧化层，而介电层系分别沉积于字符线与氧化层上。P型轻掺杂多晶硅层，系沉积于介电层上，且此层包括数条相互隔开且平行的位线(Bit Line，BL)，位线并与字符线实质上垂直交错。位于位线之下的介电层中，形成数条连续狭窄的颈状结构(neck)。另一氧化层则沉积于位线之间，且位于字符线与第一氧化层上。
根据本发明的再一目的，更提出一种三维多晶硅只读存储器及其制造方法，此三维多晶硅只读存储器包括硅基板、数条字符线、数个位线区块、数条位线、数个介电层区域、第一氧化层与第二氧化层。字符线系沉积于基板上，彼此相互隔开且平行。位线区块，分别形成字符在线，且相互平行且不连续相连。介电层区域系一对一地分别形成于位线区块之下，并位于字符在线。于每一介电层区域中，形成一独立区域的颈状结构。而第一氧化层，系分别沉积于字符线之间、沉积于位线区块以及介电层区块之间，且沉积于字符在线。位线，形成于位线区块及第一氧化层上，位线彼此相互隔开而平行，并与字符线实质上垂直交错，位线系电性连接部分的位线区块。第二氧化层，系沉积于位线之间，且位于字符线与第一氧化层上。
【附图说明】
为让本发明的上述目的、特征、和优点能更明显易懂，下文特举二实施例，并配合所附图式，作详细说明如下：
图1绘示乃传统的三维多晶硅只读存储器的剖面示意图。
图2A绘示乃依照本发明的第一实施例的三维多晶硅只读存储器的剖面示意图。
图2B绘示乃依照本发明的第一实施例的三维多晶硅只读存储器的制造方法的流程图。
图2C～2H绘示乃依照本发明的第一实施例的三维多晶硅只读存储器的制造方法的流程剖面图。
图3A绘示乃依照本发明的第二实施例的三维多晶硅只读存储器的制造方法的流程图。
图3B～3F绘示乃依照本发明的第二实施例的三维多晶硅只读存储器的制造方法的流程剖面图。
【具体实施方式】
第一实施例
请参照图2A，图2A绘示乃依照本发明的第一实施例的三维多晶硅只读存储器的剖面图。三维多晶硅只读存储器20包括：硅基板(silicon substrate)210、绝缘氧化层211、N型重掺杂多晶硅层220、P型轻掺杂多晶硅层240、介电层230以及氧化层224与244。
绝缘氧化层211，系位于硅基板210上，而N型重掺杂多晶硅层220则位于绝缘氧化层211上。N型重掺杂多晶硅层220，系位于硅基板210上，且N型重掺杂多晶硅层220包括数条相互隔开且平行的字符线(Word Line，WL)，为方便说明，于图2A中，以三条字符线代表，分别是字符线222a、222b、222c。氧化层224位于相邻的两字符线之间，亦即是氧化层224位于字符线222a与222b之间，且氧化层224位于字符线222b与222c之间。介电层230位于字符线222a、222b、222c与氧化层224上。
P型轻掺杂多晶硅层240，系位于介电层230上，且P型轻掺杂多晶硅层240与其下方的介电层230更进一步被定义出数条相互隔开且平行的位线(BitLine，BL)，为方便说明，于图2A中，以二条位线代表，分别是位线242a、242b。位线242a、242b与字符线222a、222b、222c于投影方向上上下垂直交错。
另外，介电层230中，形成有颈状结构(neck)231a、231b。颈状结构231a、231b则分别位于位线242a、242b的下方。氧化层244则位于相邻的两位线之间，亦即是氧化层244位于位线242a与242b之间，且氧化层244位于字符线222a、222b、222c与氧化层224上方。
请同时参照图2B、图2C～2H，图2B绘示乃依照本发明的第一实施例的三维多晶硅只读存储器的制造方法的流程图，而图2C～2H绘示乃依照本发明的第一实施例的三维多晶硅只读存储器的制造方法的流程剖面图。首先，于步骤261中，提供一硅基板210。接着，于步骤263中，沉积绝缘氧化层211于基板210上。之后，于步骤265中，沉积N型重掺杂多晶硅层220于绝缘氧化层211上，并于N型重掺杂多晶硅层220中定义出数条相互隔开且平行的字符线(WL)，为方便说明，以三条字符线代表，分别是字符线222a、222b、222c、如图2C所示。
然后，于步骤267中，沉积氧化层224于相邻的两字符线之间，亦即是氧化层224位于字符线222a与222b之间，且氧化层224位于字符线222b与222c之间，如图2D所示。之后，于步骤269中，沉积介电层230于字符线222a、222b、222c与氧化层224上，再于步骤271中，形成P型轻掺杂多晶硅层240于介电层230上，如图2E所示。并于步骤271中，在P型轻掺杂多晶硅层240中定义出数条相互隔开且平行的位线(BL)，为方便说明，以二条位线代表，分别是位线242a、242b。位线242a、242b与字符线222a、222b、222c于投影方向上实质上垂直交错，如图2F所示。
然后，利用具自我限制性(self-limited)的湿蚀刻的方式，蚀刻介于两多晶硅层之间的介电层。于本实施例中，较佳地使用氢氟酸(HF)溶液来进行蚀刻。于步骤273中，使用稀释的氢氟酸溶液蚀刻介电层230，使介电层230形成二条连续狭窄的颈状结构231a、231b，分别位于位线242a、242b下方，如图2G所示。最后，于步骤275中，沉积氧化层244于两位线242a、242b之间，且氧化层244位于字符线222a、222b、222c与氧化层224上方，如图2H所示。
以上所述的第一实施例的三维多晶硅只读存储器及其制造方法中，制造者可依其所想要的堆栈层数，重复图2B所述的各项步骤，以达到所需的堆栈层数。再者，介电层230的材料较佳地为二氧化硅(Silicon dioxide，SiO2)，但也可用其它材料如氮化硅、或一高介电常数的物质等，高介电常数材料例如是氧化铝(Aluminum oxide，Al2O3)、氧化铪(Hafnium oxide，HfO2)与氧化锆(Zirconiumoxide，ZrO2)等。当使用不同材料形成介电层230时，相对的便要使用不同的湿式蚀刻溶液，以对介电层230进行蚀刻。另外，为降低阻值，N型重掺杂多晶硅层220与P型轻掺杂多晶硅层240可以分别用多晶硅/含金属硅化物/多晶硅层(polysilicon/silicide/polysilicon)替代，以增加其导电性。再者。氧化层222、224可使用高密度等离子体淀积，将氧化物沉积于字符线222a、222b、222c之间以及沉积于位线242a、242b之间。又或者，氧化层222、224的材料可以是氮化硅(Silicon nitride，Si3N4)、硼磷硅玻璃(Borophosphosilicate Glass，BPSG)、聚合物(polymer)、或一低介电系数的物质。
第二实施例
请同时参照图3A、图3B～3F，图3A绘示乃依照本发明的第二实施例的三维多晶硅只读存储器的制造方法的流程图，而图3B～3F绘示乃依照本发明的第二实施例的三维多晶硅只读存储器的制造方法的流程剖面图。如图3F所示，三维多晶硅只读存储器30包括硅基板310、绝缘氧化层311、N型重掺杂多晶硅层320、介电层330、P型轻掺杂多晶硅层340、350以及氧化层344、354。
本发明的第二实施例的三维多晶硅只读存储器的制造方法如下：首先，于步骤361中，提供一硅基板310。接着，于步骤363中，沉积绝缘氧化层311于基板310上。之后，于步骤365中，沉积N型重掺杂多晶硅层320于绝缘氧化层311上。然后，于步骤367中，沉积介电层330于N型重掺杂多晶硅层320上。再于步骤369中，沉积P型轻掺杂多晶硅层340于介电层330上，再定义出数条相互隔开且平行的位线，为方便说明，以三条位线代表，分别是位线342a、342b、342c。另外，介电层330更形成有介电层区域332a、332b、332c，分别一对一地位于位线342a、342b、342c下方，如图3B所示。
之后，于步骤371中，于每一位线中更形成数个不连续相连的位线区块，并同时于介电层区域中形成数个相对于位线区块的介电层区块。亦即是，于位线342a与介电层区域332a中，更形成位线区块342a1、242b1与介电层区块332a1、332b1；于位线342b与介电层区域332b中，更形成位线区块342a2、242b2与介电层区块332a2、332b2；于位线342c与介电层区域332c中，更形成位线区块342a3、242b3与介电层区块332a3、332b3。位线区块342a1、342a2、342a3与介电层区块332a1、332a2、332a3位于同一字符线上方，亦即是位于字符线322a上方；而位线区块342b1、342b2、342b3与介电层区块332b1、332b2、332b3则位于字符线322b上方如图3C所示。
然后，利用具自我限制性的湿蚀刻的方式，蚀刻介于两多晶硅层之间的介电层。于本实施例中，较佳地使用氢氟酸(HF)溶液来进行蚀刻。于步骤373中，使用稀释的氢氟酸溶液，蚀刻介电层区块332a1、332a2、332a3、332b1、332b2、332b3，使每一介电层区块的四面都往内被蚀刻，分别于位线方向BL形成一独立区域的颈状结构且在字符线方向WL形成另一独立区域的颈状结构，以得到蚀刻后的介电层区块332a1’、332a2’、332a3’、332b1’、332b2’、332b3’。介电层区块332a1’、332a2’、332a3’、332b1’、332b2’、332b3’分别位于位线区块342a1、342a2、342a、3342b1、342b2、342b3的下方，如图3D所示。
然后，于步骤375中，沉积氧化层344于字符线322a、322b之间，并位于字符线322a、322b上。且氧化层344位于相邻的位线区块之间以及相邻的介电层区块之间，亦即是，氧化层344位于位线区块342a1、342a2、342a、3342b1、342b2、342b3两两之间以及介电层区块332a1’、332a2’、332a3’、332b1’、332b2’、332b3’两两之间，如图3E所示。
之后，于步骤377中，形成数条彼此相隔且平行的位线于位线区块及氧化层344上，亦即是，位线352a1位于位线区块342a1、342b1及氧化层344上，位线352a1使位线区块342a1、342b1得以彼此电性连接；位线352a2位于位线区块342a2、342b2及氧化层344上，位线352a2使位线区块342a2、342b2得以彼此电性连接；位线352a3位于位线区块342a3、342b3及氧化层344上，位线352a3使位线区块342a3、342b3得以彼此电性连接。最后，于步骤379中，沉积氧化层354于相邻的两位线之间，亦即是，氧化层354沉积于位线352a1、352a2之间，且氧化层354沉积于位线352a2、352a3之间，如图3F所示。
以上所述的第二实施例的三维多晶硅只读存储器及其制造方法中，制造者可依其所想要的堆栈层数，重复图3A所述的各项步骤，以达到所需的堆栈层数。再者，介电层330的材料较佳地以二氧化硅为例。也可用其它材料如氮化硅、或一高介电常数的物质等来形成介电层330。高介电常数材料例如是氧化铝、氧化铪与氧化锆等。当使用不同材料形成介电层230时，相对的便要使用不同的湿式蚀刻溶液，以对介电层230进行蚀刻。另外，为降低阻值，N型重掺杂多晶硅层320与P型轻掺杂多晶硅层340、350可以分别用多晶硅/含金属硅化物/多晶硅层(polysilicon/silicide/polysilicon)替代，以增加其导电性。再者。氧化层344、354可使用高密度等离子体淀积，将氧化物各自沉积于位线区块342a1、342a2、342a、3342b1、342b2、342b3两两之间与介电层区块332a1’、332a2’、332a3’、332b1’、332b2’、332b3’两两之间，以及沉积于位线352a1、352a2之间与位线352a2、352a3之间。又或者，氧化层222、224的材料可以是氮化硅、硼磷硅玻璃、聚合物、或一低介电系数的物质。
由上可知，本发明上述二实施例所揭露的三维多晶硅只读存储器及其制造方法，利用具自我限制性的湿蚀刻方式，较佳地使用稀释的氢氟酸溶液蚀刻介于两多晶硅层之间的介电层，可得到颈状结构，以使所需的外加崩溃电压降低，并电性导通两多晶硅层。另外，具自我限制性且自对准性的颈状结构，更能够进一步定义出内存胞的正确位置，并得知产生电击穿的正确区域，以增加产品的合格率。
综上所述，虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何熟悉该领域的技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围根据权利要求书的范围为准。
Claims (36)
1.一种三维多晶硅只读存储器，至少包括：
一硅基板；
一绝缘氧化层，系位于该硅基板上；
一N型重掺杂多晶硅层，系位于该绝缘氧化层上，且该N型重掺杂多晶硅层包括复数条相互隔开且平行的字符线；
一第一氧化层，系分别位于所述各条字符线之间；
一介电层，系分别位于该些字符线与该第一氧化层上；
一P型轻掺杂多晶硅层，系位于该介电层上，且该P型轻掺杂多晶硅层包括复数条相互隔开且平行的位线，该些位线并与所述字符线上下实质上垂直交错；
至少一颈状结构，系分别形成于位于该些位线之下的该介电层中；以及
一第二氧化层，系分别位于所述各条位线之间，且该第二氧化层位于该些字符线与该些第一氧化层上。
2.根据权利要求1所述的三维多晶硅只读存储器，其特征在于，该N型重掺杂多晶硅层系一多晶硅/含金属硅化物/多晶硅层。
3.根据权利要求1所述的三维多晶硅只读存储器，其特征在于，该P型轻掺杂多晶硅层系一多晶硅/含金属硅化物/多晶硅层。
4.根据权利要求1所述的三维多晶硅只读存储器，其特征在于，该第一氧化层以及该第二氧化层，系使用高密度等离子体淀积，以分别沉积于所述各条字符线之间以及分别沉积于所述各条位线之间。
5.根据权利要求1所述的三维多晶硅只读存储器，其特征在于，该第一氧化层与该第二氧化层的材料系氮化硅。
6.根据权利要求1所述的三维多晶硅只读存储器，其特征在于，该第一氧化层与该第二氧化层的材料系硼磷硅玻璃。
7.根据权利要求1所述的三维多晶硅只读存储器，其特征在于，该第一氧化层与该第二氧化层的材料系一聚合物。
8.根据权利要求1所述的三维多晶硅只读存储器，其特征在于，该第一氧化层与该第二氧化层的材料系一低介电系数的物质。
9.根据权利要求1所述的三维多晶硅只读存储器，其特征在于，该介电层的材料系选自由二氧化硅、氮化硅、氧化铝、氧化铪与氧化锆所组成的族群中。
10.一种三维多晶硅只读存储器的制造方法，至少包括：
提供一基板；
沉积一绝缘氧化层于该基板上；
沉积一第一多晶硅层于该绝缘氧化层上，并于该第一多晶硅层中定义出复数条相互隔开且平行的字符线；
分别沉积一第一氧化层于所述各条字符线之间；
沉积一介电层于该些字符线及该第一氧化层上；
形成一第二多晶硅层于该介电层上，并于该第二多晶硅层中定义出复数条相互隔开且平行的位线，该些位线并与该些字符线实质上垂直交错；
使用一湿式蚀刻方式，蚀刻该介电层，使位于该些位线之下的该介电层分别形成一颈状结构；以及
沉积一第二氧化层于所述各条位线之间，且该第二氧化层位于该些第一多晶硅层与该些第一氧化层上。
11.根据权利要求10所述的制造方法，其特征在于，该第一多晶硅层系一N型重掺杂多晶硅层，而该第二多晶硅层系一P型轻掺杂多晶硅层。
12.根据权利要求11所述的制造方法，其特征在于，该N型重掺杂多晶硅层系一多晶硅/含金属硅化物/多晶硅层。
13.根据权利要求11所述的制造方法，其特征在于，该P型轻掺杂多晶硅层系一多晶硅/含金属硅化物/多晶硅层。
14.根据权利要求10所述的制造方法，其特征在于，沉积该第一氧化层于所述各条字符线之间的步骤，以及沉积该第二氧化层于所述各条位线之间的步骤，系使用高密度等离子体淀积。
15.根据权利要求10所述的制造方法，其特征在于，该第一氧化层与该第二氧化层的材料系氮化硅。
16.根据权利要求10所述的制造方法，其特征在于，该第一氧化层与该第二氧化层的材料系硼磷硅玻璃。
17.根据权利要求10所述的制造方法，其特征在于，该第一氧化层与该第二氧化层的材料系一聚合物。
18.根据权利要求10所述的制造方法，其特征在于，该第一氧化层与该第二氧化层的材料系一低介电系数的物质。
19.根据权利要求10所述的制造方法，其特征在于，该介电层的材料系选自由二氧化硅、氮化硅、氧化铝、氧化铪与氧化锆所组成的族群中。
20.一种三维多晶硅只读存储器，至少包括：
一硅基板；
一绝缘氧化层，位于该硅基板上；
复数条相互隔开且平行的字符线，系位于该绝缘氧化层上；
复数个相互平行且不连续的位线区块，分别位于所述字符线上；
复数个介电层区域，系一对一地分别位于该些位线区块之下，该些介电层区域系位于所述字符线上；
至少一颈状结构，系分别位于该些介电层区域中；
一第一氧化层，系分别位于该些字符线之间、所述各条位线区块以及所述各条介电层区块之间，且位于所述字符线上；
复数条位线，位于该些位线区块及该第一氧化层上，该些位线系相互隔开而平行，并与所述字符线上下实质上垂直交错，且该些位线系电性连接部分的该些位线区块；以及
一第二氧化层，系分别位于所述各条位线之间，且该第二氧化层位于该些字符线与该第一氧化层上。
21.根据权利要求20所述的三维多晶硅只读存储器，其特征在于，该第一氧化层以及该第二氧化层，系使用高密度等离子体淀积，以分别沉积于所述各条字符线之间以及分别沉积于所述各条位线之间。
22.根据权利要求20所述的三维多晶硅只读存储器，其特征在于，该第一氧化层与该第二氧化层的材料系氮化硅。
23.根据权利要求20所述的三维多晶硅只读存储器，其特征在于，该第一氧化层与该第二氧化层的材料系硼磷硅玻璃。
24.根据权利要求20所述的三维多晶硅只读存储器，其特征在于，该第一氧化层与该第二氧化层的材料系一聚合物。
25.根据权利要求20所述的三维多晶硅只读存储器，其特征在于，该第一氧化层与该第二氧化层的材料系一低介电系数的物质。
26.根据权利要求20所述的三维多晶硅只读存储器，其特征在于，该介电层的材料系选自由二氧化硅、氮化硅、氧化铝、氧化铪与氧化锆所组成的族群中。
27.一种三维多晶硅只读存储器的制造方法，至少包括：
提供一基板；
沉积一绝缘氧化层于该基板上；
沉积一第一多晶硅层于该绝缘氧化层上；
沉积一介电层于该第一多晶硅层上；
沉积一第二多晶硅层于该介电层上，再于该第二多晶硅层中定义出复数条第一位线，并于该介电层中定义出复数条介电层区域；该些第一位线相互隔开且平行；该些介电层区域系相互隔开且平行，并分别位于所述各条第一位线下；
于所述各条第一位线中形成复数个不连续相连的位线区块，并于该些介电层区域中形成复数个相对于该些位线区块的介电层区块，该些位线区块系相互隔开且平行，位于该些位线区块下的该些介电层区块亦相互隔开且平行；
使用一湿式蚀刻方式，蚀刻该些介电层区块，使所述各条介电层区块分别于位线方向形成一颈状结构且于字符线方向形成另一颈状结构；
沉积一第一氧化层于该些字符线之间、所述各条位线区块以及所述各条介电层区块之间，且位于所述字符线上；
相对于该些第一位线，分别形成复数条第二位线于该些位线区块及该第一氧化层上，该些第二位线系相互隔开而平行，并与该些字符线实质上垂直交错，且该些第二位线系电性连接部分的该些位线区块；以及
沉积一第二氧化层于所述各条第二位线之间。
28.根据权利要求27所述的制造方法，其特征在于，该第一多晶硅层系一N型重掺杂多晶硅层，而该第二多晶硅层系一P型轻掺杂多晶硅层。
29.根据权利要求28所述的制造方法，其特征在于，该N型重掺杂多晶硅层系一多晶硅/含金属硅化物/多晶硅层。
30.根据权利要求28所述的制造方法，其特征在于，该P型轻掺杂多晶硅层系一多晶硅/含金属硅化物/多晶硅层。
31.根据权利要求27所述的制造方法，其特征在于，沉积该第一氧化层于所述各条字符线之间的步骤，以及沉积该第二氧化层于所述各条位线之间的步骤，系使用高密度等离子体淀积。
32.根据权利要求27所述的制造方法，其特征在于，该第一氧化层与该第二氧化层的材料系氮化硅。
33.根据权利要求27所述的制造方法，其特征在于，该第一氧化层与该第二氧化层的材料系硼磷硅玻璃。
34.根据权利要求27所述的制造方法，其特征在于，该第一氧化层与该第二氧化层的材料系一聚合物。
35.根据权利要求27所述的制造方法，其特征在于，该第一氧化层与该第二氧化层的材料系一低介电系数的物质。
36.根据权利要求27所述的制造方法，其特征在于，该介电层与该第二氧化层的材料系选自由二氧化硅、氮化硅、氧化铝、氧化铪与氧化锆所组成的族群中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2003101225945A CN100365818C (zh) | 2003-12-12 | 2003-12-12 | 三维多晶硅只读存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2003101225945A CN100365818C (zh) | 2003-12-12 | 2003-12-12 | 三维多晶硅只读存储器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1627523A CN1627523A (zh) | 2005-06-15 |
| CN100365818C true CN100365818C (zh) | 2008-01-30 |
Family
ID=34761659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2003101225945A Expired - Lifetime CN100365818C (zh) | 2003-12-12 | 2003-12-12 | 三维多晶硅只读存储器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100365818C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8837222B2 (en) | 2011-10-26 | 2014-09-16 | Micron Technology, Inc. | Methods and apparatuses including a select transistor having a body region including monocrystalline semiconductor material and/or at least a portion of its gate located in a substrate |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8203187B2 (en) * | 2009-03-03 | 2012-06-19 | Macronix International Co., Ltd. | 3D memory array arranged for FN tunneling program and erase |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6067249A (en) * | 1998-06-16 | 2000-05-23 | Hyundai Electronics Industries Co., Ltd. | Layout of flash memory and formation method of the same |
| US6541828B2 (en) * | 2000-11-07 | 2003-04-01 | Macronix International Co., Ltd. | Non-volatile memory device used for non-overlapping implant |
| US6545310B2 (en) * | 2001-04-30 | 2003-04-08 | Motorola, Inc. | Non-volatile memory with a serial transistor structure with isolated well and method of operation |
-
2003
- 2003-12-12 CN CNB2003101225945A patent/CN100365818C/zh not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6067249A (en) * | 1998-06-16 | 2000-05-23 | Hyundai Electronics Industries Co., Ltd. | Layout of flash memory and formation method of the same |
| US6541828B2 (en) * | 2000-11-07 | 2003-04-01 | Macronix International Co., Ltd. | Non-volatile memory device used for non-overlapping implant |
| US6545310B2 (en) * | 2001-04-30 | 2003-04-08 | Motorola, Inc. | Non-volatile memory with a serial transistor structure with isolated well and method of operation |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8837222B2 (en) | 2011-10-26 | 2014-09-16 | Micron Technology, Inc. | Methods and apparatuses including a select transistor having a body region including monocrystalline semiconductor material and/or at least a portion of its gate located in a substrate |
| US9263460B2 (en) | 2011-10-26 | 2016-02-16 | Micron Technology, Inc. | Methods and apparatuses including a select transistor having a body region including monocrystalline semiconductor material and/or at least a portion of its gate located in a substrate |
| US9711514B2 (en) | 2011-10-26 | 2017-07-18 | Micron Technology, Inc. | Methods and apparatuses including a select transistor having a body region including monocrystalline semiconductor material and/or at least a portion of its gate located in a substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1627523A (zh) | 2005-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111742368B (zh) | 具有很细节距的三维nor存储器阵列：装置和方法 | |
| CN110520989B (zh) | 存储器阵列 | |
| CN110192278B (zh) | 电容器阵列和存储器单元阵列及其形成方法 | |
| CN106935587B (zh) | 存储器元件及其制作方法 | |
| US6952038B2 (en) | 3D polysilicon ROM and method of fabrication thereof | |
| US7547603B2 (en) | Non-planar non-volatile memory cell with an erase gate, an array therefor, and a method of making same | |
| JPH06338602A (ja) | 半導体記憶装置及びその製造方法 | |
| CN102339831A (zh) | 垂直沟道晶体管阵列及其制造方法 | |
| CN104465496A (zh) | 用于三维装置具有多个垂直延伸的导体的装置及制造方法 | |
| CN103426917A (zh) | 非易失性存储器件及其制造方法 | |
| EP4016627A1 (en) | Three-dimensional memory device and method for manufacturing the same | |
| CN109003981A (zh) | 3d存储器件及其制造方法 | |
| CN112534576A (zh) | 用于三维存储设备中的中心阶梯结构的底部选择栅极触点 | |
| CN110556381A (zh) | 闪存部件和方法 | |
| CN110391174B (zh) | 制造具有含有多个沟槽的结构图案的半导体器件的方法 | |
| JP2004165632A (ja) | ダイオードを含むマスクｒｏｍ及びその製造方法 | |
| WO2022046415A1 (en) | Integrated circuitry comprising a memory array comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells | |
| CN100365818C (zh) | 三维多晶硅只读存储器及其制造方法 | |
| US20230276622A1 (en) | Memory Array Comprising Strings Of Memory Cells And Method Used In Forming A Memory Array Comprising Strings Of Memory Cells | |
| US20230290860A1 (en) | Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells | |
| US11844202B2 (en) | Integrated circuitry, a method used in forming integrated circuitry, and a method used in forming a memory array comprising strings of memory cells | |
| US11961801B2 (en) | Integrated circuitry, memory circuitry comprising strings of memory cells, and method of forming integrated circuitry | |
| CN106847787A (zh) | 金属-绝缘层-金属电容的结构及其制造方法 | |
| CN115497952A (zh) | 存储器元件及快闪存储器元件 | |
| WO2022005836A1 (en) | Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20080130 |