CN100359433C - 电源管理控制器及微处理器和微处理器实时电源管理方法 - Google Patents
电源管理控制器及微处理器和微处理器实时电源管理方法 Download PDFInfo
- Publication number
- CN100359433C CN100359433C CNB2005100025673A CN200510002567A CN100359433C CN 100359433 C CN100359433 C CN 100359433C CN B2005100025673 A CNB2005100025673 A CN B2005100025673A CN 200510002567 A CN200510002567 A CN 200510002567A CN 100359433 C CN100359433 C CN 100359433C
- Authority
- CN
- China
- Prior art keywords
- signal
- clock
- frequency
- source
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本发明公开了一种电源管理控制器及微处理器和微处理器实时电源管理方法,该电源管理控制器包括第一及第二锁相环电路、选择逻辑单元、来源控制逻辑单元。该第一锁相环电路,根据一总线时钟信号,在第一频率产生一第一核心时钟来源信号。该第二锁相环电路,根据一频率控制信号及该总线频率信号,在一可程序频率,产生一第二核心时钟来源信号。该选择逻辑单元根据一选择信号,在第一及第二核心时钟来源信号之间进行选择,提供给微处理器一核心时钟来源信号;该来源控制逻辑单元,通过至少一个电源检测信号检测电源状况,并提供该频率控制信号和选择信号。该电源管理控制器可使一电源状态转换至另一电源状态在一时钟周期完成,快于现有的电源管理技术。
Description
技术领域
本发明涉及微处理器的电源管理,尤其是一种不会导致过度延迟的动态调整微处理器能耗的方法。
背景技术
在多种计算机系统中,能量消耗管理是一个重要项目,其包括:便携式装置、膝上型计算机及环保计算机(即所谓“绿色”的计算机)。电池的可供电时间就膝上型计算机而言是一个重要项目。由于微处理器消耗大量的能量,所以其电源管理常是降低能耗的技术的目标。微处理器设计者的挑战在于:以平顺而毫无痕迹的方式改变微处理器电源状态,且以尽快的速度完成。多种现有的技术使用于调节微处理器的能耗,其中包括动态转换微处理器核心时钟信号。这是由于微处理器的能耗与其核心时钟信号的频率成正比。
图1为一现有电源管理系统100的简化方块图,说明了基于频率的电源管理如何在微处理器中运行。一检测接口101(如,检测总线等)提供一或多个电源检测信号给电源管理逻辑单元103。该电源管理逻辑单元103,根据检测接口101的检测信号的当前和/或稍早的状态,决定微处理器该在那一种电源状态运行。检测接口101的检测信号的例子包括:软件(如操作系统软件等)所定的缓存器的值、温度转换器、剩余电源信号等。为使微处理器在特定电源状态运行,电源管理逻辑单元103在一核心比例总线信号提供一值给一第一锁相环电路105。该第一锁相环电路105产生一核心时钟信号,该核心时钟信号为一总线时钟信号的频率及核心比例总线信号的值的函数,且该核心时钟信号也反馈给锁相环电路105。例如,核心比例为3时,将令第一锁相环电路105产生一核心时钟信号,而其值为3乘以总线时钟信号的频率。
第一锁相环电路105对外部的总线时钟信号进行乘法运算,并产生为内部所用的核心时钟信号。例如,当电源全开的情况,500MHz的总线时钟信号乘以8(例如核心比例为8)而产生一4.0GHz的机器。第一锁相环电路105使核心时钟信号与总线时钟信号保持一致。核心比例总线信号的值显示较低等级电源状态及其相关的较低作业频率,例如,核心比例=2显示25%电源等级,核心比例=4显示50%电源等级,核心比例=6显示75%电源等级。
用来动态改变微处理器电源状态的现有电源管理系统100有其缺点,这是由于在由一频率转换到另一频率时,第一锁相环电路105会导致明显的延迟。这种延迟可能达到数百个时钟周期的级数,通常是明显的且有其具体影响。在每一次锁相环电路转换频率的延迟,计算机系统可能发生暂时性地悬宕。一个较简单的应用,像DVD译码,在微处理器执行,可以通过降低时钟频率,如使用一半的时钟频率,而节省电源。当电源管理逻辑单元103检测到显示可降低电源状态的电源检测信号,其通过核心比例总线信号,使第一锁相环电路105降低频率。当第一锁相环电路105降低频率,一个相当的延迟将会发生。另外,在此同时或稍后,操作系统有可能会要求进行其它的工作,而该工作需要立即转回最高操作频率。此类事件会导致更多的延迟及操作性的降低,直至第一锁相环电路105将频率提高回最高操作频率为止。这些频率转换导致的延迟经常被使用者察觉到,这是由于那些工作常出现被锁住的现象。所以,现有频率调节技术对整体的操作性有不利的影响。
发明内容
本发明的目的在于提供一种电源管理控制器及微处理器和微处理器实时电源管理方法,以不会导致过度延迟的方式动态进行微处理器电源管理。
为了实现上述目的,本发明提供了一种电源管理控制器,其包括:第一及第二锁相环电路、选择逻辑单元及来源控制逻辑单元。该第一锁相环电路,根据一总线时钟信号,产生具有一第一频率的一第一核心时钟来源信号;该第二锁相环电路,根据一频率控制信号及该总线时钟信号,产生具有一第二频率的一第二核心时钟来源信号;该选择逻辑单元,根据一选择信号,在第一核心时钟来源信号及第二核心时钟来源信号之间进行选择,以提供微处理器一核心时钟来源信号;该来源控制逻辑单元,通过至少一个电源检测信号来检测电源状况,并根据电源状况提供该频率控制信号,并且提供该选择信号。
本发明的电源管理控制器可在一时钟周期内完成自一电源状态转换到另一电源状态的过程;该第二锁相环电路可以规划成:当该第二核心时钟来源信号已到达该频率控制信号所指示的频率时,产生一锁定信号,为响应该锁定信号,该来源控制逻辑单元控制该选择信号从第一核心时钟来源信号切换为第二核心时钟来源信号;该一或多个电源信号可由多个机构提供,如缓存器、转换器、电源信号等;计算机操作系统可用程序令微处理器的缓存器指示一特定较低电源等级,该来源控制逻辑单元则读取该被程序的缓存器而确认该频率控制信号。温度转换器及其电源信号(如电池电量不足指示器)也在本发明范围之内。
为了更好的实现上述目的,本发明还提供了一种微处理器,包括:一检测接口、一时钟来源控制器、一主要锁相环电路、一可编程锁相环电路及一选择逻辑单元;该检测接口接受至少一个指示电源状况的电源检测信号;该时钟来源控制器提供一选择信号,以在第一及第二核心时钟信号间进行切换,并提供一核心比例总线信号,以指示一较低的核心时钟频率,并接受确认该较低的核心时钟频率已可操作的一锁定信号;该主要锁相环电路,根据一总线时钟信号,在一第一频率,提供该第一核心时钟信号;该可编程锁相环电路,根据该核心比例总线信号及该总线时钟信号,在一频率,产生该第二核心时钟信号,并提供该锁定信号;该选择逻辑单元根据该选择信号,在第一及第二核心时钟信号间进行选择,以提供一核心时钟信号。
该检测接口可接受一或多个外部电源检测信号或内部微处理器的信号,如来自可编程缓存器之类的信号;该时钟来源控制器决定一较低的电源等级以配合电源状况,并提供指示一核心时钟频率的该核心比例总线信号,以达成该较低的电源等级。为响应接收到该锁定信号,该时钟来源控制器切换该选择信号,以选择该可编程锁相环电路。当该可编程锁相环电路被选择,为响应电源状况的改变,该时钟来源控制器可切换该选择信号,以返回该主要锁相环电路。
为了更好的实现上述目的,本发明还提供了一种微处理器实时电源管理方法包括:根据一总线频率,在一最高电源频率,产生一第一时钟来源;根据该总线频率及一频率控制输入信号,在一较低电源频率,产生一第二时钟来源;检测电源状况;及根据检测到的电源状况,在第一及第二时钟来源信号间进行切换。
该方法还包括监视至少一电源检测信号;该方法也可包括以程序使一缓存器指示一较低电源等级及读取该缓存器。该方法也可包括:在最初选择该第一时钟来源信号;根据检测到的电源状况,提供该频率控制输入信号,以指示较该低的电源频率;为响应该频率控制输入信号,降低第二时钟来源信号至该较低的电源频率;当第二时钟来源信号到达该较低的电源频率时,提供一锁定的指示;当该锁定的指示被送出,切换为第二时钟来源信号。该方法也可包括在一总线时钟周期内完成切换。在切换为第二时钟来源信号后,该方法也可包括检测一不同的电源状况及切换回至该第一时钟来源信号。
本发明的电源管理控制器及微处理器和微处理器实时电源管理方法,可使一电源状态转换到另一电源状态,其过程在一个时钟周期便完成,明显地快于现有的电源管理技术。
下面结合附图和实施例对本发明进行详细说明。
附图说明
图1为现有电源管理系统的简化方块图;
图2为根据本发明一实施例的实时基于频率的电源管理系统的方块图;
图3为包括图2中实时基于频率的电源管理系统的微处理器的简化方块图;及
图4为根据图2的电源管理系统的作业流程图。
其中,附图标记:
100 电源管理系统 101 检测接口
103 电源管理逻辑单元 105 锁相环电路
200 电源管理系统 201 第一锁相环电路
203 第二锁相环电路 205 多任务器
207 时钟来源控制逻辑单元 209 检测接口
300 微处理器 303 外部检测接口
305 缓存器 S 选择信号输入端
具体实施方式
图2为根据本发明一实施例的实时基于频率的电源管理系统的方块图,电源管理系统200包括以平行方式运行第一锁相环电路201及第二锁相环电路203,且其各自接受外部总线时钟信号,如来自计算机系统主板的信号。第一锁相环电路201输出一第一核心时钟来源信号,第二锁相环电路203输出一第二核心时钟来源信号,其各自提供给多任务器205的相对输入端。第一核心时钟来源信号,根据锁相环电路的运行,被反馈给第一锁相环电路201,且第一锁相环电路201使第一核心时钟来源信号与总线时钟信号保持同步。同理,第二核心时钟来源信号,被反馈给第二锁相环电路203,且第二锁相环电路203使第二核心时钟来源信号与总线时钟信号保持同步。多任务器205的输出端提供一核心时钟信号,该核心时钟信号是根据选择信号输入端S所接受的一选择信号,从第一核心时钟来源信号或第二核心时钟来源信号中选择一个而得到。该被选择核心时钟信号使用于微处理器300(如图3所示)的内部。
第一锁相环电路201连续运行且将外部总线时钟信号乘以一预设的乘数,驱动微处理器300的最高运行频率及最大电源模式。第二锁相环电路203可产生另一个且通常是被降低的频率,该频率是电源管理必须要的。时钟来源控制逻辑单元(或控制器)207,以类似前述的电源管理逻辑单元103的方式,通过一检测接口209(如总线),检测系统的电源状况。时钟来源控制逻辑单元207,通过设定一核心比例总线的核心比值以提高或降低频率乘数到微处理器300由电源检测信号所定的电源管理目标。在此所述的特定实施例中,核心比例总线的核心比值为一相对于总线时钟信号的乘数;然而其它版本的核心比例总线核心比值也是本发明的可能变化,其通常被视为一频率控制信号。核心比例总线的核心比值可用一具有指定该乘数值的模拟信号的方式实施,或至少一个指定该乘数值的数字信号的方式实施。第二锁相环电路203响应核心比例总线的核心比值而改变频率,并通过一锁定信号指示时钟来源控制逻辑单元207其正以一特定频率运行。这时候,如果该新的频率仍然是有效且/或想要的,时钟来源控制逻辑单元207将通过选择信号,令多任务器205选择第二核心时钟来源信号作为核心时钟信号。从第一核心时钟来源信号转换到第二核心时钟来源信号是“实时”的,也就是说在一个总线时钟周期内完成。
在此要强调的是:在第二锁相环电路203进行转换的过程中,电源管理系统200仍然以第一核心时钟来源信号作为选择的核心时钟信号而运行,直到第二锁相环电路203已完成转换并锁定新的目标频率,在此时再进行时钟频率切换就可快速且不着痕迹地进行。这样,从一电源状态转换到另一电源状态是立即的且远快于现有技术。使用者将可从无过度延迟且不会降低操作性的电源调整中获益。
如果计算机的计算环境改变,在第二锁相环电路203提升或降低频率时,最高的运行频率就再度被使用,而此时时钟来源控制逻辑单元207并不会令多任务器205自第一核心时钟来源信号切换为第二核心时钟来源信号。在第二锁相环电路203正进行转换的过渡阶段,虽然电源状态需要转换,但并不会导致计算机操作性的降低。在切换为第二核心时钟来源信号后,如果计算机的计算环境改变以至于需要最高电源或其它的电源等级,时钟来源控制逻辑单元207会立即切换回第一核心时钟来源信号,并以之作为核心时钟信号。这种切换也是即时的且不着痕迹,在一总线时钟周期内完成。在切换回第一核心时钟来源信号后,时钟来源控制逻辑单元207再重新用程序使第二锁相环电路203转换到所要的新的频率等级。在此所述的实施例中,第一锁相环电路201锁定在最高电源状态,所以在相对短的时间内,可随时且多次地切换回第一核心时钟来源信号。假如,电源状态显示需要50%的电源等级以至于第二锁相环电路203降低第二核心时钟来源信号至50%的频率等级,且核心时钟信号也切换为第二核心时钟来源信号,然后一75%的电源等级突然被要求,在此情况,时钟来源控制逻辑单元207会立即切回且选择第一核心时钟来源信号,然后将核心比例总线的核心比值设为75%且传给第二锁相环电路203。虽然相对于所需的电源,更多的电源暂时性地被消耗,但系统的延迟却不会发生。当第二锁相环电路203的锁定信号显示第二核心时钟来源信号已锁住75%的频率等级,如果电源状况仍显示75%的电源等级是所要的,则核心时钟信号会被立即切换成第二核心时钟来源信号。
一个根据本发明的频率管理系统的第二实施例则以一可编程的第一锁相环电路201取代固定频率的第一锁相环电路201,该可编程的第一锁相环电路201在构造及功能上均类似第二锁相环电路203。于是,类似于前述第二锁相环电路203,时钟来源控制逻辑单元207将需要提供另一个比例总线(未示于图)给第一锁相环电路201以处理第一核心时钟来源信号。类似于前述第二锁相环电路203,当第一核心来源频率信号巳锁定另一比例总线指示的频率时,该可编程的第一锁相环电路201会提供一锁定信号(未示于图)给时钟来源控制逻辑单元207。该第二实施例使得系统更加具有弹性,这是由于第一核心时钟来源信号并不固定,而是可以用程序规划为最高运行频率外的其它任何频率。
图3为包括图2中实时基于频率的电源管理系统的微处理器的简化方块图。如图2和图3所示,微处理器300的一或多支针脚301从外部接受总线时钟信号(如在主板产生的信号),然后提供给微处理器300内的电源管理系统200。电源管理系统200内的二个锁相环电路201及203使核心时钟信号与总线时钟信号保持同步。另一外部接口303包括一或多支针脚,用来接收外部检测信号,并通过检测接口209提供给电源管理系统200。外部检测信号包括:由温度转换器之类器件所产生的信号、剩余电源(例如电池电力不足)信号、或其它电源检测信号。检测接口209也可接受内部检测信号,例如来自缓存器305之类器件的信号。本发明也可不用外部检测接口303,而让所有的检测动作均由微处理器300自己来执行。在一实施例中,使用该微处理器300的计算机系统的操作系统,可在一个或多个缓存器305设定一个或多个位,用来传达一新的电源等级命令给微处理器300,如前所述,电源管理系统200将以改变核心时钟信号作为响应。
图4为根据图2的电源管理系统的作业流程图。该流程图并未限定特定实施例的作业过程,而是用于说明依据本发明的技术思想而实施的电源管理系统的基本作业流程。
步骤401:启动电源管理系统200。
步骤403:时钟来源控制逻辑单元207以最高电源模式作为初始默认值,选择第一核心时钟来源信号作为核心时钟信号;
步骤405:扫瞄并处理通过检测接口209接受的电源检测信号,以决定是否有显示新且不同的电源等级;
步骤407:根据步骤405的结果决定是否要改变电源等级。如果目前的电源等级是适当的,则流程返回步骤405,且只要目前的电源等级一直是适当的,流程就会一直在步骤405及步骤407之间循环;
步骤409:如果在步骤407决定需要一个新的电源等级,则决定是否要选择第一核心时钟来源信号,如果第一核心时钟来源信号并未被选择,则流程进行至步骤411,如果目前第一核心时钟来源信号被选择,则流程进行至步骤413;
步骤411:时钟来源控制逻辑单元207送出选择信号,以切换为第一核心时钟来源信号,且流程返回步骤405。不管目前的电源等级如何,一旦决定需要一个新且不同的电源等级,就先切换为第一核心时钟来源信号,以使电源等级的转换便于进行。在此,如果是从较低的电源等级转换到最高电源等级,则第一核心时钟来源信号将被选择且保持。相对地,如果是从较低的电源等级转换到另一不同的较低电源等级(如自50%至75%或方向相反),则第一核心时钟来源信号只是暂时性地被选用,使第二锁相环电路203便于依程序转换新的电源等级。
步骤413:时钟来源控制逻辑单元207给核心比例总线信号设定一适当值,以使第二锁相环电路203依程序得到一新的频率等级;
步骤415:决定锁定信号是否已被第二锁相环电路203确认。既然第二锁相环电路203要用多个时钟周期来锁定新的频率,锁定信号通常不会立即被确认。与其等待锁定信号的出现,流程返回步骤405,以再扫描且处理电源检测信号。当新的电源等级仍然有效时,流程会在步骤405、407、413及415之间循环,直到锁定信号被确认。
步骤417:锁定信号被确认后,时钟来源控制逻辑单元207进行切换而选择第二核心时钟来源信号作为核心时钟信号,然后流程返回步骤405。
在此要强调:如果有指示一新的电源等级(在步骤407),且当第二锁相环电路203正在提高或降低至核心比例总线信号所指示的频率等级的时候,第一核心时钟来源信号将被选择且保持。只有在第二锁相环电路203已锁定新的频率且此一新的电源等级仍然有效时,时钟来源控制逻辑单元207才会进行切换而选择第二核心时钟来源信号。
如果当第二锁相环电路203正在进行转换以达到新的电源等级的时候,且当流程循环于等待锁定信号的循环的时候,有一不同的电源等级的要求在步骤405被检测到,则步骤407会决定当前的电源等级是否与新的电源等级符合,如果符合,则流程会在步骤405及407之间循环;如果不符合,则流程进行至步骤409,并且有可能进行至步骤411,以再建一最高电源模式。当第二锁相环电路203正在转换到第一个较低电源等级的时候,又有另一个不同的较低电源等级及相应的频率等级被指定,则在步骤413,比例总线的值被设定,用来指示新的频率等级。当第二锁相环电路203正在转换到较新的频率等级的时候,时钟来源控制逻辑单元207继续选择第一核心时钟来源信号,如此,纵然正在变换电源状态,系统仍然保持稳定。例如,如果起初指定的是一50%电源等级,且第二锁相环电路203正在降低到50%频率等级的时候,且在锁定信号被确定之前,又有另一75%电源等级被指定,则虽然比例总线的值被设定,且第二锁相环电路203改而开始转换到75%等级,但第一核心时钟来源信号的选择仍然继续保留着。
如果多任务器205先前被切换为第二核心时钟来源信号以得到一第一较低电源等级,然后又有一较新的电源等级的指示,则在步骤409及411,流程被切换回最高电源模式。在步骤413,进行该新的电源等级的指示,如果且当锁定信号被确认,则在方块417,进行该新的电源等级的切换。
在此方式中,使用第一核心时钟来源信号的最高电源模式只是一个过渡的模式,其只是被短暂地进入,以便于第二锁相环电路203重新以程序进行处理。在本发明所提出的任何方案中,切换均可实时完成,因此微处理器300在任何时候均不会因此而悬宕,因此使用者可得利于较低电源模式,而不会有系统悬宕或在使用中有明显地被锁住的感觉。
当然,本发明还可有其他多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (16)
1.一种电源管理控制器,用于实时管理基于频率的微处理器电源,其包括:
一第一锁相环电路,根据一总线时钟信号,产生具有一第一频率的一第一核心时钟来源信号;
一第二锁相环电路,根据一频率控制信号及所述总线时钟信号,产生具有在一可编程频率的第二核心时钟来源信号,当所述第二核心时钟来源信号的频率等于所述频率控制信号所指定的一频率时,所述第二锁相环电路产生一锁定信号;
一选择逻辑单元,根据一选择信号,在所述第一核心时钟来源信号及第二核心时钟来源信号之间进行选择,以提供一核心时钟信号给微处理器;及
一来源控制逻辑单元,通过至少一个电源检测信号检测电源状况,并根据所述电源状况提供所述频率控制信号,并提供所述选择信号,所述来源控制逻辑单元控制所述选择信号,从所述第一核心时钟来源信号切换为所述第二核心时钟来源信号。
2.根据权利要求1所述的电源管理控制器,其特征在于,在所述总线时钟信号的一个时钟周期内,所述来源控制逻辑单元控制所述选择逻辑单元,将所述核心时钟信号从所述第一核心时钟来源信号切换为所述第二核心时钟来源信号。
3.根据权利要求1所述的电源管理控制器,其特征在于,所述第一频率与微处理器的最高运行频率相关。
4.根据权利要求3所述的电源管理控制器,其特征在于,所述第二核心时钟来源信号通过程序处理调整为适合较低电源状况的一较低的频率。
5.根据权利要求1所述的电源管理控制器,其特征在于,所述至少一个电源检测信号由多个机构中的一个或多个机构提供,所述多个机构包括缓存器、转换器及电源信号来源。
6.一种微处理器,其包括:
一检测接口,其接受指示电源状况的至少一电源检测信号;
一时钟来源控制器,连接至所述检测接口,用于提供一选择信号、切换第一核心时钟信号及第二核心时钟信号、提供用于指示一较低的核心时钟频率的一核心比例总线信号,并接受指示一较低的核心时钟频率已开始作用的一锁定信号;
一主要锁相环电路,连接所述时钟来源控制器,其根据一总线时钟信号,产生具有第一频率的一所述第一核心时钟信号,并提供所述锁定信号;
一可编程锁相环电路,连接所述时钟来源控制器,其根据所述核心比例总线信号及所述总线时钟信号,产生具有一频率的所述第二核心时钟信号,且其提供所述锁定信号;及
一选择逻辑单元,连接至所述主要锁相环电路及所述可编程锁相环电路,所述时钟来源控制器根据接收到所述锁定信号,所述时钟来源控制器切换所述选择信号,以选择所述可编程锁相环电路,所述选择逻辑单元根据所述选择信号,在所述第一核心时钟信号及第二核心时钟信号间进行选择,以提供一核心时钟信号。
7.根据权利要求6所述的微处理器,其特征在于,所述检测接口接受至少一外部电源检测信号。
8.根据权利要求6所述的微处理器,其特征在于,还包括连接至所述检测接口的至少一内部可编程缓存器。
9根据权利要求6所述的微处理器,其特征在于,所述时钟来源控制器决定符合所述电源状况的一较低能源等级,并提供所述核心比例总线信号,用来指示一核心时钟频率以实现所述较低能源等级。
10.根据权利要求9所述的微处理器,其特征在于,当所述可编程锁相环电路被选择时,为响应所述电源状况的改变,所述时钟来源控制器切换所述选择信号,以选择所述主要锁相环电路。
11.一微处理器实时电源管理方法,其包括以下步骤:
根据一总线时钟,产生具有最高电源频率的一第一时钟来源信号;
检测一电源状况;
根据检测到的所述电源状况决定是否要改变电源级别,若要改变电源级别则选择所述第一时钟来源信号;
根据检测到的所述电源状况,提供一频率控制输入信号,用来指示较低电源频率;
根据所述总线时钟及所述频率控制输入信号,降低所述第一时钟来源信号以产生具有一较低电源频率的一第二时钟来源信号;
当所述第二时钟来源信号到达所述较低电源频率时,提供一锁定指示;及
当所述锁定指示被提供时,切换为所述第二时钟来源信号。
12.根据权利要求11所述的微处理器实时电源管理方法,其特征在于,上述检测电源状况包括监视至少一电源检测信号。
13.根据权利要求12所述的微处理器实时电源管理方法,其特征在于,还包括步骤:通过程序令一缓存器指示一较低电源等级,且其中上述监视至少一电源检测信号包括读取所述缓存器的步骤。
14.根据权利要求11所述的微处理器实时电源管理方法,其特征在于,上述切换为第二时钟来源信号的步骤,在一总线时钟周期内完成切换。
15.根据权利要求11所述的微处理器实时电源管理方法,其特征在于,上述检测电源状况包括步骤:在上述切换为第二时钟来源信号后,检测一不同的电源状况,且在第一时钟来源信号及第二时钟来源信号之间进行切换。
16.根据权利要求15所述的微处理器实时电源管理方法,其特征在于,上述切换回至第一时钟来源信号,在一总线时钟周期内完成切换。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US54420604P | 2004-02-12 | 2004-02-12 | |
US60/544,206 | 2004-02-12 | ||
US10/816,020 | 2004-04-01 | ||
US10/816,020 US7302599B2 (en) | 2004-02-12 | 2004-04-01 | Instantaneous frequency-based microprocessor power management |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1664754A CN1664754A (zh) | 2005-09-07 |
CN100359433C true CN100359433C (zh) | 2008-01-02 |
Family
ID=34841162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100025673A Active CN100359433C (zh) | 2004-02-12 | 2005-01-21 | 电源管理控制器及微处理器和微处理器实时电源管理方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7302599B2 (zh) |
CN (1) | CN100359433C (zh) |
TW (1) | TWI257066B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102521207A (zh) * | 2010-12-22 | 2012-06-27 | 威盛电子股份有限公司 | 多内核微处理器的共享电源的分布式管理 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7698583B2 (en) | 2002-10-03 | 2010-04-13 | Via Technologies, Inc. | Microprocessor capable of dynamically reducing its power consumption in response to varying operating temperature |
US7770042B2 (en) * | 2002-10-03 | 2010-08-03 | Via Technologies, Inc. | Microprocessor with improved performance during P-state transitions |
US7814350B2 (en) * | 2002-10-03 | 2010-10-12 | Via Technologies, Inc. | Microprocessor with improved thermal monitoring and protection mechanism |
US20050044429A1 (en) * | 2003-08-22 | 2005-02-24 | Ip-First Llc | Resource utilization mechanism for microprocessor power management |
US7774627B2 (en) * | 2002-10-03 | 2010-08-10 | Via Technologies, Inc. | Microprocessor capable of dynamically increasing its performance in response to varying operating temperature |
US7334418B2 (en) * | 2004-02-12 | 2008-02-26 | Via Technologies, Inc. | Method and apparatus for microprocessor temperature control |
US8811468B2 (en) * | 2005-05-26 | 2014-08-19 | Broadcom Corporation | Method and system for FM interference detection and mitigation |
CN100555169C (zh) * | 2006-01-17 | 2009-10-28 | 鸿富锦精密工业(深圳)有限公司 | 微处理器供电控制电路 |
US7602253B2 (en) * | 2006-12-11 | 2009-10-13 | Silicon Image, Inc. | Adaptive bandwidth phase locked loop with feedforward divider |
US9214200B2 (en) * | 2010-04-05 | 2015-12-15 | Rambus Inc. | Methods and apparatus for transmitting data in a phase modulated signal derived from early and late timing signals |
US8717835B2 (en) | 2011-08-23 | 2014-05-06 | Micron Technology, Inc. | Apparatuses and methods for compensating for power supply sensitivities of a circuit in a clock path |
WO2013147874A1 (en) * | 2012-03-30 | 2013-10-03 | Intel Corporation | Methods and apparatus for communicating available battery power |
US8947966B2 (en) * | 2012-06-11 | 2015-02-03 | Lsi Corporation | Power gated memory device with power state indication |
US9071235B2 (en) | 2013-10-18 | 2015-06-30 | Micron Technology, Inc. | Apparatuses and methods for changing signal path delay of a signal path responsive to changes in power |
US9671857B2 (en) * | 2014-03-25 | 2017-06-06 | Qualcomm Incorporated | Apparatus, system and method for dynamic power management across heterogeneous processors in a shared power domain |
US9673793B2 (en) | 2014-12-03 | 2017-06-06 | Micron Technology, Inc. | Apparatuses and methods for adjusting timing of signals |
TW201716921A (zh) * | 2015-11-10 | 2017-05-16 | 緯創資通股份有限公司 | 電源控制系統及相關傳送電源管理匯流訊號至伺服器的方法 |
US11068018B2 (en) * | 2016-10-25 | 2021-07-20 | Dolphin Design | System and method for power management of a computing system with a plurality of islands |
US10955899B2 (en) * | 2018-06-20 | 2021-03-23 | Intel Corporation | System, apparatus and method for responsive autonomous hardware performance state control of a processor |
GB2580134B (en) | 2018-12-21 | 2021-04-21 | Graphcore Ltd | Controlling a processor clock |
JP2022019426A (ja) * | 2020-07-17 | 2022-01-27 | 株式会社リコー | 表示装置、制御方法、プログラム |
TWI768543B (zh) * | 2020-11-13 | 2022-06-21 | 新唐科技股份有限公司 | 積體電路及其系統內程式化電路 |
CN112416055A (zh) * | 2020-11-20 | 2021-02-26 | 海光信息技术股份有限公司 | 多核cpu的时钟管理方法、装置、电子设备及存储介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5774701A (en) * | 1995-07-10 | 1998-06-30 | Hitachi, Ltd. | Microprocessor operating at high and low clok frequencies |
US6223297B1 (en) * | 1997-11-10 | 2001-04-24 | Fujitsu Limited | Clock modifying method and information processing apparatus which gradually increase frequency of an external clock to be supplied to processing unit |
CN1409189A (zh) * | 2001-09-28 | 2003-04-09 | 技嘉科技股份有限公司 | 一种电源侦测电路及其侦测方法 |
CN1438533A (zh) * | 2002-02-08 | 2003-08-27 | 佳能株式会社 | 电子设备及照相机 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1993012480A1 (en) * | 1991-12-17 | 1993-06-24 | Compaq Computer Corporation | Apparatus for reducing computer system power consumption |
US5422832A (en) | 1993-12-22 | 1995-06-06 | Advanced Micro Devices | Variable thermal sensor |
US5452277A (en) * | 1993-12-30 | 1995-09-19 | International Business Machines Corporation | Adaptive system for optimizing disk drive power consumption |
US5752011A (en) * | 1994-06-20 | 1998-05-12 | Thomas; C. Douglas | Method and system for controlling a processor's clock frequency in accordance with the processor's temperature |
US5557557A (en) * | 1994-10-04 | 1996-09-17 | Texas Instruments Incorporated | Processor power profiler |
US5805923A (en) * | 1995-05-26 | 1998-09-08 | Sony Corporation | Configurable power management system having a clock stabilization filter that can be enabled or bypassed depending upon whether a crystal or can oscillator is used |
US5719800A (en) | 1995-06-30 | 1998-02-17 | Intel Corporation | Performance throttling to reduce IC power consumption |
US5996083A (en) * | 1995-08-11 | 1999-11-30 | Hewlett-Packard Company | Microprocessor having software controllable power consumption |
US5815724A (en) * | 1996-03-29 | 1998-09-29 | Intel Corporation | Method and apparatus for controlling power consumption in a microprocessor |
US6172611B1 (en) * | 1998-10-19 | 2001-01-09 | Telcom Semiconductor, Inc. | Independent hardware thermal sensing and monitoring |
JP2000357951A (ja) * | 1999-06-15 | 2000-12-26 | Mitsubishi Electric Corp | 遅延回路、クロック生成回路及び位相同期回路 |
JP2001255958A (ja) * | 2000-03-10 | 2001-09-21 | Konica Corp | クロック発生装置、基板および画像形成装置ならびにクロック発生方法 |
JP2002006991A (ja) | 2000-06-16 | 2002-01-11 | Toshiba Corp | コンピュータシステム及び冷却ファンの回転数制御方法 |
US7006943B1 (en) * | 2000-09-12 | 2006-02-28 | Advanced Micro Devices, Inc. | Method and apparatus for using an on-board temperature sensor on an integrated circuit |
KR100369463B1 (ko) | 2000-12-21 | 2003-01-24 | 엘지전자 주식회사 | 휴대용 컴퓨터에서의 호스트 버스 클럭 가변 제어방법 |
EP1235274A1 (de) * | 2001-02-15 | 2002-08-28 | Matthias Seesemann | Temperatur-Überwachungsvorrichtung für Mikroprozessor-Kühleinrichtungen |
US6836849B2 (en) * | 2001-04-05 | 2004-12-28 | International Business Machines Corporation | Method and apparatus for controlling power and performance in a multiprocessing system according to customer level operational requirements |
TW548534B (en) | 2001-04-12 | 2003-08-21 | Via Tech Inc | Control method for frequency raising and reducing of central processing unit using neural network |
US20050044429A1 (en) | 2003-08-22 | 2005-02-24 | Ip-First Llc | Resource utilization mechanism for microprocessor power management |
TW553425U (en) * | 2002-10-09 | 2003-09-11 | Rung-Yi Chen | Computer peripheral device having temperature control and wind speed adjusting function |
TW573760U (en) | 2003-05-20 | 2004-01-21 | Henwood Technology Co Ltd | Externally monitored computer temperature detection and fan control device |
US7017061B2 (en) | 2003-05-21 | 2006-03-21 | Dell Products L.P. | Method and system for dynamically adjusting power consumption of an information handling system |
US7019577B2 (en) * | 2003-07-29 | 2006-03-28 | Lattice Semiconductor Corporation | Clock generator |
US7334418B2 (en) | 2004-02-12 | 2008-02-26 | Via Technologies, Inc. | Method and apparatus for microprocessor temperature control |
-
2004
- 2004-04-01 US US10/816,020 patent/US7302599B2/en active Active
- 2004-10-14 TW TW093131088A patent/TWI257066B/zh active
-
2005
- 2005-01-21 CN CNB2005100025673A patent/CN100359433C/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5774701A (en) * | 1995-07-10 | 1998-06-30 | Hitachi, Ltd. | Microprocessor operating at high and low clok frequencies |
US6223297B1 (en) * | 1997-11-10 | 2001-04-24 | Fujitsu Limited | Clock modifying method and information processing apparatus which gradually increase frequency of an external clock to be supplied to processing unit |
CN1409189A (zh) * | 2001-09-28 | 2003-04-09 | 技嘉科技股份有限公司 | 一种电源侦测电路及其侦测方法 |
CN1438533A (zh) * | 2002-02-08 | 2003-08-27 | 佳能株式会社 | 电子设备及照相机 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102521207A (zh) * | 2010-12-22 | 2012-06-27 | 威盛电子股份有限公司 | 多内核微处理器的共享电源的分布式管理 |
CN102521207B (zh) * | 2010-12-22 | 2015-09-30 | 威盛电子股份有限公司 | 多内核微处理器的共享电源的分布式管理 |
Also Published As
Publication number | Publication date |
---|---|
TWI257066B (en) | 2006-06-21 |
US7302599B2 (en) | 2007-11-27 |
CN1664754A (zh) | 2005-09-07 |
TW200527278A (en) | 2005-08-16 |
US20050182983A1 (en) | 2005-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100359433C (zh) | 电源管理控制器及微处理器和微处理器实时电源管理方法 | |
US7594126B2 (en) | Processor system and method for reducing power consumption in idle mode | |
US8392739B2 (en) | Multi-core processor, its frequency conversion device and a method of data communication between the cores | |
US20210313975A1 (en) | Bi-directional adaptive clocking circuit supporting a wide frequency range | |
US6600345B1 (en) | Glitch free clock select switch | |
US7290156B2 (en) | Frequency-voltage mechanism for microprocessor power management | |
US5790609A (en) | Apparatus for cleanly switching between various clock sources in a data processing system | |
EP0840195B1 (en) | An apparatus and method for sequencing clocks in a data processing system | |
US5155380A (en) | Clock switching circuit and method for preventing glitch during switching | |
US5418969A (en) | Low power consumption microprocessor | |
US6563349B2 (en) | Multiplexor generating a glitch free output when selecting from multiple clock signals | |
US20080046773A1 (en) | Systems and Methods for Dynamic Clock Frequencies for Low Power Design | |
US5675615A (en) | Apparatus and method for switching asynchronous clock signals | |
US6819150B1 (en) | Method and apparatus for quick clock swapping using much slower asynchronous clock for power savings | |
US11644884B2 (en) | Controlling a processor clock | |
US5564042A (en) | Asynchronous clock switching between first and second clocks by extending phase of current clock and switching after a predetermined time and appropriated transitions | |
US20030006807A1 (en) | Method of and circuit for controlling a clock | |
US20040246810A1 (en) | Apparatus and method for reducing power consumption by a data synchronizer | |
US20050225361A1 (en) | Clock selection circuit and digital processing system for reducing glitches | |
CN114721908A (zh) | 片上功耗控制电路、芯片以及功耗控制方法 | |
US8352794B2 (en) | Control of clock gating | |
US20040210780A1 (en) | Micro controller unit | |
CN102480289A (zh) | 一种同步异频时钟对齐的设计电路 | |
JP3426870B2 (ja) | 半導体集積回路 | |
CN1332287C (zh) | 电源管理的频率电压装置及频率电压控制的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |