CN100356357C - 用于耦合基带处理器和应用程序处理器的可配置串行总线 - Google Patents

用于耦合基带处理器和应用程序处理器的可配置串行总线 Download PDF

Info

Publication number
CN100356357C
CN100356357C CNB028232186A CN02823218A CN100356357C CN 100356357 C CN100356357 C CN 100356357C CN B028232186 A CNB028232186 A CN B028232186A CN 02823218 A CN02823218 A CN 02823218A CN 100356357 C CN100356357 C CN 100356357C
Authority
CN
China
Prior art keywords
data
signal
terminal
equipment
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028232186A
Other languages
English (en)
Other versions
CN1610893A (zh
Inventor
斯科特·格伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1610893A publication Critical patent/CN1610893A/zh
Application granted granted Critical
Publication of CN100356357C publication Critical patent/CN100356357C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G06F13/4269—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using a handshaking protocol, e.g. Centronics connection
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Information Transfer Systems (AREA)
  • Multi Processors (AREA)

Abstract

一种系统，包括应用处理器和基带处理器，所述应用处理器和基带处理器可以被配置来进行通信，所述通信通过数据传输来进行，其中，根据寄存器的数据字段中的被编程位，所述数据是十六进制格式、八进制格式或十进制格式的。

Description

用于耦合基带处理器和应用程序处理器的可配置串行总线
技术领域
本发明涉及用于耦合基带处理器和应用程序处理器的可配置串行总线。
背景技术
今天的便携式通信产品使用可以执行各种应用程序的电路。一些新应用程序是用户定义的，而更复杂的应用程序甚至是可以下载的。一种产品的市场成功可能取决于一连串的连续升级以及改进的应用程序，以增进产品特征和功能性。同时，用户期望产品包括高的数据传输速率性能，有时还期望具有更小的产品尺寸和费用。
正在进行竞争的通信产品可以是基于码分多址(CDMA)、全球移动通信系统(GSM)、时分多址(TDMA)系统、第三代(3G)系统以及其他系统的。这样，可用于一种通信产品的应用程序如果不修改可能就不能用于其他产品。换句话说，在数字信号处理器(DSP)上运行的、实现用于一个标准的若干通信协议的应用程序，不能正常地接口到基于另一个协议的应用程序。因此，一直需要更好的方法，使得应用程序不进行大的修改就可以与许多通信产品一起正常地运行。
发明内容
根据本发明，提供了一种设备，其包括：在所述设备接口处的时钟端子、选通端子，以及第一、第二、第三和第四数据端子；存储寄存器，其中由所述设备向所述存储寄存器写入第一和第二数据位，所述第一和第二数据位可译码成第一值，以从所述第一、第二、第三和第四数据端子提供十六进制数据，并且所述第一和第二数据位可译码成第二值，以从所述第一、第二和第三数据端子提供八进制数据；在所述时钟端子处提供的时钟信号，用于指示所述设备在所述十六进制数据和所述八进制数据之间的转换；以及在所述选通端子处提供的选通信号，用于表示所述数据端子正在提供正在向所述数据端子提供数据的寄存器的标识。
附图说明
在说明书的结束部分具体指出并清楚要求了本发明的主题。但是，通过参考下面的详细描述并同时结合附图，可以最好地理解有关本发明的组织、操作方法，以及本发明的目的、特征和优点，在附图中：
图1是图示应用程序处理器与数字信号处理器之间的接口的框图；
图2是示出了根据本发明实施例的应用程序处理器的一部分和基带处理器的一部分的框图；以及
图3是可以在图2的应用程序处理器与基带处理器之间传输的信号的时序图。
应该理解，为了图示的简单和清楚，图中图示的单元没有必要按比例绘制。例如，为了清楚起见，一些单元的尺寸相对于其他单元被放大。
具体实施方式
在下面的详细描述中，给出了大量具体的细节，以提供对本发明的完整理解。但是，本领域的技术人员应该理解，没有这些具体的细节也可以实施本发明。在其他情况下，没有详细描述公知的方法、过程、元件和电路，以免模糊本发明。
图1是图示系统10的应用程序处理器12与数字信号处理器(DSP)16之间的接口的框图。除非特别说明，否则应该理解在整个说明书中，本发明涉及经过处理器之间的接口来操纵和/或移动数据的动作和/或过程，这从下面的讨论变得很清楚。这样，处理器12和16可以是微处理器、微控制器、精简指令集计算(RISC)处理器、英国剑桥ARM Holdings公司的ARMTM核、加州圣克拉拉的Intel公司的StrongARMTM核或XScaleTM核、或者嵌入式核，但是本发明的范围不限制在这一方面。应该理解，图1中示出的处理器的框图是说明性的框图，本发明的范围不限于这些例子。
本发明实施例中表示的体系结构，可以应用于便携式计算产品、网络产品、数码相机应用产品、无线技术中的产品，以及基于仪表化和自动应用的更广范围的消费品。还应该理解，这里所公开的电路可以用在许多系统中，仅仅作为示例，所述系统包括蜂窝无线电话通信系统、个人通信系统(PCS)、调制解调器、双向无线电通信系统、单向和双向寻呼机、个人数字助理(PDA)以及其他手持设备。
如图1所示，应用程序处理器12可以包括专用于所选应用程序的硬件和软件。这样，应用程序处理器12可以有能力处理专用于所选产品的功能。作为示例，如果系统10被用于蜂窝电话通信系统中，那么应用程序处理器12可以处理专用于语音识别的算法。另一方面，基带处理器16可以有能力处理专用于无线数据通信和RF信令的算法。这样，基带处理器16可以处理与码分多址(CDMA)，全球移动通信系统(GSM)，北美数字蜂窝(NADC)，时分多址(TDMA)，和例如宽带CDMA(WCDMA)、CDMA-2000的第三代(3G)系统等等相关联的算法。
在一些体系结构中，基带处理器16和应用程序处理器12可以分别作为主处理器和从处理器。不管可能执行什么应用程序，也不管应用程序处理器12和基带处理器16是怎样布置的，接口20都可以在应用程序处理器12和基带处理器16之间提供高带宽互连。接口20可以包括处于应用程序处理器12中的具有焊盘/封装端子的数据端口14，所述焊盘/封装端子可以电连接到与基带处理器16中的数据端口18相关联的焊盘/封装端子。存储器15可以被连接到应用程序处理器12，存储器17可以被连接到基带处理器16。存储器15和存储器17可以是静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)或者例如闪存的非易失性存储器。
图2是示出了可以通过接口20被电连接的应用程序处理器12的一部分和基带处理器16的一部分的框图。具体来说，该图提供了可以与应用程序处理器12集成的端口14以及可以与基带处理器16集成的端口18。端口14包括提供数据的存储寄存器TX通道24到TX通道26，所述数据可以通过TX控制器28被传输到端子/焊盘(引脚)，再经过接口20的互连被传输到基带处理器16的端口18。TX通道24到TX通道26也被称为通道寄存器，它们可以将所存储的数据提供给已被选择用于有效传输数据的数据端子。由端口18中的RX控制器48接收的数据可以被存储在寄存器RX通道44到RX通道46中。以类似的方式，基带处理器16的端口18中的存储寄存器TX通道54到TX通道56可以提供数据，所述数据通过TX控制器58、经过接口20的互连被传输到应用程序处理器12的端口14。由端口14中的RX控制器38接收的数据可以被存储在寄存器RX通道34到RX通道36中。控制寄存器22和42可以提供控制信号，所述控制信号影响各个端口14和18内的以及通过接口20的数据传输、存储和路由。
应用程序处理器12和基带处理器16可以在十四个信号通路或连接上进行彼此间的通信，但是这不是对本发明的限制。连接端口14和端口18的所述十四个信号通路可以被看作是两组信号通路。TX控制器28和RX控制器48之间的第一组信号通路(入站(inbound)信号)，包括下列信号，即CLOCK(时钟)、STROBE(选通)、WAIT(等待)以及数据信号DATA 0、DATA 1、DATA 2和DATA 3。RX控制器38和TX控制器58之间的第二组信号通路(出站(outbound)信号)，也包括附加的信号，即CLOCK、STROBE、WAIT和数据信号DATA 0、DATA 1、DATA2和DATA 3。相同的信号名称表示同样类型的信号可以在该信号通路上传输。例如，在第一组中，数据信号DATA 0、DATA 1、DATA 2和DATA 3可以在所述信号通路上从TX控制器28被传输到RX控制器48，而在第二组中，数据信号DATA 0、DATA 1、DATA 2和DATA 3可以在所述信号通路上从TX控制器58被传输到RX控制器38。在这个具体的实施例中，有四个出站数据信号通路和四个入站数据信号通路，但是入站和出站信号通路的数量不是意于对本发明进行限制。
控制寄存器22中的存储寄存器或配置寄存器21以及控制寄存器42中的配置寄存器41可以被编程，从而定义经过接口20的数据流。通过编程配置寄存器21，可以修改将数据从TX控制器28有效传输到RX控制器48的信号通路的数量。配置寄存器21中数据字段的两个位的值，可以控制有效(active)的数据信号DATA 0、DATA 1、DATA 2和DATA 3的数量。换句话说，配置寄存器21可以设定所有数据信号通路都用于传输数据，或者一些数据信号通路用于传输数据，或者数据信号通路中的任何一个都不传输数据。换而言之，如由配置寄存器的数据字段中的数据所确定的，端口14和端口18之间的一部分信号通路可以被编程而变为是无效(inactive)的。类似地，通过编程配置寄存器41，可以修改将数据从TX控制器58有效传输到RX控制器38的信号通路的数量。根据本发明的一个实施例，配置寄存器41中两位的寄存器字段可以控制传输数据信号DATA 0、DATA 1、DATA 2和DATA 3的哪一个信号通路是有效的以及哪一个是无效的。虽然已经将配置寄存器21和配置寄存器41描述为寄存器，但是用于存储数据字段值的方法不限于这个方面。本发明的其他实施例可以使用例如存储器或锁存器的其他方法，来存储寄存器字段中的数据。
存储在配置寄存器21和配置寄存器41的寄存器字段中的数据值，可以在软件例程中的程序控制下被改变。或者，存储在寄存器字段中的数据值可以在应用程序处理器12和基带处理器16的加电过程期间被初始化。对于任一一种方法，在第一组中的数据信号通路的数量以及在第二组中的数据信号通路的数量可以被设置，以经过接口20传输数据。这样，根据本发明的实施例，可以修改配置寄存器21和/或配置寄存器41的初始设置，从而提供接口20中的可选数量的有效数据信号通路。利用在程序控制下被定义的寄存器字段，基于在处理器12和/或基带处理器16中运行的应用程序改变数据信号通路的数量，可能是人们所希望的。
图3是示出了根据具体实施例的信号CLOCK 60、DATA 62、STROBE 64和WAIT 68在时间周期t0、t1、t2、t3、t4和t5的波形的时序图。简单地参照图2和图3，信号CLOCK 60的波形可以代表在接口20中标记为CLOCK的信号的时序；信号DATA 62的波形可以代表标记为DATA 0、DATA 1、DATA 2和DATA 3的信号；信号STROBE 64的波形可以代表标记为STROBE的信号；以及，信号WAIT 68的波形可以代表标记为WAIT的信号。这样，所述波形代表可以在TX控制器28和RX控制器48之间传输的信号，或者可以在RX控制器38和TX控制器58之间传输的信号。
在操作中，配置寄存器21和配置寄存器41的寄存器字段可以被编程，从而设置可以在处理器12和基带处理器16之间传输数据的数据信号通路的数量。在编程之后，四个入站数据信号通路和四个出站数据信号通路可以是有效的。或者，对于入站或出站数据信号通路来说，有少于四个的数据信号通路是有效的。应该注意，有效入站数据信号通路的数量和有效出站数据信号通路的数量可以相匹配也可以不相匹配。这样，在已经被编程成为有效的数据信号通路上，在基带处理器16和应用程序处理器12之间可以传输数据。
由图2和图3中的信号时钟表示的可配置快速时钟信号(speed clocksignal)，可以由TX控制器28(或TX控制器58)提供，而STROBE信号可以被提供用于指示消息开始(或消息结束)。在STROBE信号有效时，在数据信号通路上提供通道号，用于标识数据可以从其传输的通道。此外，WAIT信号可以被接收，用于指示接收缓冲器可能已满，要停止进一步的数据传输。
作为示例，配置寄存器21的寄存器字段可以被编程，以允许传输数据信号DATA 0、DATA 1、DATA 2和DATA 3的所有四个信号通路都是有效的。应用程序处理器12现在可以在第3通道上将十六进制数据7FBE传输到基带处理器16。在STROBE信号有效时，四个数据信号通路在时间周期t0期间提供数据值3，用于标识第3通道正在传输数据。在STROBE信号之后，在时间周期t1、t2、t3和t4期间，可以提供十六进制数据7FBE的数据值。数据信号通路可以在时间周期t5期间提供值0，用于指示从第3通道的数据传输已经结束，或者提供一个值以标识可以从其传输数据的新的通道。注意，这个例子只需要数据从应用程序处理器12被传输到基带处理器16，但是，配置寄存器41的寄存器字段可以被单独编程，并且在第二组信号通路上在基带处理器16和应用程序处理器12之间可以类似地传输数据。
作为另一个示例，应用程序处理器12可以在第2通道上将八进制数据7471传输到基带处理器16。在这个例子中，配置寄存器21的寄存器字段可以被编程，以允许四个信号通路中的三个有效。当在时间周期t0期间STROBE信号可能有效时，可以在三个数据信号通路上提供值2，以标识数据正从哪一个通道被传输。在STROBE信号之后，在时间周期t1、t2、t3和t4中，可以从连接到三个有效数据信号通路的三个端子提供八进制数据7471。配置寄存器21(和/或配置寄存器41)的寄存器字段还可以被编程来允许四个信号通路中的一个或两个有效，以传输二进制数据。
如所示出和描述的，第一组信号通路提供从应用程序处理器12到基带处理器16的数据传输，而第二组信号通路提供从基带处理器16到应用程序处理器12的数据传输。配置寄存器21和41的寄存器字段，可以被编程以允许所选数量的信号通路有效。十六进制数(基数16)可以在四个信号通路有效时被传输，八进制数(基数8)可以在三个信号通路有效时被传输，而二进制数(基数2)可以在两个信号通路有效时被传输。可以基于正被运行的应用程序、带宽性能标准或功率消耗限制，来修改被选为有效的数据信号通路的数量。
虽然在这里已经图示和描述了本发明的某些特征，但是对于本领域的技术人员来说，将可以想到许多修改、替换、改变和等同物。因此，应该理解，所附权利要求意于覆盖落在本发明的实质精神内的所有这样的修改和改变。

Claims (6)

1.一种设备，包括：
在所述设备接口处的时钟端子、选通端子，以及第一、第二、第三和第四数据端子；
存储寄存器，其中由所述设备向所述存储寄存器写入第一和第二数据位，所述第一和第二数据位译码成第一值，以从所述第一、第二、第三和第四数据端子提供十六进制数据，并且所述第一和第二数据位译码成第二值，以从所述第一、第二和第三数据端子提供八进制数据；
在所述时钟端子处提供的时钟信号，用于指示所述设备在所述十六进制数据和所述八进制数据之间的转换；以及
在所述选通端子处提供的选通信号，用于表示所述数据端子正在提供正在向所述数据端子提供数据的寄存器的标识。
2.如权利要求1所述的设备，其中所述第一和第二数据位译码成第三值，以从所述第一和第二数据端子提供二进制数据。
3.如权利要求1所述的设备，其中所述时钟信号是由所述设备生成的可配置快速时钟信号。
4.如权利要求1所述的设备，其中所述选通信号指示消息开始或消息结束。
5.如权利要求1所述的设备，其中在所述选通信号有效并且所述设备正在提供十六进制数据的同时，从所述第一、第二、第三和第四数据端子提供用于标识从其传输数据的通道的通道号。
6.如权利要求1所述的设备，还包括用于提供等待信号的另一端子，所述等待信号用于指示所述十六进制数据不随所述时钟信号改变。
CNB028232186A 2001-11-29 2002-11-21 用于耦合基带处理器和应用程序处理器的可配置串行总线 Expired - Fee Related CN100356357C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/998,532 US6795877B2 (en) 2001-11-29 2001-11-29 Configurable serial bus to couple baseband and application processors
US09/998,532 2001-11-29

Publications (2)

Publication Number Publication Date
CN1610893A CN1610893A (zh) 2005-04-27
CN100356357C true CN100356357C (zh) 2007-12-19

Family

ID=25545341

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028232186A Expired - Fee Related CN100356357C (zh) 2001-11-29 2002-11-21 用于耦合基带处理器和应用程序处理器的可配置串行总线

Country Status (6)

Country Link
US (1) US6795877B2 (zh)
EP (1) EP1449099A2 (zh)
CN (1) CN100356357C (zh)
AU (1) AU2002365804A1 (zh)
MY (1) MY122790A (zh)
WO (1) WO2003048896A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6779066B2 (en) * 2000-05-01 2004-08-17 Matsushita Electric Industrial Co., Ltd. Module having application-specific program stored therein
US7426597B1 (en) * 2003-05-07 2008-09-16 Nvidia Corporation Apparatus, system, and method for bus link width optimization of a graphics system
US7469311B1 (en) 2003-05-07 2008-12-23 Nvidia Corporation Asymmetrical bus
WO2005091155A1 (en) * 2004-03-19 2005-09-29 Koninklijke Philips Electronics, N.V. Automatic configuration of a communication port as transmitter or receiver depending on the sensed transfer direction of a connected device
US7555584B2 (en) * 2004-09-29 2009-06-30 Intel Corporation Providing additional channels for an MSL architecture
US7209989B2 (en) * 2004-09-29 2007-04-24 Intel Corporation Transfer acknowledgement mechanism for an MSL architecture
CN102202431B (zh) * 2010-03-25 2015-11-25 中兴通讯股份有限公司 增加3g通讯模块与应用处理器接口灵活性的装置和方法
CN102215500B (zh) * 2010-04-09 2016-03-02 中兴通讯股份有限公司 Ap与通讯模块的端口服务配置的动态变换方法及装置
CN102541573B (zh) * 2010-12-10 2016-08-03 比亚迪股份有限公司 一种移动终端及其基带处理器的升级方法
USRE49652E1 (en) 2013-12-16 2023-09-12 Qualcomm Incorporated Power saving techniques in computing devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0492072A1 (en) * 1990-12-14 1992-07-01 International Business Machines Corporation Data transfer bus system and method serving multiple parallel asynchronous units
US5663734A (en) * 1995-10-09 1997-09-02 Precision Tracking, Inc. GPS receiver and method for processing GPS signals
US5666321A (en) * 1995-09-01 1997-09-09 Micron Technology, Inc. Synchronous DRAM memory with asynchronous column decode
CN1211012A (zh) * 1997-09-05 1999-03-17 摩托罗拉公司 将一个处理器与一个协处理器相接口的方法和装置
US5901074A (en) * 1995-07-31 1999-05-04 Casio Computer Co., Ltd. Calculation data display devices and methods

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57189231A (en) 1981-05-18 1982-11-20 Advantest Corp Data transferring system
US5722040A (en) * 1993-02-04 1998-02-24 Pacific Communication Sciences, Inc. Method and apparatus of frequency generation for use with digital cordless telephones
US5960035A (en) * 1995-09-29 1999-09-28 Motorola Inc. Method and apparatus for load balancing for a processor operated data communications device
US6016143A (en) * 1995-12-29 2000-01-18 Hewlett Packard Company Multi-device direct I/O object that generates transactions capable of controlling multiple instruments and transaction dialog boxes having device and address fields
US5982807A (en) * 1997-03-17 1999-11-09 Harris Corporation High data rate spread spectrum transceiver and associated methods
US6148420A (en) * 1997-10-17 2000-11-14 Agilent Technologies Method and apparatus for analyzing serial data
US6154785A (en) * 1998-07-17 2000-11-28 Network Equipment Technologies, Inc. Inter-processor communication system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0492072A1 (en) * 1990-12-14 1992-07-01 International Business Machines Corporation Data transfer bus system and method serving multiple parallel asynchronous units
US5901074A (en) * 1995-07-31 1999-05-04 Casio Computer Co., Ltd. Calculation data display devices and methods
US5666321A (en) * 1995-09-01 1997-09-09 Micron Technology, Inc. Synchronous DRAM memory with asynchronous column decode
US5663734A (en) * 1995-10-09 1997-09-02 Precision Tracking, Inc. GPS receiver and method for processing GPS signals
CN1211012A (zh) * 1997-09-05 1999-03-17 摩托罗拉公司 将一个处理器与一个协处理器相接口的方法和装置

Also Published As

Publication number Publication date
US6795877B2 (en) 2004-09-21
WO2003048896A3 (en) 2004-02-12
AU2002365804A8 (en) 2003-06-17
MY122790A (en) 2006-05-31
AU2002365804A1 (en) 2003-06-17
EP1449099A2 (en) 2004-08-25
US20030101295A1 (en) 2003-05-29
WO2003048896A2 (en) 2003-06-12
CN1610893A (zh) 2005-04-27

Similar Documents

Publication Publication Date Title
KR100582386B1 (ko) 출력 및 입력 패킷 프로세싱 통신 장치, 트랜시버 유닛, 버퍼 시스템, 베이스밴드 시스템, 및 버퍼 시스템에 데이터를 저장하는 방법
US7568059B2 (en) Low-power reconfigurable architecture for simultaneous implementation of distinct communication standards
US9262375B1 (en) Inter-processor communication link with manageability port
CN100356357C (zh) 用于耦合基带处理器和应用程序处理器的可配置串行总线
EP3323051B1 (en) Spi interface with less-than-8-bit bytes and variable packet size
JPH0887462A (ja) ステートマシン及び通信制御方式
US9514066B1 (en) Reconfigurable interface and method of configuring a reconfigurable interface
EP1535169B1 (en) Improved inter-processor communication system for communication between processors
US6378011B1 (en) Parallel to serial asynchronous hardware assisted DSP interface
CN1192562C (zh) 有控制收发机电路的接口的设备、收发机电路和相关方法
CN100533422C (zh) 子系统接口上的音频
US20100216506A1 (en) System and Methods for Supporting Multiple Communications Protocols on a Mobile Phone Device
CN209930244U (zh) 通信模块、车辆、移动终端、通信设备及车联网系统
CN218998085U (zh) Esim通讯总线结构、终端
WO2024119903A1 (zh) 寄存器的写入数据的方法、相关设备及介质
JP4841192B2 (ja) 信号処理回路および方法、並びに情報処理装置
CN104320864A (zh) 一种数据传输方法和无线接入点ap
KR0135013B1 (ko) 피.씨.엠 경로의 다중채널 데이타 병행 처리장치(Multichannel Data Concurrent Processing Apparatus in PCM system)
KR20030064329A (ko) 하나의 물리채널을 다수 개의 가상채널로 확장한 다중접속통신장치
JP3923065B2 (ja) 通信端末装置
JP2001077779A (ja) データ転送装置
JP2005328363A (ja) 無線通信モジュール
KR20030037462A (ko) Ｗ－ｃｄｍａ ｗｌｌ ｐｃｉ 단말에서의 데이터 처리 장치및 방법
TH48901A (th) อุปกรณ์ติดต่อสื่อสารสำหรับเอเลเวเตอร์
TH22197B (th) อุปกรณ์ติดต่อสื่อสารสำหรับเอเลเวเตอร์

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071219

Termination date: 20141121

EXPY Termination of patent right or utility model