CN100354974C - 铁电存储设备 - Google Patents

铁电存储设备 Download PDF

Info

Publication number
CN100354974C
CN100354974C CNB2004100327359A CN200410032735A CN100354974C CN 100354974 C CN100354974 C CN 100354974C CN B2004100327359 A CNB2004100327359 A CN B2004100327359A CN 200410032735 A CN200410032735 A CN 200410032735A CN 100354974 C CN100354974 C CN 100354974C
Authority
CN
China
Prior art keywords
data
reset
storage
pin
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100327359A
Other languages
English (en)
Other versions
CN1542846A (zh
Inventor
J·沃尔法特
汉斯-奥利弗·约阿希姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
INFELIN TECHNOLOGY GmbH
Infineon Technologies AG
Original Assignee
INFELIN TECHNOLOGY GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by INFELIN TECHNOLOGY GmbH filed Critical INFELIN TECHNOLOGY GmbH
Publication of CN1542846A publication Critical patent/CN1542846A/zh
Application granted granted Critical
Publication of CN100354974C publication Critical patent/CN100354974C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

铁电存储芯片包括一个用于存储数据的非易失性铁电容存储单元(5)。输入引脚接收需存储的数据及指定在存储单元阵列的何处进行数据存储的地址数据。铁电存储芯片还具有一个复位单元(7)以识别外部施加的复位信号。复位单元(7),在识别复位信号后,启动复位操作将在存储单元中存储的至少部分数据设定为预先设定的值。

Description

铁电存储设备
技术领域
本发明关于铁电存储芯片(FeRAM memory chip),及操作这种存储芯片的方法。
背景技术
铁电存储芯片目前已得到广泛使用。这种芯片的一个优点就在于其非易失性,这意味着如果去处铁电存储芯片电源,它所存储的数据仍不会丢失。这种特点与某些其它存储设备,如动态随机存储器(DRAM)等不同,后者在断电时数据会丢失。
非易失性存储芯片通常会用作低功率设备的随机存储器(RAM)。这些设备的电源常常不可靠,或者其设计成在任何可能的情况下停止供电,例如在设备无须使用时。在低功率设备中应用非易失必性存储芯片作为随机存储器使用,其优越性在于,当断电时,存储在非易失性存储器中的任何代码(如操作系统代码或应用程序)都不会丢失。这意味着当设备再次上电时,系统可恢复至断电前的状态。例如,设备就不用再次重自举(reboot)。
非易失性存储芯片同样也可以作为简单的存储设备使用。
图1所示为已有的铁电存储芯片的大体结构。该设备有一些引脚,包括在本文中所说的数据传送引脚。数据传送引脚用于接收将要存储的数据及地址数据,地址数据用于指定数据存于存储器的何处;数据传送引脚还可用于输出在存储单元中存储的数据。在某些存储芯片中,接收数据及地址的引脚(“输入引脚”)与输出数据的引脚(“输出引脚”)不同。但是,在另外一些存储芯片中,同样的引脚在不同时间或者作为输入引脚,或者输出引脚。
图1所示的存储芯片中包括两个引脚分别标以“数据”及“地址”。“数据”及“地址”引脚分别接收将存储于设备中的数据及数据存储的地址。存储芯片还可包括控制引脚(图中未示)来接收指令,如芯片致能(CE)引脚或输出致能(OE)引脚。
存储芯片具有一个地址解码器,该解码器包括一个字线地址解码器(word line address decoder)(图中未示),后者可使用地址来获得字线地址(对应于存储器阵列的一行);地址解码器还包括一个列解码器1,后者通过使用地址来获得列地址。
存储芯片还包括与每一个列相对应的感应放大器3。为了简明起见,图1中仅列出多个感应放大器中的一个。列地址选定感应放大器3,而字线地址(行)选定相应列中的一个单元。依据通过存储芯片的时钟引脚(图中未示)所接收的时钟信号及控制信号(例如芯片致能(CE)信号或输出致能(OE)信号),该感应放大器3从指定列中的指定单元中读出数据,或向指定列中的指定单元输入数据。
如图1所示,每一列都包括两个链式单元阵列5及由两个相邻的链式单元阵列5所共享的感应放大器3。例如,左侧的链式单元阵列的地址可能为0,...255,而右侧的链式单元阵列的地址可能为256-511。但是也可能有其它的排列方式。
本发明人考虑认为,虽然非易失性铁电存储设备很有用途,但有些情况下并不需要保持存储在存储器中的数据。
例如,在出现系统故障后,将所有的系统部件恢复到某一个确定的状态,而不是将其简单恢复到出现系统故障前的状态,这将会更有帮助。而且,如果低功率设备出现应用程序故障,比如崩溃时,如果能将存储器数据(那些可能导致崩溃的数据)清除,且如能将应用程序本身从存储器中清除,则会比较可取。而且,在存储芯片仅用于存储的情况下,当设备使用环境仅有有限的操作系统容量时,对存储器中的内容进行精细地删除也会比较可取。
发明内容
基于这个原因,在本发明中一般提议铁电存储芯片包含有复位单元,该复位单元可用于识别外部施加的复位信号。根据识别复位信号,可使该复位单元启动操作,在该操作中清除铁电存储器的部分,最好是全部。
可使复位单元通过一系列的复位步骤来完成复位操作,其中复位存储器各个部分。这样,进行复位操作的峰值功率就可以保持在可接受的低水平。可以在复位速度和电源要求两者之间达成平衡。
本发明的不同实施例中可以采取不同的复位信号形式。
一种备选方案是,存储芯片具有用于接收复位信号的特定引脚,根据引脚上的电压达到一定水平,该复位单元就能启动复位操作。
另一种备选方案是并不需要特定引脚,因而实现起来更加经济。该方案是复位单元感测作为电压施加在一个或多个引脚上的复位信号,而这些引脚否则是用于向存储芯片输入数据。
例如,复位信号可以是一个输入引脚的电压值,而该电压值是该芯片平时操作时不会遇到的电压值(例如,该电压值可高于将数据向存储芯片传输存储时输入引脚的电压值)。
或者,复位信号是在某段时间内电压模式,这种电压模式在存储芯片平时操作中不会遇到,例如时钟引脚上非标准电压顺序。
更为普遍的情况是,复位信号可以为任何“软入口”指令。“软入口”指令是作用于存储芯片数据引脚的非标准时钟信号和指令的序列(例如在指定的数据引脚上的一系列的“1”和“0”)。对于某些已有的存储芯片,根据本发明的芯片可包括用于识别有限的指令(例如电压功率输入VDC为缺省的VDC加30mv)作为复位信号的软入口解码器。
本发明的另一方面提供了一种按上述方式使用存储芯片的方法,方法包括向存储芯片发出复位信号,由此复位单元开始一操作,该操作清除至少部分,最好是全部的铁电存储器。
本发明进一步表现为一种设备,如低功率设备,该设备包括如上所述的存储芯片及一个处理器,该处理器用于将数据存储在存储芯片及从存储芯片中取回已存储的数据;该处理器还可用于产生复位信号并向存储芯片传输复位信号。
附图说明
此处仅出于图示说明的目的,对本发明的优选特征结合附图进行描述:
图1所示为已有的铁电存储设备的存取方案;及
图2所示为根据本发明的铁电存储设备的存取方案。
具体实施方式
图2中用图示说明了本发明一个实施例。与图1中所示已有的相对应的存储芯片元件用相同的数字标识。这些元件与已有的存储芯片具有相同的结构。
已有的铁电存储芯片与图2所示的实施例两者间的不同之处在于实施例中包括另外的引脚以接受输入的“复位”信号;并且实施例中还包括复位单元7,用来接受“复位”信号,还接受“数据”及“地址”信号。应当理解,图1和图2中的存储芯片有许多的共同点均未在图1和图2中显示,共同点如接受指令(如读出/写入)的引脚、时钟引脚和当芯片接受输出所存储数据的指令时进行输出的一个或多个输出引脚等。应该注意在某些实施例中,输出引脚可能同时也是接受数据的输入引脚。也就是说,按照存储芯片是否接受指令进行数据的读出或写入,这些引脚起着不同的功能。
在正常操作中,复位单元7分别向共享的感应放大器和列解码器1不变地传输它所接收的“数据”和“地址”信号。这种情况下,共享的感应放大器3和链式单元阵列5的作用同已有实施例的作用相一致。
但是,如果向复位单元7发出复位指令,则复位单元7进行记录,并启动操作。在该操作过程中,复位单元7向列解码器1和共享感应放大器3发送输出以设置在存储单元中存储的数据值设为一个或多个预先设置的数值(例如,将所有的值设为相同的值,即均为“0”或均为“1”)。该操作是一系列步骤,每一个步骤在各自时钟周期中进行。例如,在每个周期中,存储体(bank)(字线)的各自集合并联地打开,预先设定的值就被写入存储单元。
虽然以上仅对本发明的一个实施例进行了描述,但其多种变化都可能处于本发明的保护范围之内,有经验的读者应明了这一点。例如,如上所述,复位信号并不需要一个特定引脚。相反,复位单元通过识别在一个或多个引脚上的电压模式(瞬间或是经过一段时间)来识别复位信号,而通过这些引脚铁电存储器可接受“数据”和/或“地址”和/或时钟信号的输入(这种输入未在图1及图2中显示)。

Claims (9)

1.一种铁电存储芯片,包括:
一个用于存储数据的非易失性铁电容存储单元阵列,
多个引脚,这些引脚包括数据传输引脚,数据传输引脚用于接收需存储的数据及指定在存储单元阵列的何处进行数据存储的地址数据,并且数据传输引脚还用于输出存储于所述存储单元的数据,及
一个用于识别复位信号的复位单元,该复位信号通过一个或多个引脚施加于所述存储芯片,该复位单元可在识别复位信号后启动复位操作,该复位操作可将至少一部分存储于所述存储单元中的所述数据设为一个或多个预先设定值。
2.如权利要求1所述的存储芯片,其中在复位操作中所有存储单元中存储的数据可设定为一个或多个预定值。
3.如权利要求1所述的存储芯片,其中该存储芯片的引脚中还包括时钟引脚,所述时钟引脚用于接受时钟定时信号,包括在不同的时钟周期中的复位操作,将存储单元的各个不同子组中的数据设置为一个或多个预定值。
4.如权利要求1所述的存储芯片,其中所述引脚还包括用于接收复位信号的特定引脚,当测量该引脚上的电压为一定值时,所述复位单元启动复位操作。
5.如权利要求1所述的存储芯片,其中该复位单元通过一个或多个所述数据传输引脚和/或一个或多个指令引脚和/或时钟引脚上的电压值来识别所述复位信号。
6.如权利要求5所述的存储芯片,其中所述复位单元通过在向存储芯片中传送用于存储的数据时不会出现的电压值来识别复位信号。
7.如权利要求5所述的存储芯片,其中所述复位单元通过在向存储芯片中传送用于存储的数据时不会出现的电压模式来识别复位信号。
8.一种操作铁电存储芯片的方法,所述铁电存储芯片包括:
一个用于存储数据的非易失性铁电容存储单元阵列,
多个引脚,包括数据传输引脚,该传输引脚用于接收需存储的数据及指定在存储单元阵列的何处进行数据存储的地址数据,并且该传输引脚还用于输出存储于存储单元的数据,及
一个用于识别复位信号的复位单元,该复位信号通过一个或多个引脚作用于存储芯片,该复位单元可在该识别复位信号后启动复位操作,该复位操作可将至少一部分存储于存储单元中的数据设为一个或多个预定值,
该方法包括向所述存储芯片提供复位信号,据此复位单元启动操作以清除至少一部分的铁电存储器。
9.一种电子设备,其特征在于,所述电子设备包括:
一个铁电存储芯片,该铁电存储芯片包括一个用于存储数据的非易失性铁电容存储单元阵列,多个引脚,这些引脚包括数据传输引脚,所述数据传输引脚用于接收需存储的数据及指定在存储单元阵列的何处进行数据存储的地址数据,数据传输引脚还用于输出存储于存储单元的数据,以及该铁电存储芯片包括用于识别复位信号的复位单元,该复位信号通过一个或多个引脚作用于存储芯片,复位单元可在识别复位信号后启动复位操作,在该复位操作中可将至少一部分存储于存储单元中的数据设为一个或多个预先设定值,以及
一个处理器,该处理器用于向存储芯片中存储数据及从存储芯片中取回已存储的数据,该处理器还可用于产生复位信号并向存储芯片传输复位信号。
CNB2004100327359A 2003-04-17 2004-04-16 铁电存储设备 Expired - Fee Related CN100354974C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/418,734 2003-04-17
US10/418,734 US6807084B1 (en) 2003-04-17 2003-04-17 FeRAM memory device

Publications (2)

Publication Number Publication Date
CN1542846A CN1542846A (zh) 2004-11-03
CN100354974C true CN100354974C (zh) 2007-12-12

Family

ID=33131480

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100327359A Expired - Fee Related CN100354974C (zh) 2003-04-17 2004-04-16 铁电存储设备

Country Status (4)

Country Link
US (1) US6807084B1 (zh)
CN (1) CN100354974C (zh)
DE (1) DE102004019230A1 (zh)
SG (1) SG121882A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005025878A (ja) * 2003-07-03 2005-01-27 Toshiba Corp 半導体記憶装置およびその試験方法
KR100672996B1 (ko) 2005-02-07 2007-01-24 삼성전자주식회사 메타 데이터가 저장되는 에프램을 포함하는 메모리 장치
KR102031661B1 (ko) * 2012-10-23 2019-10-14 삼성전자주식회사 데이터 저장 장치 및 컨트롤러, 그리고 데이터 저장 장치의 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1343008A (zh) * 2000-09-05 2002-04-03 松下电器产业株式会社 半导体存储装置的驱动方法
JP2002109883A (ja) * 2000-09-28 2002-04-12 Sharp Corp リセット装置、半導体集積回路装置および半導体記憶装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539279A (en) * 1993-06-23 1996-07-23 Hitachi, Ltd. Ferroelectric memory
US5703804A (en) * 1996-09-26 1997-12-30 Sharp Kabushiki K.K. Semiconductor memory device
JP3178423B2 (ja) * 1998-07-03 2001-06-18 日本電気株式会社 バーチャルチャネルsdram
JP3784229B2 (ja) * 2000-01-21 2006-06-07 シャープ株式会社 不揮発性半導体記憶装置およびそれを用いたシステムlsi

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1343008A (zh) * 2000-09-05 2002-04-03 松下电器产业株式会社 半导体存储装置的驱动方法
JP2002109883A (ja) * 2000-09-28 2002-04-12 Sharp Corp リセット装置、半導体集積回路装置および半導体記憶装置

Also Published As

Publication number Publication date
US20040208043A1 (en) 2004-10-21
DE102004019230A1 (de) 2005-01-27
CN1542846A (zh) 2004-11-03
SG121882A1 (en) 2006-05-26
US6807084B1 (en) 2004-10-19

Similar Documents

Publication Publication Date Title
CN101253516B (zh) 集成电路管芯、交换信息的方法、提高使用效率的方法
US7075811B2 (en) Memory system and semiconductor integrated circuit
US7197596B2 (en) Computer arrangement using non-refreshed DRAM
EP1024497A3 (en) Semiconductor memory device and method of operation
US6888733B2 (en) Multiple chip system including a plurality of non-volatile semiconductor memory devices
US6622197B1 (en) Dynamic random access memory device capable of programming a refresh period and a bit organization
US10700878B1 (en) Physical unclonable function code generation apparatus and method thereof
US5179686A (en) Method for automatically detecting the size of a memory by performing a memory warp operation
US6819604B2 (en) Semiconductor memory having a defective memory cell relieving circuit
KR100843887B1 (ko) 집적회로 및 그 정보 기록 방법
US5844915A (en) Method for testing word line leakage in a semiconductor memory device
CN100354974C (zh) 铁电存储设备
JP4920680B2 (ja) エラー注入によるアタックに対してメモリを保護する装置
JP2004062924A (ja) 半導体記憶装置及びその初期化方法
US6788606B2 (en) Method and apparatus for refreshing memory cells
US6781863B2 (en) Nonvolatile ferroelectric memory control device
US7127598B2 (en) Semiconductor device comprising transition detecting circuit and method of activating the same
US6847539B2 (en) Ferroelectric memory and method of reading data in the same
EP1431981A2 (en) Semiconductor device comprising transition detecting circuit and method of activating the same
US6701470B1 (en) Method for testing a memory device having different number of data pads than the tester
US6522588B2 (en) Method and device for storing and outputting data with a virtual channel
US6700831B2 (en) Integrated memory having a plurality of memory cell arrays and method for operating the integrated memory
US20010027546A1 (en) Semiconductor integrated circuit
JP4125915B2 (ja) 半導体記憶装置
US6301144B1 (en) Semiconductor memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071212