CN100349384C - 多码传输的解扩处理方法及装置 - Google Patents

Abstract

本发明公开了一种多码传输的解扩处理方法，将基站输入端的I、Q路数据分别与解扩码相乘，并分别进行扩频因子次累加，得到I路的实部、虚部以及Q路的实部和虚部；将Q路的实部和虚部直接输出；该方法还包括：判断是否为上行专用物理数据信道(DPDCH)调制在I路，如果是，则将I路的实部和虚部直接输出；否则将I路实部取相反数，并将取反结果作为新的I路虚部，且将I路虚部作为新的I路实部。本发明同时公开了另一种多码传输的解扩处理方法和分别基于这两种解扩处理方法的两种解扩装置，这两种解扩处理方法和解扩装置都可以充分利用现有的逻辑资源，对调制在I路和Q路的DPDCH数据进行解扩处理，并能输出相同的解扩结果进行后级处理。

Description

多码传输的解扩处理方法及装置

技术领域

本发明涉及多码传输技术，特别是涉及多码传输的解扩处理方法及装置。

背景技术

在宽带码分多址(WCDMA)系统中，上行专用物理信道分为传输用户数据的上行专用物理数据信道(DPDCH)和传输控制信息的上行专用物理控制信道(DPCCH)，DPDCH和DPCCH在每个无线帧内是I/Q码复用的。一般情况下，上行DPDCH是调制在I路上发射的，而上行DPCCH是调制在Q路上发射的。但是，当上行业务量较大时，也就是当业务量超过384k，比如为768k、1152k，甚至为2M时，上行专用物理信道可以进行多码传输，这时DPDCH除了可以调制在I路上，还可以调制到Q路上。当使用多码传输时，几个并行的DPDCH使用不同的信道码进行发射。对于专用信道，一个DPCCH信道可以和六个并行的DPDCH信道同时发射，此时I路为三个DPDCH信道，Q路为一个DPCCH加三个DPDCH信道。

如图1所示，DPDCH1、DPDCH3和DPDCH5调制在I路上，DPDCH2、DPDCH4、DPDCH6和DPCCH调制在Q路上。首先，对DPDCH1～DPDCH6进行信道化处理，就是将DPDCH1～DPDCH6与信道码Cd，i分别相乘，扩频到指定的码片速率，i表示对应的DPDCH信道号，i＝1～6；将DPCCH与信道码Cc相乘，扩频到指定的码片速率。信道化处理后，对扩频信号的实数值码流进行加权处理，对DPCCH用增益因子βc进行加权处理，对DPDCH用增益因子βd进行加权处理。加权处理后，I路和Q路的实数值码流相加成为复数值的码流，复数值的信号码流再与复数值的第n阶扰码Sdpch，n进行扰码处理，最后输出扩频后码片复序列S。

在基站的接收端，需要对调制在Q路上的DPDCH数据与调制在I路上的DPDCH数据进行解扩处理。现有技术的一种处理方法就是采用两种解扩装置分别对调制在I路上的DPDCH数据和调制在Q路上的DPDCH数据进行解扩处理。

图2为现有技术DPDCH调制在I路上的解扩装置实现原理示意图。为了简单表述，用图中的ChiPi表示Chi×Pi，ChqPq表示Chq×Pq，ChiPq表示Chi×Pq，ChqPi表示Chq×Pi。根据WCDMA物理层协议的规定，Chi×Pi、Chq×Pq、Chi×Pq和Chq×Pi是由上行复扰码(Pi+jPq)和信道码(Chi+jChq)复数相乘得到的。这里，将上行复扰码和信道码相乘得到的ChiPi、-ChiPq、ChqPi和-ChqPq称为解扩码，解扩码可以通过软件配置。其中，基站输入端的I路数据与ChiPi、-ChiPq、ChqPi和-ChqPq分别相乘，输出相乘结果分别为a、b、c和d；基站输入端的Q路数据与ChiPi、ChiPq、ChqPi和ChqPq分别相乘，输出相乘结果分别为e、f、g和h；然后a和e相加，相加结果得到i，b和f相加，相加结果得到j，c和g相加，相加结果得到k，d和h相加，相加结果得到m；然后将相加结果i、和j分别送给两个累加器进行扩频因子SFd次累加，将相加结果k和m分别送给两个累加器进行扩频因子SFc次累加，这样就得到四路解扩结果Ireal、Iimage、Qreal和Qimage。

DPDCH调制在Q路上的解扩装置的组成结构和工作原理与DPDCH调制在I路上的解扩装置的组成结构和工作原理是类似的，一般是对DPDCH调制在I路上的解扩装置进行改造，区别仅仅在于I、Q路数据与不同的信道码和扰码相乘。如图3所示，基站输入端的I路数据与-ChiPi、-ChiPq、ChqPi和-ChqPq分别相乘，基站输入端的Q路数据与ChiPi、-ChiPq、ChqPi和ChqPq分别相乘。这样，使用这种改造后的解扩装置对调制在Q路上的DPDCH数据进行解扩时就可以输出与调制在I路上的DPDCH数据相同的解扩结果，便于后级处理模块如信道估计模块等的处理。

现有技术的另一种处理方法是在与解扩装置相连的后级处理模块中，一般是在信道估计模块中，输入调制在I路上的DPDCH数据和调制在Q路上的DPDCH数据的解扩结果。由于采用图2或图3所示的解扩装置所获得的解扩结果是不一样的，所以在信道估计中需要设置两套不同的信道估计装置进行信道估计。

由上述分析可以看出，对于调制在Q路上的DPDCH数据与调制在I路上的DPDCH数据的解扩处理，或对于解扩结果的信道估计，现有技术需要两套不同的解扩装置或两套不同的信道估计装置，这无疑是非常耗费逻辑资源的。而且，在大多数情况下，上行的多码传输是不会出现的，但是为了实现的全面性，还必须考虑多码传输情况下DPDCH调制在Q路上的解扩处理，这就需要两套不同的解扩装置，或需要两套不同的信道估计装置对解扩结果进行信道估计，这样的话，有一套装置在大多数情况下就会处于闲置状态，这对于逻辑资源的有效利用也是一种比较大的浪费。

发明内容

有鉴于此，本发明的主要目的在于提供一种多码传输的解扩处理方法，使其能充分利用现有的逻辑资源，对调制在I路和Q路的DPDCH数据进行解扩处理，并能输出相同的解扩结果。

本发明进一步的目的在于提供一种多码传输的解扩装置，使其能充分利用现有的资源，对调制在I路和Q路的DPDCH数据进行解扩处理，并能给后级处理模块输出相同的解扩结果。

本发明的另一目的在于提供另一种多码传输的解扩处理方法，使其能充分利用现有的逻辑资源，对调制在I路和Q路的DPDCH数据进行解扩处理，并能输出相同的解扩结果。

本发明再进一步的目的在于提供一种多码传输的解扩装置，使其能充分利用现有的资源，对调制在I路和Q路的DPDCH数据进行解扩处理，并能给后级处理模块输出相同的解扩结果。

为达到上述目的，本发明的技术方案是这样实现的：

本发明公开了一种多码传输的解扩处理方法，将基站输入端的I、Q路数据分别与解扩码相乘，并分别进行扩频因子次累加，得到I路的实部、虚部以及Q路的实部和虚部；将Q路的实部和虚部直接输出；该方法还包括：

判断是否为上行DPDCH调制在I路，如果是，则将I路的实部和虚部直接输出；如果不是，则将I路实部取相反数，并将取反结果作为新的I路虚部输出，同时将I路虚部作为新的I路实部输出。

其中，所述I、Q路数据为符合WCDMA物理层协议规定的I、Q路基带调制信号。所述解扩码为符合WCDMA物理层协议规定的信道码和扰码的乘积。

相应的，本发明进一步公开了一种多码传输的解扩装置，包括：

解扩处理模块，用于根据基站输入端的I、Q路数据和所配置的解扩码，得到I路解扩结果的实部、虚部以及Q路解扩结果的实部和虚部，并将Q路解扩结果输出给后级处理模块；该装置进一步包括转换控制模块；

所述解扩处理模块进一步将I路解扩结果同时输出给转换控制模块；所述转换控制模块，根据表示上行DPDCH调制在I路的选择控制信号，将解扩处理模块输出的I路解扩结果直接输出给后级处理模块，或根据表示上行DPDCH调制在Q路的选择控制信号，将解扩处理模块输出的I路解扩结果的实部的取反结果与I路解扩结果的虚部交换位置，输出给后级处理模块。

其中，所述转换控制模块与产生选择控制信号的软件模块相连。

上述方案中，所述转换控制模块包括：

选通器，包括两组输入端，每组输入端包括I路实部和虚部输入端，所述选通器与产生选择控制信号的软件模块相连，并根据选择控制信号选择输出I路解扩结果的实部和虚部给后级处理模块；

求相反数单元，用于对解扩处理模块所输出的I路解扩结果的实部进行取相反数，并将取反结果输出给选通器的第一组输入端的I路虚部输入端；

所述选通器还与解扩处理模块相连，解扩处理模块所输出的I路解扩结果的虚部送给选通器的第一组输入端的I路实部输入端，解扩处理模块所输出的I路解扩结果的实部和虚部分别送给选通器的第二组输入端的I路实部和虚部输入端。

其中，所述后级处理模块可以为信道估计模块。

本发明同时公开了另一种多码传输的解扩处理方法，将Q路解扩码直接与基站输入端的I、Q路数据相乘，将相乘结果分别进行扩频因子次累加，得到Q路解扩结果，该方法还包括以下步骤：

a.将I路实部解扩码进行取相反数，并将取反结果、I路实部解扩码和I路虚部解扩码分别输出；

b.判断是否为DPDCH调制在I路，如果是，则直接将I路实部解扩码和I路虚部解扩码分别与I、Q路数据相乘；如果不是，则将取反结果作为新的I路虚部解扩码分别与I、Q路数据相乘，将I路虚部解扩码作为新的I路实部解扩码分别与I、Q路数据相乘；

c.将相乘结果分别进行扩频因子次累加，得到I路解扩结果。

其中，所述I、Q路数据为符合WCDMA物理层协议规定的I、Q路基带调制信号。所述解扩码为符合WCDMA物理层协议规定的信道码和扰码的乘积。

相应的，本发明进一步公开了另一种多码传输的解扩装置，包括：

解扩处理模块，用于根据基站输入端的I、Q路数据和所配置的解扩码，得到I路解扩结果的实部、虚部以及Q路解扩结果的实部和虚部，并将I、Q路解扩结果输出给后级处理模块；该装置进一步包括输入控制模块；

所述输入控制模块，根据表示上行DPDCH调制在I路的选择控制信号，将I路实部解扩码和I路虚部解扩码直接输出给解扩处理模块，或根据表示上行DPDCH调制在Q路的选择控制信号，将I路实部解扩码的取反结果与I路虚部解扩码交换位置后输出给解扩处理模块。

其中，所述输入控制模块与产生选择控制信号的软件模块相连。

上述方案中，所述输入控制模块包括：

选通器，包括四个多路复用器，每个多路复用器包括两个输入端，每个多路复用器与产生选择控制信号的软件模块相连，并根据选择控制信号选择输出I路实部或虚部解扩码；

求相反数单元，用于分别对两个I路实部解扩码取相反数，并将第一I路实部解扩码的取反结果输出给选通器的第三多路复用器的一输入端，将第二I路实部解扩码的取反结果分别输出给选通器的第一、第三和第四多路复用器的一输入端；同时还将第一I路实部解扩码分别输出给选通器的第一、第二和第四多路复用器，将第二I路实部解扩码输出给选通器的第二多路复用器的一输入端。

其中，所述后级处理模块可以为信道估计模块。

由上述方案可以看出，本发明的关键在于：根据I路和Q路数据的解扩结果的近似性，对解扩结果进行变换或控制解扩码的输入，并分别构造两种解扩装置，对调制在I、Q路的DPDCH数据进行解扩处理，输出相同的解扩结果。

因此，利用本发明所提供的这两种多码传输的解扩处理方法可以构造两种统一的解扩装置，对多码传输时分复用同一套解扩装置，也就是说，可以由若干个DPDCH信道复用一套解扩装置，进而可以充分利用现有的逻辑资源，使得对逻辑资源的利用几乎达到100％。另外，本发明提供的解扩装置，可以保证输出数据的一致性，因此，后级处理模块不必区分DPDCH是调制在I路还是Q路上。

附图说明

图1为上行专用信道多码传输的调制方式示意图；

图2为现有技术DPDCH调制在I路上的解扩装置实现原理示意图；

图3为现有技术DPDCH调制在Q路上的解扩装置实现原理示意图；

图4为本发明DPDCH调制在I、Q路上的一种解扩装置实现原理示意图；

图5为本发明一种多码传输的解扩处理方法的流程示意图；

图6为本发明DPDCH调制在I、Q路上的另一种解扩装置实现原理示意图；

图7为本发明另一种多码传输的解扩处理方法的流程示意图。

具体实施方式

下面结合附图及具体实施例对本发明再作进一步详细的说明。

本发明主要是根据I路和Q路数据的解扩原理获得I路和Q路数据的解扩结果，然后根据解扩结果的近似性对解扩结果进行变换或控制解扩码的输入，并分别构造两种解扩装置，对调制在I、Q路的DPDCH数据进行解扩处理，输出相同的解扩结果。

由于DPDCH1、DPDCH3和DPDCH5调制在I路上，其解扩过程是相同的，DPDCH2、DPDCH4和DPDCH6调制在Q路上，其解扩过程是相同的，因此，下面分别仅以DPDCH1和DPDCH2的解扩过程为例，获得I路和Q路数据的解扩结果。

当DPDCH，即DPDCH1调制在I路上时，其解扩过程如下：

如果用Di(i＝1～6)表示DPDCH子信道发送符号(symbol)，Dq表示DPCCH子信道发送symbol，Chi表示DPDCH子信道信道码，Chq表示DPCCH子信道信道码，Pi表示复扰码实部，Pq表示复扰码虚部，则用户终端(UE)的经过信道码和扰码操作的调制输出Tr为：

Tr＝(DiChi+jDqChq)*(Pi+jPq)＝DiChiPi-DqChqPq+j(DiChiPq+DqChqPi)

考虑到信道衰落和解扩时的中频差，将经过信道码和扰码操作的调制输出Tr与信道衰落因子

相乘，得到基站接收端的输入数据。如果用I、Q分别表示在基站(Node B)输入端的I路、Q路数据，则Node B接收端输入为：

则I、Q分别为：

以下为对Node B接收到的信号进行解扩处理的过程：

设复扰码的共轭为    Scramble^*＝Pi-jPq    (3)

将基站输入端的I路、Q路数据与发射端相同的信道码和复扰码的共轭相乘，即

(I+jQ)*Scramble^**Chi＝(I+jQ)(ChiPi-jChiPq)

＝IChiPi+QChiPq+j(QChiPi-IChiPq)    (4)

(I+jQ)*Scramble^**Chq＝(I+jQ)(ChqPi-jChqPq)

＝IChqPi+QChqPq+j(QChqPi-IChqPq)    (5)

设SFd、SFc分别表示DPDCH和DPCCH的扩频因子，将公式(1)、(2)所示的I、Q带入公式(4)和(5)，则得到解扩的四路结果Ireal、Iimage、Qreal和Qimage为：

其中，公式(6)和(7)所示的Ireal、Iimage就是对DPDCH1数据进行解扩的结果，称为I路实部和虚部；公式(8)和(9)所示的Qreal、Qimage就是对DPCCH进行解扩的结果，称为Q路实部和虚部。这里，信道码和扰码的乘积可以称为解扩码。

为了方便表示，假设I路上没有业务传输。当DPDCH，即DPDCH2调制在Q路上时，其解扩过程如下：

UE调制输出Tr为：

Tr＝j(DiChi+DqChq)*(Pi+jPg)＝-DiChiPq-DqChqPq+j(DiChiPi+DqChqPi)

同样地，Node B接收端输入为：

则I、Q分别为：

以下为对Node B接收到的信号进行解扩处理的过程：

同样地，将基站输入端的I路、Q路数据与发射端相同的信道码和复扰码的共轭相乘，即

(I+jQ)*Scramble^**Chi＝(I+jQ)(ChiPi-jChiPq)

＝IChiPi+QChiPq+j(QChiPi-IChiPq)    (12)

(I+jQ)*Scramble^**Chq＝(I+jQ)(ChqPi-jChqPq)

＝IChqPi+QChqPq+j(QChqPi-IChqPq)    (13)

如果用Ireal′、Iimage′、Qreal′和Qimage′分别表示解扩得到的四路结果，将公式(10)、(11)所示的I、Q带入公式(12)和(13)，则

其中，公式(14)和(15)所示的Ireal′和Iimage′就是DPDCH2数据经过解扩处理的结果，称为I路实部和虚部；公式(16)和(17)所示的Qreal′、Qimage′就是对DPCCH进行解扩的结果，称为Q路实部和虚部。

比较公式(6)～(9)和(14)～(17)，可以看出，DPDCH1和DPDCH2的解扩结果是不同的：Ireal和Ireal′不同，Iimage和Iimage′不同。但是，这些结果之间具有一定的交叉相似性，比如，公式(6)所示的Ireal和公式(15)所示的Iimage′完全相同，公式(7)所示的Iimage和公式(14)所示的Ireal′互为相反数。而DPCCH的解扩结果是相同的：公式(8)所示的Qreal和公式(16)所示的Qreal′相同，公式(9)所示的Qimage和公式(17)所示的Qimage′相同。

鉴于上述比较结果，本发明的一种方法是通过对DPDCH调制在Q路解扩结果中的I路实部和虚部进行变换，来获得与DPDCH调制在I路相同的解扩结果。当DPDCH调制在Q路时，可以将Ireal′取相反数，然后将取反结果与Iimage′交换位置，并将交换位置后的Ireal′取反结果和Iimage′一起输出给后级处理模块，而将Qreal′和Qimage′直接输出给后级处理模块即可。这样，就可以采用相同的解扩装置对调制在I路上的DPDCH1数据和调制在Q路上的DPDCH2数据进行解扩，并且可以产生同样的解扩结果输出给后级处理模块。

图4为本发明DPDCH调制在I、Q路上的一种解扩装置实现原理示意图，本发明解扩装置包括：解扩处理模块400和转换控制模块410。其中，解扩处理模块400用于将基站输入端的I、Q路数据与解扩码ChiPi、-ChiPq、ChqPi、-ChqPq、ChiPq和ChqPq分别对应相乘，并分别进行扩频因子次累加，得到四路解扩结果，并将解扩结果输出给转换控制模块410；转换控制模块410在DPDCH调制在I路上时，将解扩处理模块输出的I路实部和虚部直接输出给后级处理模块；在DPDCH调制在Q路上时，对解扩处理模块输出的I路实部取相反数，将取反结果与解扩处理模块输出的I路虚部交换位置后输出给后级处理模块。解扩码可以通过与解扩处理模块相连的软件模块配置。

转换控制模块410包括：求相反数单元411和选通器412，其中，求相反数单元411用于对Ireal′取反，选通器412用于根据选择控制信号dpdchQ选择输出Ireal和Iimage，本实施例中，选通器412采用一个包括两组输入端的多路选通器(MUX)实现，每组输入端包括两个输入端，分别为Ireal和Iimage、Ireal′和Iimage′。选择控制信号dpdchQ是由软件模块配置给选通器412的。

如图4所示，基站输入端的I路数据与ChiPi、-ChiPq、ChqPi和-ChqPq分别相乘，输出相乘结果分别为a、b、c和d；基站输入端的Q路数据与ChiPi、ChiPq、ChqPi和ChqPq分别相乘，输出相乘结果分别为e、f、g和h；然后a和e相加，相加结果得到i，b和f相加，相加结果得到j，c和g相加，相加结果得到k，d和h相加，相加结果得到m；然后将相加结果i、和j分别送给两个累加器进行扩频因子SFd次累加，将相加结果k和m分别送给两个累加器进行扩频因子SFc次累加，这样就得到四路解扩结果Ireal′、Iimage′、Qreal和Qimage；然后将Ireal′和Iimage′输出给转换控制模块410，将Qreal和Qimage直接输出给后级处理模块。

然后解扩处理模块输出的Ireal′经过求相反数单元411进行取相反数，并将取反结果输出给选通器412的一输入端Iimage，将Iimage′送给选通器412的一输入端Ireal；同时将Ireal′与Iimage′一起送给选通器412的另一组输入端Ireal′和Iimage′。当dpdchQ为无效，比如dpdchQ为0时，表示DPDCH调制在I路，则选通器412选择Ireal′作为Ireal输出，选择Iimage′作为Iimage输出；当dpdchQ为有效，比如dpdchQ为1时，表示DPDCH调制在Q路，则选通器412选择Ireal′的取反结果作为Iimage输出，选择Iimage′作为Ireal输出；然后将选择输出的结果Ireal和Iimage输出给后级处理模块。后级处理模块可以为信道估计模块。

其中，选择控制信号也可以为dpdchI，当dpdchI为1时，表示DPDCH调制在I路上。这时，当dpdchI为1时，即DPDCH调制在I路上时，则选通器412选择Ireal′作为Ireal输出，选择Iimage′作为Iimage输出；当dpdchI为0时，即DPDCH调制在Q路上时，则选通器412选择Ireal′的取反结果作为Iimage输出，选择Iimage′作为Ireal输出。

基于上述装置，如图5所示，本发明多码传输的解扩处理方法包括以下步骤：

步骤501、将基站输入端的I路和Q路的数据分别乘以与调制时相同的信道码和复扰码的共轭，并分别进行扩频因子次累加，得到四路解扩结果，分别为I路的实部和虚部，Q路的实部和虚部。

其中，信道码和扰码的乘积可以称为解扩码。

步骤502～504、判断是否为DPDCH调制在I路，如果是，则直接将I路的实部和虚部输出给后级处理模块；如果不是，则将I路实部取相反数，并将取反结果作为新的I路虚部输出，同时将I路虚部作为新的I路实部输出。

步骤505、将Q路的实部和虚部直接输出给后级处理模块。

其中，步骤505可以放在步骤501和步骤502之间。

可见，当DPDCH调制在Q路时，可以将I路的实部取相反数，然后将取反结果与I路的虚部交换位置输出给后级处理模块，而将Q路的实部和虚部直接输出给后级处理模块即可。

本发明的另一种方法是通过控制与I、Q路数据相乘的解扩码来获得与DPDCH调制在I路相同的解扩结果。由于公式(6)所示的Ireal和公式(15)所示的Iimage′完全相同，公式(7)所示的Iimage和公式(14)所示的Ireal′互为相反数，可以对公式中与I、Q相乘的解扩码进行控制。其中，为了方便说明，将获得Ireal的相乘解扩码称为Ireal解扩码，将获得Iimage的相乘解扩码称为Iimage解扩码，将获得Qreal的相乘解扩码称为Qreal解扩码，将获得Qimage的相乘解扩码称为Qimage解扩码。根据公式(14)～(17)，I路实部解扩码为ChiPi和ChiPq，I路虚部解扩码为-ChiPq和ChiPi，Q路实部解扩码为ChqPi和ChqPq，Q路虚部解扩码为-ChqPq和ChqPi。解扩码可以通过与解扩处理模块相连的软件模块进行配置。

当DPDCH调制在Q路时，可以将Ireal解扩码ChiPi和ChiPq取相反数，然后将取反结果-ChiPi和-ChiPq分别与Iimage解扩码-ChiPq和ChiPi交换位置，将-ChiPi和-ChiPq作为新的Iimage解扩码，将-ChiPq和ChiPi作为新的Ireal解扩码分别与I、Q路数据相乘，将Qreal和Qimage解扩码直接与I、Q路数据相乘进行解扩处理。这样就可以得到与DPDCH调制在I路相同的解扩结果。

图6为本发明DPDCH调制在I、Q路上的另一种解扩装置实现原理示意图，本发明解扩装置包括：输入控制模块610和解扩处理模块600。其中，输入控制模块610控制输出与I、Q路数据的解扩码给解扩处理模块600；解扩处理模块600将基站输入端的I、Q路数据与输入控制模块610配置的O、P、Q和R分别对应相乘，并进行扩频因子次累加，得到四路解扩结果Ireal、Iimage、Qreal和Qimage，然后将这四路解扩结果输出给后级处理模块。后级处理模块可以为信道估计模块。

其中，输入控制模块610包括：求相反数单元611和选通器612，其中，求相反数单元611包括两个取反器，分别对ChiPi和ChiPq取相反数，并将取反结果和ChiPi和ChiPq都输出给选通器612；选通器612包括四个多路复用器(MUX0，MUX1，MUX2，MUX3)，分别根据选择控制信号dpdchQ选择输出解扩码ChiPi和-ChiPq，ChiPq和ChiPi，-ChiPq和-ChiPi，ChiPi和-ChiPq，然后将选出的解扩码O、P、Q和R输出给解扩处理模块600。同时将Qreal和Qimage解扩码直接输出给解扩处理模块600。选择控制信号dpdchQ是由软件模块配置给选通器612的。

如图6所示，求相反数单元611首先对ChiPi和ChiPq取相反数，得到取反结果-ChiPi和-ChiPq；然后将取反结果-ChiPi送给MUX2的一输入端，将-ChiPq分别送给MUX0，MUX2和MUX3的一输入端，将ChiPi送给MUX0，MUX1和MUX3的一输入端，将ChiPq送给MUX1的另一输入端；当dpdchQ为0时，即DPDCH调制在I路上时，则四个MUX分别选出ChiPi、ChiPq、-ChiPq和ChiPi，当dpdchQ为1时，即DPDCH调制在Q路上时，则四个MUX分别选出-ChiPq、ChiPi、-ChiPi和-ChiPq，将然后将选出的四个结果O、P、Q和R与解扩处理模块600的I、Q路数据相乘。解扩处理模块600的结构原理和工作原理与图4中的解扩处理模块400是类似的。

基于图6所示的装置，如图7所示，本发明多码传输的解扩处理方法包括以下步骤：

步骤701、将ChiPi和ChiPq进行取相反数，并将取反结果-ChiPi和-ChiPq以及ChiPi和ChiPq一起输出；

步骤702～704、判断是否为DPDCH调制在I路，如果是，则将-ChiPq和ChiPi作为Iimage解扩码分别与I、Q路数据相乘，将ChiPi和ChiPq作为Ireal解扩码分别与I、Q路数据相乘；如果不是，则将取反结果-ChiPi和-ChiPq作为Iimage解扩码分别与I、Q路数据相乘，将-ChiPq和ChiPi作为Ireal解扩码分别与I、Q路数据相乘；

步骤705、将Qreal和Qimage解扩码直接与I、Q路数据相乘；

步骤706、将四路相乘结果分别进行扩频因子次累加，得到四路解扩结果。

其中，步骤705可以放在步骤702之前。

总之，以上所述仅为本发明的较佳实施例而已，并非用于限定本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (14)

1、一种多码传输的解扩处理方法，将基站输入端的I、Q路数据分别与解扩码相乘，并分别进行扩频因子次累加，得到I路的实部、虚部以及Q路的实部和虚部；将Q路的实部和虚部直接输出；其特征在于，该方法还包括：

判断是否为上行DPDCH调制在I路，如果是，则将I路的实部和虚部直接输出；如果不是，则将I路实部取相反数，并将取反结果作为新的I路虚部输出，同时将I路虚部作为新的I路实部输出。

2、根据权利要求1所述的方法，所述I、Q路数据为符合WCDMA物理层协议规定的I、Q路基带调制信号。

3、根据权利要求1所述的方法，所述解扩码为符合WCDMA物理层协议规定的信道码和扰码的乘积。

4、一种多码传输的解扩装置，包括：

解扩处理模块，用于根据基站输入端的I、Q路数据和所配置的解扩码，得到I路解扩结果的实部、虚部以及Q路解扩结果的实部和虚部，并将Q路解扩结果输出给后级处理模块；

其特征在于，该装置进一步包括转换控制模块；

所述解扩处理模块进一步将I路解扩结果同时输出给转换控制模块；

所述转换控制模块，根据表示上行DPDCH调制在I路的选择控制信号，将解扩处理模块输出的I路解扩结果直接输出给后级处理模块，或根据表示上行DPDCH调制在Q路的选择控制信号，将解扩处理模块输出的I路解扩结果的实部的取反结果与I路解扩结果的虚部交换位置，输出给后级处理模块。

5、根据权利要求4所述的装置，其特征在于，所述转换控制模块与产生选择控制信号的软件模块相连。

6、根据权利要求5所述的装置，其特征在于，所述转换控制模块包括：

选通器，包括两组输入端，每组输入端包括I路实部和虚部输入端，所述选通器与产生选择控制信号的软件模块相连，并根据选择控制信号选择输出I路解扩结果的实部和虚部给后级处理模块；

求相反数单元，用于对解扩处理模块所输出的I路解扩结果的实部进行取相反数，并将取反结果输出给选通器的第一组输入端的I路虚部输入端；

所述选通器还与解扩处理模块相连，解扩处理模块所输出的I路解扩结果的虚部送给选通器的第一组输入端的I路实部输入端，解扩处理模块所输出的I路解扩结果的实部和虚部分别送给选通器的第二组输入端的I路实部和虚部输入端。

7、根据权利要求4或6所述的装置，其特征在于，所述后级处理模块为信道估计模块。

8、一种多码传输的解扩处理方法，将Q路解扩码直接与基站输入端的I、Q路数据相乘，将相乘结果分别进行扩频因子次累加，得到Q路解扩结果，其特征在于，该方法还包括以下步骤：

a.将I路实部解扩码进行取相反数，并将取反结果、I路实部解扩码和I路虚部解扩码分别输出；

b.判断是否为DPDCH调制在I路，如果是，则直接将I路实部解扩码和I路虚部解扩码分别与I、Q路数据相乘；如果不是，则将取反结果作为新的I路虚部解扩码分别与I、Q路数据相乘，将I路虚部解扩码作为新的I路实部解扩码分别与I、Q路数据相乘；

c.将相乘结果分别进行扩频因子次累加，得到I路解扩结果。

9、根据权利要求8所述的方法，所述I、Q路数据为符合WCDMA物理层协议规定的I、Q路基带调制信号。

10、根据权利要求8所述的方法，所述解扩码为符合WCDMA物理层协议规定的信道码和扰码的乘积。

11、一种多码传输的解扩装置，包括：

解扩处理模块，用于根据基站输入端的I、Q路数据和所配置的解扩码，得到I路解扩结果的实部、虚部以及Q路解扩结果的实部和虚部，并将I、Q路解扩结果输出给后级处理模块；

其特征在于，该装置进一步包括输入控制模块；

所述输入控制模块，根据表示上行DPDCH调制在I路的选择控制信号，将I路实部解扩码和I路虚部解扩码直接输出给解扩处理模块，或根据表示上行DPDCH调制在Q路的选择控制信号，将I路实部解扩码的取反结果与I路虚部解扩码交换位置后输出给解扩处理模块。

12、根据权利要求11所述的装置，其特征在于，所述输入控制模块与产生选择控制信号的软件模块相连。

13、根据权利要求12所述的装置，其特征在于，所述输入控制模块包括：

选通器，包括四个多路复用器，每个多路复用器包括两个输入端，每个多路复用器与产生选择控制信号的软件模块相连，并根据选择控制信号选择输出I路实部或虚部解扩码；

求相反数单元，用于分别对两个I路实部解扩码取相反数，并将第一I路实部解扩码的取反结果输出给选通器的第三多路复用器的一输入端，将第二I路实部解扩码的取反结果分别输出给选通器的第一、第三和第四多路复用器的一输入端；同时还将第一I路实部解扩码分别输出给选通器的第一、第二和第四多路复用器，将第二I路实部解扩码输出给选通器的第二多路复用器的一输入端。

14、根据权利要求11所述的装置，其特征在于，所述后级处理模块为信道估计模块。

Images