CN100347632C - 时钟控制装置、微处理器、电子设备、时钟控制方法及时钟控制程序 - Google Patents
时钟控制装置、微处理器、电子设备、时钟控制方法及时钟控制程序 Download PDFInfo
- Publication number
- CN100347632C CN100347632C CNB2003801085346A CN200380108534A CN100347632C CN 100347632 C CN100347632 C CN 100347632C CN B2003801085346 A CNB2003801085346 A CN B2003801085346A CN 200380108534 A CN200380108534 A CN 200380108534A CN 100347632 C CN100347632 C CN 100347632C
- Authority
- CN
- China
- Prior art keywords
- clock
- microprocessor
- mentioned
- umber
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本发明的目的在于,能够容易且瞬时地改变并控制对微处理器的工作时钟的脉冲数,利用时钟控制装置2,在至少存在来自微处理器1的、表示总线4处于忙碌状态的总线忙碌信号10的期间,对微处理器1供给与系统时钟8相同的脉冲数的时钟作为工作时钟9,在总线忙碌信号10不存在的期间,对微处理器1供给减少了系统时钟8的脉冲数的有随机间隙的时钟作为工作时钟9。
Description
技术领域
本发明涉及控制对微处理器的工作时钟的脉冲数的时钟控制装置和控制方法、具备该时钟控制装置而成的微处理器、包含该微处理器作为控制处理单元而成的电子设备、以及控制对微处理器的工作时钟的脉冲数用的时钟控制程序。
背景技术
当微处理器上所执行的软件的处理在时间方面有裕量的情况下,通过降低对微处理器的工作时钟频率,可减少功耗。虽然在迄今的微处理器系统中正在进行对微处理器的工作时钟频率的降低,但实际情况是,通过专门使时钟振荡源中的频率变化来实现该机构。具体地说,以可变的方式控制作为振荡源的振荡器及PLL电路之类的特殊电路的输出频率。
顺便说一下,在特开2000-217173号公报中,作为该现有技术,看到涉及具有2个以上不同的时钟模式的微型计算机的记载,但仅从该记载中还是不明白如何实现2个以上的不同时钟模式的内容。
如上所述,至此,在降低对微处理器的工作时钟的频率的情况下,以可变的方式控制作为振荡源的振荡器及PLL电路之类的特殊电路的输出频率。但是,为了进行该控制,以可变更振荡器及PLL电路的输出频率为前提,一旦停止了对微处理器的工作时钟供给后,就改变了工作时钟的频率,在这样的情况下,需要依次执行一系列的程序,并且为了使其改变,与微处理器的工作频率相比,需要更多的时间。因此,当开发在微处理器上工作的软件时,必须在考虑到变更微处理器的工作频率所需的时间的基础上进行开发,从而该开发有很多制约。
发明内容
本发明的目的在于提供一种时钟控制装置,通过不改变对微处理器的工作时钟频率,即时钟振荡源的时钟频率(时钟脉冲宽度),只改变该时钟的脉冲数,就能够容易且瞬时地改变并控制微处理器的工作频率(在时钟脉冲宽度相同时改变脉冲数)。
本发明的目的还在于提供一种具备这样的时钟控制装置而成的微处理器。
本发明的另一目的在于提供一种包含这样的微处理器作为控制处理单元的电子设备。
本发明的又一目的在于提供一种能够容易且瞬时地改变并控制对微处理器的工作时钟的频率的时钟控制方法。
本发明的又一不同的目的在于,提供一种基于对微处理器的中断信号、根据中断因素容易且瞬时地改变并控制对该微处理器的工作时钟的脉冲数的时钟控制程序。
第1发明是一种时钟控制装置,至少根据是否存在来自微处理器的、表示总线处于忙碌状态的总线忙碌信号来控制对上述微处理器的工作时钟的脉冲数,其包含时钟控制单元,在总线忙碌信号存在的期间,对微处理器供给系统时钟本身作为工作时钟,在上述总线忙碌信号不存在的期间,对微处理器供给减少了系统时钟的脉冲数的有随机间隙(random gap)的时钟作为工作时钟。
第2发明是按照第1发明的时钟控制装置,在有基于任意中断因素的中断信号供给微处理器的情况下,与该中断因素对应地事先设定的脉冲数控制数据从微处理器经总线通过程序传送给时钟控制单元,作为微处理器时钟脉冲数控制数据而被设定,在此基础上控制微处理器工作时钟脉冲数。
第3发明是按照第1发明的时钟控制装置,在有基于任意中断因素的中断信号供给时钟控制单元的情况下,在与该中断因素对应地事先设定的脉冲数控制数据作为微处理器时钟脉冲数控制数据而被设定的基础上,控制微处理器工作时钟脉冲数。
第4发明是一种具备时钟控制装置而成的微处理器,在时钟控制装置中,包含时钟控制单元,在来自微处理器的、表示总线处于忙碌状态的总线忙碌信号存在的期间,对上述微处理器供给系统时钟本身作为工作时钟,在上述总线忙碌信号不存在的期间,对上述微处理器供给减少了系统时钟的脉冲数的有随机间隙的时钟作为工作时钟。
第5发明是一种包含具备时钟控制装置而成的微处理器作为控制处理单元的电子设备,在时钟控制装置中,包含时钟控制单元,在来自微处理器的、表示总线处于忙碌状态的总线忙碌信号存在的期间,对上述微处理器供给系统时钟本身作为工作时钟,在上述总线忙碌信号不存在的期间,对上述微处理器供给减少了系统时钟的脉冲数的有随机间隙的时钟作为工作时钟。
第6发明是一种时钟控制方法,至少根据是否存在来自微处理器的、表示总线处于忙碌状态的总线忙碌信号,在工作时钟供给源处控制对上述微处理器的工作时钟的时钟脉冲数,包含:系统时钟供给步骤,在总线忙碌信号存在的期间,对微处理器供给与系统时钟相同的脉冲数的工作时钟;以及有随机间隙的时钟供给步骤,在上述总线忙碌信号不存在的期间,对微处理器供给减少了系统时钟的脉冲数的有随机间隙的时钟。
第7发明是按照第6发明的时钟控制方法,在上述有随机间隙的时钟供给步骤执行之前,执行下述步骤:根据对微处理器的、基于各中断因素的中断信号,将与各中断因素对应地事先设定的脉冲数控制数据从微处理器经总线通过程序传送给工作时钟供给源,作为微处理器时钟脉冲数控制数据而设定。
第8发明是按照第6发明的时钟控制方法,在上述有随机间隙的时钟供给步骤执行之前,执行下述步骤:根据对工作时钟供给源的、基于任意中断因素的中断信号,将与该中断因素对应地事先设定的脉冲数控制数据作为微处理器时钟脉冲数控制数据而设定。
第9发明是一种时钟控制程序,基于从外部对微处理器的中断信号,基于脉冲数控制数据在工作时钟供给源处控制对该微处理器的工作时钟的脉冲数,执行包含下述步骤的处理:中断因素识别步骤,每当从外部有中断信号时,就对中断因素进行识别;以及脉冲数控制数据传送设定步骤,将与在上述中断因素识别步骤中识别出的中断因素对应地事先设定的脉冲数控制数据通过程序传送给工作时钟供给源,作为微处理器时钟脉冲数控制数据而设定。
按照这些本发明,在从微处理器输出总线忙碌信号的期间,无条件地作为与系统时钟同等的工作时钟,被输入给该微处理器,但在不输出这些总线忙碌信号的期间,通过适当地减少脉冲数的进行了随机间隙控制的系统时钟作为工作时钟被输入给该微处理器,由此可谋求降低功耗。
因此,提供了一种容易且瞬时地改变并控制对微处理器的工作时钟的脉冲数的时钟控制装置。
另外,还提供了一种具备这样的时钟控制装置而成的微处理器。
另外,还提供了一种包含这样的微处理器作为控制处理单元的电子设备。
另外,还提供了一种能够容易且瞬时地改变并控制对微处理器的工作时钟的脉冲数的时钟控制方法。
近而,还提供了一种基于对微处理器的中断信号,根据中断因素,容易且瞬时地改变并控制对该微处理器的工作时钟的脉冲数用的时钟控制程序。
附图说明
图1是表示本发明的微处理器系统的一例中的系统结构的图。
图2是表示本发明的时钟控制装置的一例中的结构的图。
图3是在有中断信号的情况下所执行的时钟控制程序的一例中表示流程的图。
图4是表示进行培育模拟的便携式游戏机的一般的概要结构的图。
图5是表示在培育模拟机中控制对CPU的工作时钟的脉冲数的情况下的处理流程的图。
具体实施方式
以下,通过图1至图5说明本发明的一实施方式的例子。
首先,说明本发明的微处理器系统,在图1示出了其一例中的系统结构。如图所示,各种输入输出装置5及寄存器6、存储器7等经微处理器总线4与微处理器1并联连接,但本发明的时钟控制装置2也同样地与微处理器1连接。顺便说一下,在本例中,假定是仅包含1个微处理器1的系统结构,但本发明也可应用于包含多个微处理器的微处理器系统。
在时钟振荡器3中,生成系统时钟8,该系统时钟8直接被输入到各种输入输出装置5及寄存器6、存储器7、时钟控制装置2等中作为工作时钟。但是,也可经时钟控制装置2被输入到微处理器1中作为微处理器(工作)时钟9。在时钟控制装置2中,根据来自微处理器1的、表示微处理器总线4现在处于忙碌状态的总线忙碌信号(用硬件自动生成)10的是否存在以及从微处理器1向时钟控制装置2经微处理器总线4通过程序传送而被设定的脉冲数控制数据,对微处理器1供给与系统时钟8相同的脉冲数的时钟或适当地进行了随机间隙控制的时钟作为微处理器时钟9。
图2表示该时钟控制装置2的一例中的结构。如图所示,在来自微处理器1的总线忙碌信号10存在的情况下,即该信号状态处于“1”状态的情况下,在处于“1”状态的期间,总线忙碌信号10无条件地经OR门24、闩锁器25,作为容许系统时钟8的通过的选通控制信号而作用于AND门26,其结果是在较长的期间内,得到与系统时钟8相同的脉冲数的时钟作为微处理器时钟9。顺便说一下,作为为得到系统时钟8作为与微处理器时钟9相同的脉冲数的信号,除总线忙碌信号10以外,还考虑了各种信号,但在也考虑了这些信号的情况下,这些信号可在与总线忙碌信号形成逻辑和的基础上被输入给OR门24。
但是,在来自微处理器1的总线忙碌信号10不存在的情况下,即该信号状态处于“0”状态的情况下,容许系统时钟8的通过的选通控制信号在本例的情况下,基于事先设定的微处理器时钟脉冲数控制数据,使得脉冲数可变,即有时输出脉冲,有时停止输出,由于是从比较器23周期性地发生,其结果是,得到适当地进行了随机间隙控制的系统时钟8作为微处理器时钟9。再有,闩锁器25在系统时钟8的上升时刻保持在它紧前面的OR门24的输出状态,在系统时钟8处于“1”状态的期间,继续该保持输出,而在系统时钟8为“0”状态时,闩锁器25具有应原样通过并输出OR门24的输出状态的功能,而在系统时钟8处于“1”状态的期间,只要OR门24的输出状态保持不变,也不一定需要闩锁器25。
此处,在有基于任意中断因素的中断信号供给微处理器1的情况下,与该中断因素对应的脉冲数控制数据从微处理器1经微处理器总线4作为系统时钟脉冲数控制数据被设定在设定寄存器21上,以此转换并控制微处理器时钟9的脉冲数。如图所示,系统时钟8被计数器22一直计数,而例如在该计数值小于设定寄存器21上的设定值的情况下,比较器23输出“1”状态,使系统时钟8通过,在设定值以上的情况下,比较器23输出“0”状态,停止系统时钟8的通过。计数器22的最大计数值通常作为固定值被事先设定,但也可从微处理器1经总线4随时可变地设定。更具体地说,例如只要计数器22的最大计数值被设定为99,则计数器22的计数值在从0递增至99后,该计数值再次返回到0,其后,该计数值又递增。此时,只要在设定寄存器21上被设定50,则在计数值处于0~49的期间,系统时钟8被输入到微处理器1中,而在计数值处于50~99的期间,系统时钟8对微处理器1的输入被停止。其结果是,作为整体的脉冲数变成一半,相应地削减了功耗。
顺便说一下,以上,每当有中断信号供给微处理器1时,事先设定的与中断因素对应的脉冲数控制数据从微处理器1被设定到设定寄存器21中,但该脉冲数控制数据的通过程序的传送并设定不仅在有中断信号的情况下进行,还可根据需要随时进行。尤其是,在根据需要将与中断因素对应的脉冲数控制数据事先从微处理器1全部设定到设定寄存器21中的情况下,就无需每次从微处理器1重新设定到设定寄存器21中。这是因为只要对微处理器1的中断信号也被输入到设定寄存器21中,与该中断因素对应的脉冲数控制数据只要作为微处理器时钟脉冲数控制数据被选择并设定即可的缘故。再有,利用电源接通时发生的复位信号,可将计数器22的最大计数值作为默许值设定在设定寄存器21中。
此处,说明中断信号如下,中断信号作为在各种输入输出装置5及其它的微处理器等中与各种中断因素对应的信号而发生,经个别的中断信号线被输入到微处理器1或设定寄存器21中,在微处理器1中进行相应的中断处理,但在执行相应的中断处理之前,如已经说明过的那样,对微处理器1的微处理器时钟9的脉冲数受到控制。其结果是,在微处理器1中的中断处理按照与中断因素对应的时钟脉冲数的微处理器时钟9进行。
可是,在有基于任意中断因素的中断信号供给微处理器1的情况下,与该中断因素对应地事先设定的脉冲数控制数据作为微处理器时钟脉冲数控制数据通过程序被传送并设定在设定寄存器21上,由此将时钟控制程序的一例中的流程图示于图3。该时钟控制程序每当有中断信号供给微处理器1时就被启动,在启动后的情况下,首先识别该中断因素(处理31)。只要识别中断因素,与该中断因素对应地事先设定的脉冲数控制数据就从微处理器1通过程序被传送并设定在设定寄存器21上(处理32)。这样,每当有中断信号时,在执行时钟控制程序的情况下,对该中断信号的中断处理按照与中断因素对应的微处理器时钟9进行。
如上所述,微处理器系统在作为添加了时钟控制装置的状态而被构成的情况下,由于微处理器与它以外的装置的数据通信总是在总线忙碌状态下进行,故能瞬时地改变微处理器的工作时钟脉冲数而不至对该数据通信产生任何恶劣影响。由此,总线忙碌信号及中断信号能以极其微细的时间单位利用软件(时钟控制程序)进行微处理器的工作时钟频率的变更,从而降低了作为系统整体的功耗。
如上所述,以时钟控制装置开始,考虑具备时钟控制装置而成的微处理器(系统)及包含该微处理器作为控制处理单元的电子设备,进而考虑时钟控制方法及时钟控制程序等各种内容作为发明,但实际上,如将其应用于采取作为商品的方式的便携式电子设备(指例如PDA(个人数字助理)及移动电话机、便携式CD(紧凑盘)/MD(小型盘)唱机等的便携式装置全体)就变得特别有效。这是因为便携式电子设备一般采用电池作为其工作电源,而如果降低了功耗,则相应地可无需频繁进行电池更换及电池充电的缘故。
此处,作为便携式电子设备,采取进行培育模拟的便携式游戏机为例进行说明,图4示出了一般的概要结构。在该游戏机中,基于事先存储的培育模拟的程序,使用者在较长的期间培育虚拟人物,游戏机本身以可被携带的方式,构成为用一只手即可握持这种程度的小型尺寸。
更具体地说,现说明该游戏机的结构如下。即,如图4所示,大体上游戏机由事先将游戏程序411、多个影像数据412和多个声音数据413存储到ROM43中而成的盒41以及可与该盒41进行电连接的、使盒41的游戏程序411得以进行的游戏机主体42构成。游戏机主体42又包含:使程序411得以进行的RAM423;将ROM43的影像数据412作为影像而显示的液晶显示单元427;将声音数据413作为可听音而再生的声音再生单元425;自身输入使用者的意图用的键输入部421;CPU422,命令程序411的进行,根据程序411的进行和来自使用者的键输入,从多个影像数据412之中,将适当的影像数据传送给显示驱动电路426,用液晶显示单元427进行显示,而在多个声音数据413之中,经声音再生电路424将适当的声音数据传送给声音再生单元425并使之输出;以及作为工作电源的电池(未图示)而被构成。
在游戏进行时,使用者使用键输入及按钮,花长时间培育由液晶显示的人物,使培育游戏开始。在程序411的进行过程中,人物对使用者进行影像显示及发声以便宛如要求“饮食”或“游戏”等,而为了响应此事,由使用者进行键输入,以此进行游戏。
作为像以上那样的培育游戏机中的问题,可举出:预先不知道游戏机方面对使用者的要求何时进行,即使游戏机方面已进入不对使用者提任何要求的阶段,仍将CPU422置于原来的状态,在功耗上是不利的。因而,在游戏机方面进入不对使用者提任何要求的阶段后至进入所要求的阶段前的期间,作为对CPU422的工作时钟,与通常频率的工作时钟相比,考虑使用低频的工作时钟(此处的所谓低频,不是指时钟脉冲宽度,而意味着减少时钟脉冲数)。即,考虑将本发明的时钟控制装置装载于游戏机中。
图5示出了控制对该CPU422的工作时钟的脉冲数的情况下的处理流程。如图所示,在由使用者进行键输入,进行了该数据的取入以后,判断游戏机是否已不要求使用者操作(处理51、52)。如果判断为已不要求操作,则对CPU422的工作时钟的脉冲数由时钟控制装置降低(处理53)。其后,判断是否已进入要求操作的阶段(处理54)。如果判断为已进入要求操作的阶段,则对CPU422的工作时钟的脉冲数依靠时钟控制装置返回到原来的脉冲数(处理54、55)。
对CPU422的工作时钟的脉冲数还可根据游戏软件的种类,进行改变。例如对格斗游戏等数据量/时间多的游戏软件,对CPU422的工作时钟的脉冲数被设定为通常值,而对将棋及麻将等数据量/时间少的游戏软件,只要将其脉冲数设定为低于通常值即可。
以上,基于实施方式具体地说明了由本发明人提出的发明,但本发明并不限定于上述实施方式,不用说,在不脱离其宗旨的范围内可进行各种变更。
Claims (8)
1.一种时钟控制装置,包含:时钟控制单元,其至少根据是否存在来自微处理器的、表示总线处于忙碌状态的总线忙碌信号,来在总线忙碌信号存在的期间,对上述微处理器供给系统时钟本身作为工作时钟,在上述总线忙碌信号不存在的期间,对上述微处理器供给减少了系统时钟的脉冲数的有随机间隙的时钟作为工作时钟,其特征在于:
上述时钟控制单元具备:将事先设定的脉冲数控制数据设定为微处理器时钟脉冲数控制数据的设定单元、对上述系统时钟进行计数的计数单元、以及对上述计数单元的计数值和上述设定单元的设定值进行比较的比较单元,由此,根据上述比较单元的输出,生成上述有随机间隙的时钟,并且,根据上述总线忙碌信号,切换上述系统时钟和上述有随机间隙的时钟,以控制上述微处理器工作时钟脉冲数。
2.如权利要求1所述的时钟控制装置,其特征在于:
在有基于任意中断因素的中断信号供给微处理器的情况下,与该中断因素对应地事先设定的脉冲数控制数据从微处理器经总线通过程序传送给时钟控制单元,并被上述设定单元设定为微处理器时钟脉冲数控制数据,在此基础上控制微处理器工作时钟脉冲数。
3.如权利要求1所述的时钟控制装置,其特征在于:
在有基于任意中断因素的中断信号供给时钟控制单元的情况下,在与该中断因素对应地事先设定的脉冲数控制数据被上述设定单元设定为微处理器时钟脉冲数控制数据的基础上,控制微处理器工作时钟脉冲数。
4.一种微处理器,具备时钟控制装置,其特征在于:
在时钟控制装置中包含:时钟控制单元,其在来自微处理器的、表示总线处于忙碌状态的总线忙碌信号存在的期间,对上述微处理器供给系统时钟本身作为工作时钟,在上述总线忙碌信号不存在的期间,对上述微处理器供给减少了系统时钟的脉冲数的有随机间隙的时钟作为工作时钟,
上述时钟控制单元具备:将事先设定的脉冲数控制数据设定为微处理器时钟脉冲数控制数据的设定单元、对上述系统时钟进行计数的计数单元、以及对上述计数单元的计数值和上述设定单元的设定值进行比较的比较单元,根据上述总线忙碌信号和上述比较单元的输出,切换上述系统时钟和上述有随机间隙的时钟。
5.一种电子设备,它是包含具备时钟控制装置而成的微处理器作为控制处理单元而成的电子设备,其特征在于:
在时钟控制装置中包含:时钟控制单元,其在来自微处理器的、表示总线处于忙碌状态的总线忙碌信号存在的期间,对上述微处理器供给系统时钟本身作为工作时钟,在上述总线忙碌信号不存在的期间,对上述微处理器供给减少了系统时钟的脉冲数的有随机间隙的时钟作为工作时钟,
上述时钟控制单元具备:将事先设定的脉冲数控制数据设定为微处理器时钟脉冲数控制数据的设定单元、对上述系统时钟进行计数的计数单元、以及对上述计数单元的计数值和上述设定单元的设定值进行比较的比较单元,根据上述总线忙碌信号和上述比较单元的输出,切换上述系统时钟和上述有随机间隙的时钟。
6.一种时钟控制方法,至少根据是否存在来自微处理器的、表示总线处于忙碌状态的总线忙碌信号,在工作时钟供给源处控制对上述微处理器的工作时钟的时钟脉冲数,其特征在于,包含:
系统时钟供给步骤,在总线忙碌信号存在的期间,对微处理器供给与系统时钟相同脉冲数的工作时钟;以及
有随机间隙的时钟供给步骤,在上述总线忙碌信号不存在的期间,对微处理器供给减少了系统时钟的脉冲数的有随机间隙的时钟,
上述有随机间隙的时钟供给步骤还具有:对上述系统时钟进行计数的计数步骤、对事先设定的脉冲数控制数据和上述计数步骤的计数值进行比较的比较步骤、以及根据上述总线忙碌信号和上述比较步骤的输出来切换上述系统时钟和上述有随机间隙的时钟的步骤。
7.如权利要求6所述的时钟控制方法,其特征在于:
在上述有随机间隙的时钟供给步骤执行之前,
执行下述步骤:根据对微处理器的、基于各中断因素的中断信号,将与各中断因素对应地事先设定的脉冲数控制数据从微处理器经总线通过程序传送给工作时钟供给源,并设定为微处理器时钟脉冲数控制数据。
8.如权利要求6所述的时钟控制方法,其特征在于:
在上述有随机间隙的时钟供给步骤执行之前,
执行下述步骤:根据对工作时钟供给源的、基于任意中断因素的中断信号,将与该中断因素对应地事先设定的脉冲数控制数据设定为微处理器时钟脉冲数控制数据。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003002605A JP2004213571A (ja) | 2003-01-08 | 2003-01-08 | クロック制御装置、マイクロプロセッサ、電子機器及びクロック制御方法、並びにクロック制御プログラム |
JP002605/2003 | 2003-01-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1735854A CN1735854A (zh) | 2006-02-15 |
CN100347632C true CN100347632C (zh) | 2007-11-07 |
Family
ID=32708871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2003801085346A Expired - Fee Related CN100347632C (zh) | 2003-01-08 | 2003-12-26 | 时钟控制装置、微处理器、电子设备、时钟控制方法及时钟控制程序 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP1585011A4 (zh) |
JP (1) | JP2004213571A (zh) |
CN (1) | CN100347632C (zh) |
WO (1) | WO2004063912A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7301384B2 (en) * | 2006-03-31 | 2007-11-27 | Qualcomm Incorporated | Multimode, uniform-latency clock generation circuit |
US7913103B2 (en) * | 2007-08-31 | 2011-03-22 | Globalfoundries Inc. | Method and apparatus for clock cycle stealing |
CN100476694C (zh) * | 2007-09-28 | 2009-04-08 | 中国科学院计算技术研究所 | 一种多核处理器及其变频装置和核间通信方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0460859A (ja) * | 1990-06-29 | 1992-02-26 | Nec Home Electron Ltd | 情報処理装置のウェイト制御方式 |
JPH1153049A (ja) * | 1997-08-05 | 1999-02-26 | Toshiba Corp | コンピュータシステム |
US6118312A (en) * | 1998-09-18 | 2000-09-12 | Fujitsu Limited | Clock switch circuit |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0786787B2 (ja) * | 1988-04-12 | 1995-09-20 | 日本電気株式会社 | マイクロコンピュータ |
US5692202A (en) * | 1995-12-29 | 1997-11-25 | Intel Corporation | System, apparatus, and method for managing power in a computer system |
US6079022A (en) * | 1996-10-11 | 2000-06-20 | Intel Corporation | Method and apparatus for dynamically adjusting the clock speed of a bus depending on bus activity |
US6125450A (en) * | 1996-12-19 | 2000-09-26 | Intel Corporation | Stop clock throttling in a computer processor through disabling bus masters |
JPH11143570A (ja) * | 1997-11-11 | 1999-05-28 | Kawasaki Steel Corp | Lsiのクロック停止信号生成回路 |
US6275948B1 (en) * | 1997-11-14 | 2001-08-14 | Agere Systems Guardian Corp. | Processor powerdown operation using intermittent bursts of instruction clock |
-
2003
- 2003-01-08 JP JP2003002605A patent/JP2004213571A/ja active Pending
- 2003-12-26 CN CNB2003801085346A patent/CN100347632C/zh not_active Expired - Fee Related
- 2003-12-26 EP EP03786393A patent/EP1585011A4/en not_active Withdrawn
- 2003-12-26 WO PCT/JP2003/017060 patent/WO2004063912A1/ja active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0460859A (ja) * | 1990-06-29 | 1992-02-26 | Nec Home Electron Ltd | 情報処理装置のウェイト制御方式 |
JPH1153049A (ja) * | 1997-08-05 | 1999-02-26 | Toshiba Corp | コンピュータシステム |
US6118312A (en) * | 1998-09-18 | 2000-09-12 | Fujitsu Limited | Clock switch circuit |
Also Published As
Publication number | Publication date |
---|---|
CN1735854A (zh) | 2006-02-15 |
EP1585011A4 (en) | 2009-05-27 |
WO2004063912A1 (ja) | 2004-07-29 |
EP1585011A1 (en) | 2005-10-12 |
JP2004213571A (ja) | 2004-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7340621B2 (en) | Power conservation techniques for a digital computer | |
CN101661321B (zh) | 一种计算机及控制计算机运行的方法 | |
CN100347632C (zh) | 时钟控制装置、微处理器、电子设备、时钟控制方法及时钟控制程序 | |
JPH02258355A (ja) | 電子機器 | |
CN1308817C (zh) | 多模式计算机系统启动的方法和装置 | |
CN111001167A (zh) | 一种基于tms320vc5509a的语音控制智能玩具车系统 | |
US7802117B2 (en) | Automated power management for electronic devices | |
CN1273883C (zh) | 在计算机系统中使用外围组件互连电源管理机制的方法 | |
CN113948950B (zh) | 适用于高功率光纤激光器控制系统内部的通讯方法和装置 | |
CN1959791A (zh) | 一种提供闪信功能的方法及移动通信终端 | |
CN100517208C (zh) | 一种能离线进行数据交换的装置和方法 | |
US20060195714A1 (en) | Clock control device, microprocessor, electronic device, clock control method, and clock control program | |
JPH0816220A (ja) | プログラマブルシーケンスコントローラ | |
CN201181446Y (zh) | 互动式计算机外围设备 | |
CN211676285U (zh) | 一种语音控制玩具车系统 | |
CN1331075C (zh) | 数码语言学习机 | |
CN2261658Y (zh) | 数字录音外语学习机 | |
CN1430124A (zh) | 用于计算机装置的低功率数字音频解码/播放系统 | |
CN101464725B (zh) | 互动式计算机外围设备及互动方法 | |
CN2726690Y (zh) | 可升级的玩具 | |
CN1220923C (zh) | 一种计算机用主板及其中的音频处理电路 | |
CN2685948Y (zh) | 扩展计算机抽换式装置功能的系统 | |
CN205959113U (zh) | 时钟控制设备和触控显示设备 | |
CN201829187U (zh) | 一种创造力训练机的控制电路 | |
CN2098707U (zh) | 一种语言录放装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20071107 Termination date: 20100126 |