CN100342552C - 薄膜晶体管与其制作方法 - Google Patents
薄膜晶体管与其制作方法 Download PDFInfo
- Publication number
- CN100342552C CN100342552C CNB2004100115887A CN200410011588A CN100342552C CN 100342552 C CN100342552 C CN 100342552C CN B2004100115887 A CNB2004100115887 A CN B2004100115887A CN 200410011588 A CN200410011588 A CN 200410011588A CN 100342552 C CN100342552 C CN 100342552C
- Authority
- CN
- China
- Prior art keywords
- amorphous silicon
- semiconductor layer
- film transistor
- silicon layer
- heavy doping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明主要是提供一种薄膜晶体管,其包括有一半导体层、一下重掺杂半导体层与一上重掺杂半导体层构成的内岛状结构。其中下重掺杂半导体层设于半导体层的沟道区域外的相对两侧的上表面,而上重掺杂半导体层设于下重掺杂半导体层上且包覆下重掺杂半导体层相对于沟道区域外的两侧壁与半导体层相对两侧的侧壁,由此源极电极与漏极电极未与半导体层直接相连。
Description
技术领域
本发明涉及一种薄膜晶体管与其制作方法,尤其涉及一种可避免源极/漏极漏电流的非晶硅薄膜晶体管与其制作方法。
背景技术
随着液晶显示技术的快速发展,液晶显示面板已广泛地应用于各式电子产品的显示装置与平面薄型电视产品等。由于液晶显示面板需利用一背光模组作为光源,因此必须使用具透光性质的衬底来制作,其中又以玻璃衬底最常见。然而由于玻璃无法耐高温,因此使用玻璃衬底的液晶显示面板往往使用工艺温度较低的非晶硅层作为薄膜晶体管的半导体层材质。
请参考图1,图1为一现有非晶硅薄膜晶体管10的示意图。如图1所示,非晶硅薄膜晶体管10包含有一衬底12、一栅极电极14设置于衬底12的表面、一栅极绝缘层16设于衬底12上并覆盖栅极电极14、一非晶硅层18位于栅极绝缘层16的表面、一重掺杂非晶硅层20位于非晶硅层18的上表面的二相对侧边,以及一源极电极22与一漏极电极24分别位于重掺杂非晶硅层20上。其中栅极电极14、源极电极22与漏极电极24是由金属材质所组成,且非晶硅层18包含有一沟道区域26。非晶硅层18与重掺杂非晶硅层20一般称为岛状结构,且设置于非晶硅层18的沟道区域26二相对侧边上表面的重掺杂非晶硅层20的作用在于改善源极电极22以及漏极电极24与非晶硅层18之间的欧姆式接触。另外,现有非晶硅薄膜晶体管10的岛状结构为一内岛状(island-in)结构,亦即非晶硅层18的尺寸小于栅极电极14的尺寸,由此避免非晶硅薄膜晶体管10于实际操作时因受到位于衬底12下方的液晶显示器背光源(图未示)的照射产生光漏电流,进而影响开关特性。
如图1所示,现有非晶硅薄膜晶体管10的源极电极22和漏极电极24是与非晶硅层18的侧壁部分直接接触,而由于源极电极22与漏极电极24是由金属材质所构成,因此与非晶硅层18的结28会产生肖特基接触(schottky contact)。在此状况下,当一负偏压施加于栅极电极12时,空穴会向栅极电极12方向聚集,此时若漏极电极24具有一正偏压,则累积的空穴会由漏极电极24透过结28流入非晶硅层18并由源极电极22流出,形成漏电流。由于漏极电极24与像素电极电连接,因此此漏电流会造成像素中的储存电荷流失,导致像素的灰阶值产生变化。
有鉴于此,申请人根据此缺点及依据多年从事薄膜晶体管制造的相关经验,悉心观察且研究,而提出改良的本发明,可有效抑制漏电流产生,确保薄膜晶体管的开关特性。
发明内容
因此本发明的主要目的在于提供一种薄膜晶体管及其制作方法,以避免现有技术无法克服的难题。
根据本发明的一优选实施例,揭露了一种薄膜晶体管与其制作方法。上述薄膜晶体管包含有一衬底、一栅极电极设于该衬底上、一栅极绝缘层设于该栅极电极上、一内岛状结构设于该栅极绝缘层上,以及一源极电极与一漏极电极分别设于该内岛状结构上方的二相对侧边。内岛状结构由下而上包含有一半导体层、一下重掺杂半导体层与一上重掺杂半导体层,半导体层、下重掺杂半导体层与上重掺杂半导体层的材料可为非晶硅,其中半导体层包含有一沟道区域,下重掺杂半导体层设于该半导体层的该沟道区域的相对两侧的上表面,上重掺杂半导体层设于该下重掺杂半导体层上,且上重掺杂半导体层包覆下重掺杂半导体层相对于沟道区域外的两侧壁与半导体层相对两侧的侧壁。源极电极与漏极电极,分别位于沟道区域相对两侧的上重掺杂半导体层上,且源极电极与漏极电极未与半导体层直接相连。此外,本发明制作薄膜晶体管的方法是先提供一衬底,接着于衬底的表面形成一栅极电极,并于衬底与栅极电极的表面依序形成一栅极绝缘层、一半导体层与一下重掺杂半导体层。随后进行一黄光暨光刻工艺,去除部分下重掺杂半导体层与半导体层,以于栅极绝缘层上形成一内岛状结构(island),且内岛状结构包含有一沟道区域。然后于内岛状结构与栅极绝缘层上依序形成一上重掺杂半导体层与一导电层,并进行另一黄光暨光刻工艺,去除部分导电层以于上重掺杂半导体层相对于内岛状结构的沟道区域外的二相对侧边上形成不相连的一源极电极与一漏极电极。最后再去除未被源极电极与漏极电极覆盖的上重掺杂半导体层与下重掺杂半导体层,且上重掺杂半导体层包覆下重掺杂半导体层相对于内岛状结构的沟道区域外的二相对侧边与内岛状结构的沟道区域外的二相对侧边,其中半导体层、下重掺杂半导体层与上重掺杂半导体层的材料可为非晶硅。
为了让本发明的上述目的、特征和优点能更明显易懂,下文特举优选实施例,并配合附图,作详细说明如下。然而如下的优选实施例与附图仅供参考与说明用,并非用来对本发明加以限制。
附图说明
图1为一现有非晶硅薄膜晶体管的示意图;
图2为本发明第一优选实施例的非晶硅薄膜晶体管的示意图;
图3至图6为制作图2所示的本发明第一优选实施例的非晶硅薄膜晶体管的方法示意图;
图7为本发明第二优选实施例的非晶硅薄膜晶体管的示意图;
图8至图12为制作图7所示的本发明第二优选实施例的非晶硅薄膜晶体管的方法示意图;
图13为本发明第三优选实施例的非晶硅薄膜晶体管的示意图;
图14至图17为制作图13所示的本发明第三优选实施例的非晶硅薄膜晶体管的方法示意图。
具体实施方式
请参考图2,图2为本发明第一优选实施例的非晶硅薄膜晶体管30的示意图。如图2所示,非晶硅薄膜晶体管30包含有一衬底32、一栅极电极34设置于衬底32上、一栅极绝缘层36设于衬底32上并包覆栅极电极34、一非晶硅层38位于栅极绝缘层36的表面、一重掺杂非晶硅层40位于非晶硅层38的上表面的二相对侧边且包覆非晶硅层38的二相对侧壁,以及一源极电极42与一漏极电极44分别位于重掺杂非晶硅层40上。其中衬底32为一玻璃衬底,但不限于此。栅极电极34、源极电极42与漏极电极44是由金属材质所组成,例如铝。另外,非晶硅层38及重掺杂非晶硅层40的材质也可为其它常用的半导体材质,本实施例是以非晶硅为例。非晶硅层38包含有一沟道区域46,且非晶硅层38与重掺杂非晶硅层40一般称为岛状结构。此外,由于本实施例的非晶硅薄膜晶体管30的非晶硅层38的尺寸小于栅极电极34的尺寸,因此为一内岛状(island-in)结构。内岛状结构的优点在于可避免非晶硅薄膜晶体管30于实际操作时因受到位于衬底32下方的液晶显示器背光源(未图示)的照射产生光漏电流,进而影响开关特性。重掺杂非晶硅层40的作用在于改善源极电极42以及漏极电极44与非晶硅层38之间的欧姆式接触,其中值得注意的是本发明非晶硅薄膜晶体管30的重掺杂非晶硅层40除覆盖于非晶硅层38的沟道区域46外的上表面两侧边位置外,同时向外侧延伸而包覆非晶硅38二相对侧壁,由此使源极电极42与漏极电极44不致直接与非晶硅层38接触而产生肖特基接触。如此一来,当栅极电极34接受到一负偏压且漏极电极44接受到一正偏压时,本发明非晶硅薄膜晶体管30便不致产生漏极电极44与源极电极42之间的漏电流。
请参考图3至图6,图3至图6为制作图2所示的本发明第一优选实施例的非晶硅薄膜晶体管30的方法示意图,其中为方便说明,图3至图6中使用与图2相同的标号。如图3所示,首先提供一衬底32,并于衬底32表面形成一栅极电极34,其中衬底32为一玻璃衬底,但不限于此而可为石英衬底或其他用于制作薄膜晶体管的衬底。栅极电极34是由导电性良好的材质,如金属或多晶硅等,并利用黄光暨蚀刻等方式形成于衬底32上。
如图4所示,接着于衬底32与栅极电极34的表面依序形成一栅极绝缘层36与一非晶硅层38,其中栅极绝缘层36是由氮化硅、氧化硅或氮氧化硅等材质构成,用以隔绝栅极电极34与非晶硅层38。如图5所示,进行一黄光暨蚀刻工艺,去除部分非晶硅层38而保留位于栅极电极34上方的非晶硅层38,且非晶硅层38的尺寸是略小于栅极电极34的尺寸,以形成一内岛状结构。随后于非晶硅层38上依序形成一重掺杂非晶硅层40与一金属层41。
如图6所示,接着进行另一黄光暨蚀刻工艺,于金属层41中形成一缺口43,由此于非晶硅层38的二相对侧边的上方分别形成一源极电极42与一漏极电极44,并同时去除未被源极电极42与漏极电极44覆盖的重掺杂非晶硅层40,完成非晶硅薄膜晶体管30的制作,其中缺口43所对应的非晶硅层38即为沟道区域46。另外,去除重掺杂非晶硅层40的步骤可利用形成源极电极42与漏极电极44的掩模层(图未示)进行蚀刻,或待源极电极42与漏极电极44形成后去除掩模层(图未示),并直接利用源极电极42与漏极电极44作为掩模进行蚀刻。
请参考图7,图7为本发明第二优选实施例的非晶硅薄膜晶体管50的示意图。如图7所示,非晶硅薄膜晶体管50包含有一衬底52、一栅极电极54设置于衬底52上、一栅极绝缘层56设于衬底52上并包覆栅极电极54、一非晶硅层58位于栅极绝缘层56的表面且对应栅极电极54、一蚀刻停止图案60覆盖于非晶硅层58的沟道区域62的表面、一重掺杂非晶硅层64位于非晶硅层58的沟道区域62以外的表面上二相对侧边且包覆蚀刻停止图案60与非晶硅层58的二相对侧壁,以及一源极电极66与一漏极电极68分别位于重掺杂非晶硅层64的表面。其中衬底52为一玻璃衬底,但不限于此。栅极电极54、源极电极66与漏极电极68由金属材质所组成,例如铝。非晶硅层58的材质也可为其它常用的半导体材质,本实施例是以非晶硅为例。另外,本发明非晶硅薄膜晶体管50的非晶硅层58与重掺杂非晶硅层64为一内岛状(island-in)结构。蚀刻停止图案60的作用在于避免于制作重掺杂非晶硅层64的图案时造成非晶硅层58的损伤,而重掺杂非晶硅层64的作用在于改善源极电极66以及漏极电极68与非晶硅层58之间的欧姆式接触,且重掺杂非晶硅层64可部分覆盖于蚀刻停止图案60的表面。值得注意的是本发明非晶硅薄膜晶体管50的重掺杂非晶硅层64除覆盖于非晶硅层58的沟道区域62以外的上表面两侧边位置外,同时向外侧延伸而包覆非晶硅58二相对侧壁,由此使源极电极66与漏极电极68不致直接与非晶硅层58接触而产生肖特基接触。如此一来,当栅极电极54接受到一负偏压且漏极电极68接受到一正偏压时,本发明非晶硅薄膜晶体管50将不致产生漏极电极68与源极电极66之间的漏电流。
请参考图8至图12。图8至图12为制作图7所示的本发明第二优选实施例的非晶硅薄膜晶体管50的方法示意图,其中为方便说明图8至图12中使用与图7相同的标号。如图8所示,首先提供一衬底52,并于衬底52表面形成一栅极电极54,其中衬底52为一玻璃衬底,但不限于此而可为石英衬底或其他用于制作薄膜晶体管的衬底。栅极电极54是由导电性良好的材质,如金属或多晶硅等,并利用黄光暨蚀刻等方式形成于衬底52上。
如图9所示,接着于衬底52与栅极电极54的表面依序形成一栅极绝缘层56与一非晶硅层58,其中栅极绝缘层56是由氮化硅、氧化硅或氮氧化硅等材质构成,用以隔绝栅极电极54与非晶硅层58。如图10所示,进行一黄光暨蚀刻工艺,去除部分非晶硅层58而保留位于栅极电极54上方的非晶硅层58,且非晶硅层58的尺寸是略小于栅极电极54的尺寸,以形成一内岛状结构。随后于非晶硅层58上形成一蚀刻停止图案60,用以避免非晶硅层58于后续制作重掺杂非晶硅层64的图案时受损。如图11所示,接着于栅极绝缘层56、非晶硅层58与蚀刻停止图案60的表面依序形成一重掺杂非晶硅层64与一金属层65。
如图12所示,接着进行另一黄光暨蚀刻工艺,于金属层65中形成一缺口67,由此于非晶硅层58的二相对侧边的上方分别形成一源极电极66与一漏极电极68,并同时去除未被源极电极66与漏极电极68覆盖的重掺杂非晶硅层64,完成非晶硅薄膜晶体管50的制作,其中缺口67所对应的非晶硅层58即为沟道区域62。另外,去除重掺杂非晶硅层64的步骤可利用形成源极电极66与漏极电极68的掩模层(未图示)进行蚀刻,或待源极电极66与漏极电极68形成后去除掩模层(未图示),并直接利用源极电极66与漏极电极68作为掩模进行蚀刻。
请参考图13,图13为本发明第三优选实施例的非晶硅薄膜晶体管70的示意图。如图13所示,非晶硅薄膜晶体管70包含有一衬底72、一栅极电极74设置于衬底72的表面、一栅极绝缘层76设于衬底72上并包覆栅极电极74、一非晶硅层78相对于栅极电极74设置于栅极绝缘层76上、一下重掺杂非晶硅层80位于非晶硅层78的沟道区域82以外的表面上二相对侧边、一上重掺杂非晶硅层84设于下重掺杂非晶硅层80的上表面,并同时向外侧延伸而包覆下重掺杂非晶硅层80的侧壁与非晶硅层78的侧壁,以及一源极电极86与一漏极电极88分别位于上重掺杂非晶硅层84的表面。其中衬底72为一玻璃衬底,但不限于此。栅极电极74、源极电极86与漏极电极88是由金属材质所组成,例如铝。另外,非晶硅层78、下重掺杂非晶硅层80与上重掺杂非晶硅层84构成一内岛状(island-in)结构。其中下重掺杂非晶硅层80与上重掺杂非晶硅层84的作用在于改善源极电极86以及漏极电极88与非晶硅层78之间的欧姆式接触,而本实施例非晶硅薄膜晶体管70具有二重掺杂非晶硅层的作用在于,由于下重掺杂非晶硅层80于制作时是直接利用光致抗蚀剂图案定义,因此其表面状况会受到微粒等因素的影响,而上重掺杂非晶硅层84是利用源极电极86与漏极电极88定义,因此其表面状况较佳。在此状况下,延伸至下重掺杂非晶硅层80的侧壁与非晶硅层78的侧壁的上重掺杂非晶硅层84可使源极电极86与漏极电极88不致直接与非晶硅层78接触而产生肖特基接触。如此一来,当栅极电极74接受到一负偏压且漏极电极88接受到一正偏压时,本发明非晶硅薄膜晶体管70不会产生漏极电极88与源极电极86之间的漏电流。
请参考图14至图17。图14至图17为制作图13所示的本发明第三优选实施例的非晶硅薄膜晶体管70的方法示意图,其中为方便说明图14至图17中使用与图13相同的标号。如图14所示,首先提供一衬底72,并于衬底72表面形成一栅极电极74,其中衬底72为一玻璃衬底,但不限于此而可为石英衬底或其他用于制作薄膜晶体管的衬底。栅极电极74是由导电性良好的材质,如金属或多晶硅等,并利用黄光暨蚀刻等方式形成于衬底72上。
如图15所示,接着于衬底72与栅极电极74的表面依序形成一栅极绝缘层76、一非晶硅层78与一下重掺杂非晶硅层80,其中栅极绝缘层76是由氮化硅、氧化硅或氮氧化硅等材质构成,用以隔绝栅极电极74与后续用以作为沟道的非晶硅层78。如图16所示,进行一黄光暨蚀刻工艺,去除部分下重掺杂非晶硅层80与非晶硅层78而保留位于栅极电极74上方的非晶硅层78与下重掺杂非晶硅层80,且非晶硅层78的尺寸略小于栅极电极74的尺寸,以形成一内岛状结构。如图16所示,接着于栅极绝缘层76与下重掺杂非晶硅层80的表面依序形成一上重掺杂非晶硅层84与一金属层85。
如图17所示,接着进行另一黄光暨蚀刻工艺,于金属层85中形成一缺口87,由此于非晶硅层78的二相对侧边的上方分别形成一源极电极86与一漏极电极88,并同时去除未被源极电极86与漏极电极88覆盖的上重掺杂非晶硅层84与下重掺杂非晶硅层80,完成非晶硅薄膜晶体管70的制作,其中缺口87所对应的非晶硅层78即为沟道区域82。另外,去除上重掺杂非晶硅层84与下重掺杂非晶硅层80的步骤可利用形成源极电极86与漏极电极88的掩模层(图未示)进行蚀刻,或待源极电极86与漏极电极88形成后去除掩模层(图未示),并直接利用源极电极86与漏极电极88作为掩模进行蚀刻。
上述本发明的各实施例皆以非晶硅薄膜晶体管与其制作方法来说明本发明的特点,主要是基于非晶硅薄膜晶体管容易由于金属电极(源极电极与漏极电极)与非晶硅层(半导体层)的接触而产生漏电流,然而本发明的应用并不局限于此。其他材质的半导体层与金属电极的结若有如肖特基接触等情形产生而导致漏电流的情况,皆可应用本发明薄膜晶体管的结构以降低漏电流。
相较于现有技术,本发明的非晶硅薄膜晶体管作为沟道的非晶硅层是被一重掺杂非晶硅层所包覆,因此非晶硅层并未与源极电极和漏极电极直接接触,因此有效避免现有非晶硅薄膜晶体管的源极电极与漏极电极间漏电流的缺点。
以上所述仅为本发明的优选实施例,凡依本发明权利要求所做的均等变化与修饰,皆应属本发明的涵盖范围。
Claims (7)
1.一种薄膜晶体管,包括:
一衬底;
一栅极电极,形成于该衬底上;
一栅极绝缘层,形成于该衬底上且覆盖该栅极电极;
一岛状结构,设于该栅极绝缘层上,该岛状结构包括:
一半导体层,相对于该栅极电极形成于该栅极绝缘层上,该半导体层包括一沟道区域;以及
一上重掺杂半导体层,形成于该半导体层上并包覆该半导体层的该沟道区域外的相对两侧的侧壁;
以及
一源极电极与一漏极电极,分别形成于相对该沟道区域两侧的该上重掺杂半导体层的上方,
其中该半导体层的尺寸小于该栅极电极的尺寸。
2.如权利要求1所述的薄膜晶体管,其中该半导体层包括一非晶硅层。
3.如权利要求1所述的薄膜晶体管,其中该上重掺杂半导体层是一重掺杂非晶硅层。
4.如权利要求1所述的薄膜晶体管,其中该岛状结构还包括一蚀刻停止图案,形成于该半导体层与该上重掺杂半导体层之间。
5.如权利要求4所述的薄膜晶体管,其中该上重掺杂半导体层包覆该蚀刻停止图案的二相对侧壁。
6.如权利要求1所述的薄膜晶体管,其中该岛状结构还包括一下重掺杂半导体层,形成于该半导体层与该上重掺杂半导体层之间且相对该沟道区域的二相对侧边。
7.如权利要求6所述的薄膜晶体管,其中该上重掺杂半导体层包覆该下重掺杂半导体层相对于该沟道区域外的两侧壁与该半导体层相对两侧的侧壁。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100115887A CN100342552C (zh) | 2004-12-21 | 2004-12-21 | 薄膜晶体管与其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100115887A CN100342552C (zh) | 2004-12-21 | 2004-12-21 | 薄膜晶体管与其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1624933A CN1624933A (zh) | 2005-06-08 |
CN100342552C true CN100342552C (zh) | 2007-10-10 |
Family
ID=34763247
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100115887A Active CN100342552C (zh) | 2004-12-21 | 2004-12-21 | 薄膜晶体管与其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100342552C (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100403498C (zh) * | 2005-08-29 | 2008-07-16 | 友达光电股份有限公司 | 薄膜晶体管及其制造方法 |
CN101577231B (zh) * | 2005-11-15 | 2013-01-02 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
TWI575293B (zh) | 2007-07-20 | 2017-03-21 | 半導體能源研究所股份有限公司 | 液晶顯示裝置 |
CN101435962B (zh) * | 2007-11-15 | 2010-09-22 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板结构及其制造方法 |
CN101728436A (zh) * | 2009-12-03 | 2010-06-09 | 友达光电股份有限公司 | 薄膜晶体管元件及其制作方法 |
CN105789316A (zh) * | 2014-12-25 | 2016-07-20 | 业鑫科技顾问股份有限公司 | 薄膜晶体管及其制作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04349637A (ja) * | 1991-05-28 | 1992-12-04 | Oki Electric Ind Co Ltd | アモルファスシリコン薄膜トランジスタアレイ基板の製造方法 |
CN1389756A (zh) * | 2001-06-04 | 2003-01-08 | 达碁科技股份有限公司 | 薄膜晶体管液晶显示器的制作方法 |
CN1405865A (zh) * | 2001-09-20 | 2003-03-26 | 友达光电股份有限公司 | 薄膜晶体管平面显示器的制造方法 |
CN1532616A (zh) * | 2003-03-18 | 2004-09-29 | 友达光电股份有限公司 | 一种薄膜晶体管液晶显示器面板的制作方法 |
-
2004
- 2004-12-21 CN CNB2004100115887A patent/CN100342552C/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04349637A (ja) * | 1991-05-28 | 1992-12-04 | Oki Electric Ind Co Ltd | アモルファスシリコン薄膜トランジスタアレイ基板の製造方法 |
CN1389756A (zh) * | 2001-06-04 | 2003-01-08 | 达碁科技股份有限公司 | 薄膜晶体管液晶显示器的制作方法 |
CN1405865A (zh) * | 2001-09-20 | 2003-03-26 | 友达光电股份有限公司 | 薄膜晶体管平面显示器的制造方法 |
CN1532616A (zh) * | 2003-03-18 | 2004-09-29 | 友达光电股份有限公司 | 一种薄膜晶体管液晶显示器面板的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1624933A (zh) | 2005-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6858867B2 (en) | Channel-etch thin film transistor | |
WO2019071725A1 (zh) | 顶栅自对准金属氧化物半导体tft及其制作方法 | |
US7315076B2 (en) | Display device and manufacturing method of the same | |
US9535300B2 (en) | Pixel structure and liquid crystal panel | |
US20150171224A1 (en) | Thin film transistor and manufacturing method thereof, array substrate and display device | |
CN108417580B (zh) | 阵列基板及其制作方法和显示面板 | |
TWI590423B (zh) | 顯示裝置 | |
US20230098341A1 (en) | Array substrate and display panel | |
US8093113B2 (en) | Array substrate for LCD and method of fabrication thereof | |
KR20190131582A (ko) | Tft 기판의 제조 방법 및 tft 기판 | |
CN100342552C (zh) | 薄膜晶体管与其制作方法 | |
KR0154817B1 (ko) | 액정 표시 장치용 박막 트랜지스터 및 그 제조 방법 | |
CN107112365A (zh) | 半导体装置 | |
CN1324665C (zh) | 自对准式薄膜晶体管的制造方法 | |
TWI648722B (zh) | 畫素結構及其製造方法 | |
CN101388413B (zh) | 薄膜晶体管及其制造方法与应用其的液晶显示面板 | |
CN1462901A (zh) | 液晶显示装置的有源阵列基板及其制造方法 | |
US10249763B2 (en) | Array substrate, and display device, and fabrication methods | |
US10347662B2 (en) | Array substrate, manufacturing method thereof, and display panel | |
CN106873274B (zh) | 像素结构 | |
US8558232B2 (en) | Thin film transistor and method for manufacturing the same | |
CN1869781A (zh) | 半反射半穿透液晶显示器的阵列基板的制造方法 | |
US20240234428A9 (en) | Array substrate, manufacturing method thereof, and display panel | |
US20240136360A1 (en) | Array substrate, manufacturing method thereof, and display panel | |
CN1658720A (zh) | 有机发光二极管显示器的驱动元件结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |